TWI404027B - 顯示裝置及顯示方法 - Google Patents

顯示裝置及顯示方法 Download PDF

Info

Publication number
TWI404027B
TWI404027B TW097132376A TW97132376A TWI404027B TW I404027 B TWI404027 B TW I404027B TW 097132376 A TW097132376 A TW 097132376A TW 97132376 A TW97132376 A TW 97132376A TW I404027 B TWI404027 B TW I404027B
Authority
TW
Taiwan
Prior art keywords
pixel
potential
circuit
storage capacitor
correction
Prior art date
Application number
TW097132376A
Other languages
English (en)
Other versions
TW200919437A (en
Inventor
Tomoyuki Fukano
Toshihiko Orii
Hiroshi Nakao
Naoyuki Itakura
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW200919437A publication Critical patent/TW200919437A/zh
Application granted granted Critical
Publication of TWI404027B publication Critical patent/TWI404027B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及顯示方法
本發明係關於主動矩陣顯示裝置，其包含配置成在顯示區形成矩陣之像素顯示元件(也稱為像素電光學裝置)，以及，關於像素電位校正方法。
典型的顯示裝置包含液晶顯示裝置，其典型上採用均包含作為顯示元件的液晶胞的像素電路，液晶胞也稱為電光裝置。液晶顯示裝置特徵在於裝置薄並具有低耗電。使用液晶顯示裝置作為例如個人數位助理(PDA)、手持電話、數位相機、攝影機及個人電腦等廣泛的電子設備的顯示單元。
圖15概要地顯示現有液晶顯示裝置1的典型配置。 關於本液晶顯示裝置1的更多資訊，可以參考專利文獻1和2(日本專利公開號Hei 11-119746及日本專利公告號2000-298459(此後稱為專利文獻1和2))。如圖15所示，液晶顯示裝置1採用可取得的像素區2、設置在可取得的像素區2的週圍上之垂直驅動電路(VDRV)3及水平驅動電路(HDRV)4。
在可取得的像素區2中，多個像素電路21配置成形成矩陣。每一像素電路21包含作為切換裝置之薄膜電晶體TFT21、液晶胞LC21及儲存電容器CS21。TFT是用於薄膜電晶體的縮寫。液晶胞LC21的第一像素電極連接至 薄膜電晶體TFT21的汲極電極(或源極電極)。薄膜電晶體TFT21的汲極電極也連接至儲存電容器CS21的電極之一。
掃描線(或閘極線)5-1至5-m均設置用於矩陣列。 掃描線5-1至5-m配置在行方向上。配置在列方向上的訊號線6-1至6-n均用於矩陣的行。
如上所述，設置於列上的像素電路21中所採用的薄膜電晶體TFT21的閘極電極連接至用於列的掃描線(掃描線5-1至5-m之一)。另一方面，設置於行上的像素電路21中所採用的薄膜電晶體TFT21的源極(或汲極)電極連接至用於列的訊號線(訊號線5-1至5-m之一)。
此外，在一般的液晶顯示裝置的情形中，分別地設置儲存電容器線Cs。儲存電容器CS21連接於儲存電容器線Cs與液晶胞LC21的第一電極之間。具有與共同電壓Vcom相同相位的脈衝施加至儲存電容器線Cs。此外，可取得的像素區2上的每一像素電路21的儲存電容器CS21連接至作為所有儲存電容器Cs21共用的線之儲存電容器線Cs。
另一方面，每一像素電路21的液晶胞LC21的第二像素電極連接至電源線7。電源線7提供共同電壓Vcom，共同電壓Vcom是脈衝序列，具有之極性典型上每一水平掃描週期改變一次。一水平掃描週期稱為1H。
圖16A至16E顯示圖15中所示的一般液晶示裝置所謂的1H Vcom反轉驅動方法的時序圖。
附帶一提，電容耦合驅動法具有下述問題。假使在液晶顯示裝置中使用對施加電壓呈現液晶介電常數ε的特徵之液晶材料，則在製造時觀察到的亮度變化作為液晶間隙中的亮度變化被視為具有大的值，在慮及有效像素電位時，造成問題。對施加的電壓呈現液晶介電常數ε特徵之液晶材料的實施例為一般白色液晶。
此外，使黑亮度最佳化的努力會面對白亮度變成黑色的問題，亦即，白亮度下降的問題。
為了解決電容耦合驅動方法的問題，提供日本專利公開號2007-65076中揭示的顯示裝置。此顯示裝置採用校正電路系統，用於校正顯示裝置的可取得的像素區的動態範圍。將參考圖17和18，說明採用現有的校正電路系統之顯示裝置。圖17是方塊圖，顯示顯示裝置。
圖17中所示的顯示裝置採用可取得的像素區34、監視像素區35、及校正電路30。可取得像素區34是作為真實顯示表面的區域。監視像素區35是具有與可取得的像素區34的配置相同的配置之區域。監視像素區35具有用於校正之仿像素。校正電路30是用於將從監視像素區35收到的訊號校正至適當訊號。校正電路30採用比較器31、輸出電壓控制電路32及時序產生器33。比較器31是用於比較從監視像素區35收到的訊號與參考電壓。輸出電壓控制電路32是用於輸出上述適當訊號作為根據比較器31輸出的比較結果之受控訊號。時序產生器33是用於控制比較器31及輸出電壓控制電路32的操作。
首先，在具有上述配置的顯示裝置中，比較器31比較作為具有正極性的電位之從監視像素區35收到之像素電位VpixH與參考電壓Vref。比較器31事實上為圖18中所示的比較器36。也就是說，比較器36接收具有正極性的像素電位VpixH及參考電壓Vref，根據時序產生器33所執行的控制，比較像素電位VpixH與參考電壓Vref。參考電壓Vref典型上設定在2.85V。如此，比較器36比較像素電位VpixH與參考電壓Vref，以決定像素電位VpixH是否高於或低於2.85V。然後，比較器31輸出訊號至輸出電壓控制電路32作為表示像素電位VpixH高於或低於2.85V之比較結果。根據自比較器31接收的訊號，輸出電壓控制電路32輸出校正訊號(或上述適當訊號)給可取得的像素區34作為用於產生適當的像素電位之訊號。在採用具有上述配置的校正電路30之顯示裝置中，校正電路30從監視像素區35偵測到的訊號中找到適當訊號並將適當訊號輸出給具有與監視像素區35的配置相同的配置之可取得像素區34。
注意，當驅動顯示設備的操作正被執行時，由校正電路30輸出的適當訊號也會回饋至監視像素區35。
此外，在上述現有的校正電路30中所採用的比較器31中，僅有AC驅動監視像素區35輸出之作為正極性側上的電位之像素電位VpixH的絕對值會被偵測並與參考電 壓Vref相比較，以便最後產生校正訊號X及輸出至可取得的像素區34以校正像素電位。
圖19是多個圖，均顯示正極性側上的像素電位VpixH及負極性側上的像素電位VpixL的波形部份。更具體而言，圖19A是顯示未執行校正處理而產生的訊號的波形之部份。另一方面，圖19B顯示現有的校正電路30所執行的校正處理之結果而產生的訊號的波形之部份。箭頭50表示散佈於正及負極性側上的像素電位的適當像素振幅(稱為動態範圍)。希望執行校正處理，以將箭頭50所標示的像素振幅維持在固定值。但是，如圖19B所示，在上述現有的校正電路30中，僅有像素電位VpixH的絕對值被偵測及與參考電壓Vref相比較，以便最終產生校止訊號X。如此，具有負極性的像素電位VpixL未被正確地校正。結果，散佈於正及負極性側上的像素電位的像素振幅不同於適當的像素電位。也就是說，流經像素電路中所採用的薄膜電晶體之正極性漏電流的量值可能不同於流經像素電路中所採用的薄膜電晶體的負極性漏電流的量值。在此情形中，在正極性側上的壓降也不同於負極性側上的壓降。如此，假使僅有作為正極性側上的電位之像素電位被偵測及與參考電壓Vref相比較，以便最終產生校正訊號X時，具有負極性的像素電位VpixL仍然無法被正確校正。此外，假使在現在裝置中執行此校正處理時，γ特徵不利地變差，產能降低且商品化能力變差。
克服上述問題，本發明的發明人已發明能夠最佳化亮 度的顯示裝置。
希望解決上述問題。在由本實施例提供的顯示裝置中，顯示裝置採用具有多個像素電路的像素區、及校正電路之顯示裝置，多個像素電路二維地配置，均設置在掃描線及訊號線的交會處作為包含切換裝置、顯示元件及儲存電容器之電路，校正電路用於校正供應給儲存電容器的儲存電容器電壓。校正電路採用比較器及輸出電壓控制電路，比較器用於偵測從像素區的部份接收之具有正極性的像素電位與具有負極性的像素電位之間的電位差，以及，用於比較電位差與參考電壓，輸出電壓控制電路用於將比較器輸出的比較結果轉換成用於校正儲存電容器電壓之校正訊號，而在用於供應儲存電容器電壓的儲存電容器線上被主張。
本實施例所提供的顯示裝置中所採用的校正電路，偵測具有正極性之像素電位與具有負極性的像素電位之間的差，比較電位差與參考電壓以便產生使電位差一直維持固定的校正訊號，並供應校正訊號給像素區，作為用於校正儲存電容器電壓之訊號。如此，將像素區的光學特徵最佳化。
此外，本實施例提供像素電位校正方法，作為採用具有多個像素電路的像素區、及校正電路之顯示裝置中所採用的像素電位校正方法，所述多個像素電路二維地配置，均設置在掃描線及訊號線的交會處作為包含切換裝置、顯示元件及儲存電容器之電路，校正電路用於校正供應給儲 存電容器的儲存電容器電壓。像素電位校正方法包含下述步驟：驅動校正電路，以偵測從像素區的部份收到的具有正極性的像素電位與具有負極性的像素電位之間的差，以及，驅動比較器，以比較電位差與參考電壓。像素電位校正方法又包含下述步驟：驅動輸出電壓控制電路以將比較器所產生的比較結果訊號轉換成校正儲存電容器電壓之校正訊號，而在用於供應儲存電容器電壓的儲存電容器線上被主張。
根據本實施例提供的像素電位校正方法，顯示裝置中所採用的校正電路偵測具有正極性的像素電位與具有負極性的像素電位之間的電位差，比較電位差與參考電壓以便產生使電位差一直維持固定的校正訊號，並供應校正訊號給像素區，作為用於校正儲存電容器電壓之訊號。如此，將像素區的光學特徵最佳化。
根據本發明，校正像素區中的像素電位，以致於亮度最佳化及增進產能。
於下，將參考圖式，說明本發明的較佳實施例。
圖1概要地顯示根據本發明的第一實施例之液晶顯示裝置的配置。根據第一實施例之液晶顯示裝置100是主動矩陣型的顯示裝置，也是採用電容耦合驅動方法的顯示裝置。舉例而言，液晶顯示裝置100採用均作為液晶胞的顯示元件(也稱為電光裝置)。圖2顯示液晶顯示裝置100 中所使用的主元件的等效電路。
如圖1所示，根據第一實施例之液晶顯示裝置具有可取得的像素區101、垂直驅動電路102、水平驅動電路103、共同電壓產生電路104、監視像素區108及校正電路109。
如圖2所示，可取得的像素區101包含多個配置成m×n矩陣形式的像素電路PXLC。在此情形中，典型上，320×RGB×320像素電路PXLC配置成允許整體地提供正常顯示。注意，為了使圖2簡明起見，像素電路PXLC配置成4×4矩陣。如圖2所示，每一像素電路PXLC均包含作為切換裝置的薄膜電晶體TFT201、液晶胞LC201及儲存電容器CS201。TFT是薄膜電晶體的縮寫。液晶胞LC201的第一像素電極連接至薄膜電晶體TFT201的汲極電極(或源極電極)。薄膜電晶體TFT201的汲極電極(或源極電極)也連接至儲存電容器CS201的第一電極。注意，薄膜電晶體TFT201的汲極電極、液晶胞LC201的第一像素電極、及儲存電容器CS201的第一電極之間的連接點形成節點ND201。
掃描線(或閘極線)105-1至105-m及儲存電容器線(此後均稱為儲存線)106-1至106-m均設置用於矩陣的列並連接至設於列上的像素電路PXLC中所使用的薄膜電晶體TFT201的閘極電極。掃描線105-1至105-m及儲存線106-1至106-m配置在列方向上。另一方面，配置在行方向上的訊號線107-1至107-n均設置用於矩陣的行。每 一像素電路PXLC位於掃描線(或閘極線)105-1至105-m及訊號線107-1至107-n的交會點之一。
如上所述，設於列上之像素電路PXLC中所採用的薄膜電晶體TFT201的閘極電極連接至設置用於列之掃描線(掃描線105-1至105-m之一)。
同樣地，設於列上之像素電路PXLC中所採用的儲存電容器Cs201的第二電極連接至設置用於列之儲存電容器線(儲存線106-1至106-m之一)。
另一方面，設於行上之像素電路PXLC中所採用的薄膜電晶體TFT201的源極(或汲極)電極連接至設置用於行之訊號線(訊號線107-1至107-n之一)。
同樣地，像素電路PXLC中所使用的液晶胞LC201的第二像素電極連接至作為所有液晶胞共用的線之電源線。 圖中未顯示，電源線是用於提供共同電壓Vcom之線，共同電壓Vcom是脈衝序列，具有小的振幅及典型上每一水平掃描週期改變一次的極性。水平掃描週期稱為1H。
每一閘極線105-1至105-m由圖1所示的垂直驅動電路102中所使用的閘極驅動器VDRV驅動，而每一儲存電容器線106-1至106-m由垂直驅動電路102中也使用的電容驅動器CSDRV所驅動。另一方面，每一訊號線107-1至107-n均由水平驅動電路103驅動。
事實上，可取得的像素區101包含前述監視像素區108，監視像素區108為具有仿像素的列或是具有仿像素。監視像素區108具有與一般可取得的像素區的像素配置 相同的像素配置。舉例而言，可取得的像素區101包含監視像素區108，其為1列或額外列。1列或額外列典型上是在可取得的像素區101的底部之第m列。
如同稍後將詳細說明般，由儲存電容器線106上的垂直驅動電路102的儲存驅動器CSDRV所主張的電容器訊號CS(此後也稱為儲存電容器訊號)被校正，以致於監視像素區108中偵測到的像素電位變成等於某電位。儲存電容器訊號CS供應給儲存電容器CS201作為儲存電容器電壓。
垂直驅動電路102基本上掃描垂直方向上矩陣的列或是在1圖場週期內的列配置方向。在掃描操作上，垂直驅動電路102順序地掃描列，以便一次選取列，亦即，以便選取設於選取的列上的像素選取電路PXLC作為連接至設置用於選取的列之閘極線(閘極線105-1至105-m之一)的像素電路。詳細而言，垂直驅動電路102主張閘極線105-1上的閘極脈衝GP1，以便選取設於第一列上的像素電路PXLC。然後，垂直驅動電路102主張閘極線105-2上的閘極脈衝GP2以便選取設於第二列上的像素電路PXLC。之後，以此方式，垂直驅動電路102順序地分別主張閘極線105-3…及105-m上的閘極脈衝訊號GP3…及GPm。
此外，儲存電容器線106-1至106-m彼此獨立地設置而分別用於閘極線105-1至105-m，每一閘極線105-1至105-m設置用於矩陣的列之一。垂直驅動電路102也分別 主張儲存電容器線106-1至106-m上的儲存電容器訊號CS1至CSm。每一儲存電容器訊號CS1至CSm被選擇性地設置在例如3至4V範圍內的第一位準CSH或例如0V的第二位準CSL。圖2也顯示垂直驅動電路102中所使用的CS驅動器1020(或稍早引述的電容器驅動器CSDRV)的典型位準選取輸出區的模型。如圖所示，CS驅動器1020包含可變電源1021、第一位準供應線1022、第二位準供應線1023及開關SW1至SWm，開關SW1至SWm分別用於選擇性地連接第一位準供應線1022或第二位準供應線1023至儲存電容器線106-1至106-m。第一位準供應線1022連接至可變電源1021的正端。另一方面，第二位準供應線1023連接至可變電源1021的負端。開關SW1至SWm分別選擇性地連接第一位準供應線1022或第二位準供應線1023至儲存電容器線106-1至106-m。
圖2中所示的符號ΔVcs代表第一位準CSH與第二位準CSL之間的差。在下述說明中，此差值也稱為CS電位ΔVcs。
如同稍後詳細說明般，每一CS電位ΔVcs及振幅ΔVcom設定在使黑亮度及白亮度可以最佳化的值。振幅ΔVcom是具有小振幅的AC共同電壓Vcom的振幅。如同稍後說明般，舉例而言，在白顯示的情形中，每一CS電位ΔVcs及振幅ΔVcom設定在使施加至液晶的有效像素電位ΔVpix-W不超過0.5V的值。
每一儲存電容器訊號CS1至CSm分別由開關SW1至 SWm選擇性地設定在第一位準CSH或第二位準CSL，開關SW1至SWm均連接至第一位準供應線1022或第二位準供應線1023。
圖3A至3L顯示垂直驅動電路102所產生的閘極脈衝GP1至GPm的典型時序圖，以及，由垂直驅動電路102所主張的儲存電容器訊號CS1至CSm。
垂直驅動電路102分別順序地驅動閘極線105-1至105-m以及儲存電容器線106-1至106-m，典型上是從第一閘極線105-1及第一儲存電容線106-1開始驅動。在閘極脈衝GP在閘極線上(閘極線105-1至105-m)被主張以將影像訊號寫入連接至閘極線的像素電路PXLC之後，由連接至像素電路PXLC以供應儲存電容器訊號給像素電路PXLC的儲存電容器線(儲存電容器線106-1至106-m之一)所載送之儲存電容器訊號的位準(儲存電容器訊號CS1至CSm之一)，會由連接至儲存電容器線的開關(開關SW1至SWm)從第一位準CSH改變至第二位準CSL，或反之亦然。如下所述，以交替方式，將儲存電容器線106-1至106-m所載送的儲存電容器訊號CS1至CSm設定在第一位準CSH或第二位準CSL。
舉例而言，當垂直驅動電路102經由第一儲存電容器線106-1供應設定在第一位準CSH的儲存電容器訊號CS1給像素電路PXLC時，垂直驅動電路102接著分別經由第二儲存電容器線106-2供應設定在第二位準CSL的儲存電容器訊號CS2給像素電路PXLC供應、經由第三儲存電容 器線106-3供應設定在第一位準CSH的儲存電容器訊號CS3給像素電路PXLC、及經由第四儲存電容器線106-4供應設定在第二位準CSL的儲存電容器訊號CS4給像素電路PXLC。以相同方式，之後，垂直驅動電路102交替地將儲存電容器訊號CS5至CSm設定在第一位準CSH或第二位準CSL並將儲存電容器訊號CS5至CSm分別經由儲存電容器線106-5至106-m而供應給像素電路PXLC。
當垂直驅動電路102經由第一儲存電容器線106-1供應設定在第二位準CSL的儲存電容器訊號CS1給像素電路PXLC時，另一方面，垂直驅動電路102接著經由第二儲存電容器線106-2供應設定在第一位準CSH的儲存電容器訊號CS2給像素電路PXLC，經由第三儲存電容器線106-3供應設定在第二位準CSL的儲存電容器訊號CS3給像素電路PXLC，以及經由第四儲存電容器線106-4供應設定在第一位準CSH的儲存電容器訊號CS4給像素電路PXLC。以相同方式，之後，垂直驅動電路102將儲存電容器訊號CS5至CSm交替地設定在第一位準CSH或第二位準CSL並分別經由儲存電容器線106-5至106-m而將儲存電容器訊號CS5至CSm供應給像素電路PXLC。
在本實施例中，在閘極線105-1至105-m中特定之一上被主張的閘極脈衝GP的上升邊緣之後，亦即，在影像訊號被寫入連接至特定閘極線105的像素電路PXLC之後，如上所述般，驅動儲存電容器線106-1至106-m，以及，由於儲存電容器CS201的電容耦合效果，在每一像素電 路PXLC中，出現在節點ND201上的電位被改變以將施加至液晶胞LC201的電壓調變。
此外，如同稍後說明般，由CS驅動器1020產生的儲存電容器訊號CS具有一值，使得校正電路109所執行以校正監視像素區108中偵測的像素電位的處理產生某電位，此電位為儲存電容器訊號CS的值。
根據作為啟動水平掃描操作的命令之水平啟動脈衝HST以及作為水平掃描操作的參考脈衝之水平時脈HCK，水平驅動電路103順序地以每一H或每一水平掃描週期H來取樣輸入影像訊號Vsig，以經由訊號線107-1至107-n，將輸入影像訊號Vsig一次寫入垂直驅動電路102所選取的列上的像素電路PXLC。注意，取代水平時脈HCK，可以使用具有彼此相反的相位之垂直時脈HCK及HCKX。
共同電壓產生電路104是用於產生共同電壓Vcom的電路，共同電壓Vcom是脈衝序列，具有小振幅及典型上每一水平掃描週期或每1H改變一次的極性。共同電壓產生電路104經由圖中未顯示的供應線而供應共同電壓Vcom給可取得的像素區101的每一像素電路PXLCL中所使用的液晶胞LC201的第二像素電極。
共同電壓Vcom的振幅及CS電位ΔVcs均設定在使黑亮度及白亮度最佳化的值。CS電位ΔVcs是第一位準CSH與第二位準CSL之間的差ΔVcs。舉例而言，如同後述，共同電壓Vcom的振幅ΔVcom與CS電位ΔVcs均設定在使得施加至白顯示的液晶胞LC201的有效像素電位 ΔVpix-W不會超過0.5V之值。
圖1顯示典型配置，其中，共同電壓產生電路104嵌入於液晶面板中。但是，也能夠提供一配置，其中，共同電壓產生電路104設置在液晶面板之外作為用於產生共同電壓Vcom的電路。
圖4顯示根據實施例之共同電壓產生電路104的典型配置。圖4中所示的典型配置是具有某些元件設置在液晶面板之外作為產生具有小振幅的共同電壓Vcom之元件之共同電壓產生電路104。
圖4中所示的共同電壓產生電路104採用設置在像素面板外部的閃爍調整電阻器R1和R2、平滑電容器C1及電容器C2、以及設置在像素面板內部的線電阻器Rcom及電容器Ccom。電容器C2是用於產生共同電壓Vcom的小振幅ΔVcom。線電阻Rcom是Vcom供應線110的電阻器，而電容器Ccom是Vcom供應線110的寄生電容器。
閃爍調整電阻器R1及R2經由連接節點ND1而彼此連接，以在電壓電壓Vcc的供應線與接地線GND之間形成串聯電路，在電阻器R1與R2之間的連接節點ND1處產生等於電壓電壓VCC的一部份之電壓。電阻器R1與R2是可變電阻器，允許在要被調整的連接節點ND1處產生電壓。
連接節點ND1連接至面板端子T。平滑電容器C1的第一電極接線至使節點ND1及面板端子T彼此連接之線，而平滑電容器C1的第二電極接線至接地。
以相同方式，平滑電容器C2的第一電極接線至使節點ND1及面板端子T彼此連接之線，而平滑電容器C2的第二電極接線至供應訊號FRP的線。
由圖4中所示的共同電壓產生電路104所產生的共同電壓Vcom的小振幅ΔVcom以下述等式表示。
[等式1]
ΔVcom={C2/(C1+C2+Ccom)}×FRP
小振幅ΔVcom因電容耦合效果而產生。替代地，也可以以數位方式來產生小振幅。
希望產生具有很小量值的小振幅ΔVcom，量值典型上在約10mV至1.0V範圍內。這是因為假使小振幅ΔVcom具有範圍外的量值時，振幅ΔVcom將呈現小效果，例如過度驅動時增進響應速度的效果以及降低聲音雜訊的效果。
如上所述，在均由液晶顯示裝置100執行的電容耦合驅動操作作為根據電容耦合效果的操作時，振幅ΔVcom及CS電位ΔVcs均設定在使黑亮度及白亮度均最佳化的值。舉例而言，在白顯示的情形中，振幅ΔVcom及CS電位ΔVcs均設定在使施加至液晶胞LC201之有效像素電位ΔVpix-W不會超過0.5V之值。將於下更詳細地說明根據實施例之電容耦合驅動操作。
圖5A至E顯示實施例之液晶胞中的主驅動訊號的波形的時序圖。更具體而言，圖5A顯示閘極脈衝GP_N的時序圖，圖5B顯示共同電壓Vcom的時序圖，圖5C顯示 儲存訊號CS_N的時序圖，圖5D顯示影像訊號的時序圖，圖5E顯示訊號Vpix-N的時序圖。
在根據實施例執行的電容耦合驅動操作中，共同電壓Vcom不是固定的DC電壓。取代地，共同電壓Vcom是脈衝序列，具有小振幅及典型上每一水平掃描週期改變一次或每1H改變一次的極性。共同電壓Vcom供應給每一像素電路PXLC中的液晶胞LC201的第二像素電極。
此外，儲存電容器線106-1至106-m彼此獨立地提供給矩陣的m個個別列。垂直驅動電路102也主張分別在儲存電容器線106-1至106-m上的儲存電容器訊號CS1至CSm。每一儲存電容器訊號CS1至CSm選擇性地設定在例如3至4V範圍內的電壓等第一位準CSH、或是例如0V等第二位準CSL。
在電容耦合驅動操作時，施加至液晶的有效像素電位ΔVpix可以以下述等式2表示。
[等式2]
將於下參考圖6，說明等式2中所使用的代號。代號Vsig代表影像訊號電壓。代號Ccs代表儲存電容器的電容。代號Clc代表液晶胞的電容。代號Cg是節點ND201與閘極線之間的雜散電容。代號Csp是節點ND201與訊號 線之間的雜散電容。代號ΔVcs代表儲存電容器訊號CS的電位。代號Vcom代表共同電壓。
等式2中的近似等式之第二項{Ccs/(Ccs+Clc)}ΔVcs是使得白亮度側變成黑的或導因於液晶介電常數ε的非線性特性而降低之項次。另一方面，第三項{Clc/(Ccs+Clc)}ΔVcom/2是使得白亮度側變成更白或導因於液晶介電常數ε的非線性特性浮動之項次。
也就是說，藉由使用使低電位側(或白亮度側)成為白色的功能，亦即，使低電位側(或白亮度側)浮動的功能，來補償降低部份，以執行電容耦合驅動操作。因此，CS電位ΔVcs及振幅ΔVcom設定在使黑亮度及白亮度均能最佳化的值。
圖7A及7B均為解釋圖，用於液晶顯示裝置100中所使用的液晶材料之白顯示時施加至液晶之有效像素電位ΔVpix-W的值之選取準則。在此情形中，液晶顯示裝置100中所使用的液晶材料是正常白液晶。詳而言之，圖7A顯示代表液晶介電常數ε與施加至液晶的電壓之間的關係之特徵圖，而圖7B是放大圖，顯示圖7A中所示的特徵圖的部份之橢圓所包圍的部份。
根據液晶顯示裝置100中所使用的液晶材料的特徵，假使至少等於約0.5V的電壓施加至液晶胞時，則白亮度無可避免地降低。如此，為了使白亮度最佳化，需要將施加至白顯示中的液晶胞至有效像素電位ΔVpix-W保持在不大於0.5V的值。因此，CS電位ΔVcs及振幅ΔVcom均設 定在使得施加至液晶的有效像素電位ΔVpix-W不會超過0.5V之值。
真實的評估顯示藉由將CS電位ΔVcs設定在3.8V及將振幅ΔVcom設定在0.5V，可以取得最佳的對比程度。
圖8顯示用於三驅動方法(亦即，根據本發明的實施例之驅動方法、相關的電容耦合驅動方法及一般1H Vcom驅動方法)之驅動影像訊號電壓與有效像素電位之間的關係。
在圖8中，水平軸代表影像訊號Vsig，而垂直軸代表有效像素電位ΔVpix。在圖8中，曲線A代表根據本發明的實施例之用於驅動方法的特徵曲線。曲線C代表用於相關的電容耦合驅動法之特徵曲線。曲線B代表用於一般1H Vcom驅動方法之特徵曲線。
從圖8中所示的特徵曲線顯然可知，相較於相關的電容耦合驅動方法，根據本發明的實施例之驅動方法，提供充份改進的特徵。
圖9顯示根據本發明的實施例之驅動方法與相關的電容耦合驅動方法之影像訊號電壓Vsig與亮度之間的關係。
在圖9中，水平軸代表影像訊號Vsig，而垂直軸代表亮度。在圖9中，曲線A代表根據本發明的實施例之驅動方法之特徵曲線，而虛線B代表相關電容耦合驅動方法之特徵曲線。
從圖9所示的特徵曲線明顯可知，當黑亮度(2)根 據相關電容耦合驅動方法最佳化時，白亮度(1)下降。 另一方面，根據本發明的實施例之驅動方法，使共同電壓Vcom的振幅小，以致於黑亮度(2)及白亮度(1)均可以最佳化。
下述等式3顯示用於黑顯示之有效像素電位ΔVpix-B的值以及用於白顯示之有效像素電位ΔVpix-W的值。藉由真正地將數值代入用於根據實施例之驅動方法的等式2的各項，取得ΔVpix-B及ΔVpix-W的值。
同樣地，下述等式4顯示用於黑顯示的有效像素電位ΔVpix-B及用於白顯示的有效像素電位ΔVpix-W。藉由真正地將數值代入用於相關電容耦合驅動方法的等式1的各項，取得有效像素電位ΔVpix-B及有效像素效ΔVpix-W的值。
[等式3] (1)用於黑顯示
黑顯示最佳化
(2)用於白顯示
白顯示最佳化
[等式4] (1)用於黑顯示
黑顯示最佳化
(2)用於白顯示
白顯示最佳化
從等式(3)及(4)顯然可知，在黑顯示的情形中，用於根據本實施例的驅動方法及相關電容耦合驅動方法之有效像素電位ΔVpix-B均為3.3V。如此，黑亮度最佳化。但是，從等式4明顯可知，在白顯示的情形中，對於相關電容耦合驅動方法，有效像素電位ΔVpix-W為0.8V，大於0.5 V。如此，如同先前參考圖9B所述般，白亮度不 可避免地下降。
但是，從等式3明顯可知，在白顯示的情形中，對於根據實施例之驅動方法，有效像素電位ΔVpix-W為0.4V，小於0.5V。如此，如同先前參考圖9A所述般，白顯示最佳化。
實施例特徵在於校正電路109產生用於最佳化儲存電容器訊號CS的校正訊號。下述說明解釋具體的典型配置，其中，校正電路109產生用於最佳化儲存電容器訊號CS的校正訊號。藉由採用此配置，可以使液晶顯示裝置100的光學特徵最佳化。
在本實施例中，液晶胞LC201的介電常數會因驅動溫度變化而變，儲存電容器CS201中採用的絕緣膜的厚度會因產品量產時產生的變異而變，以及，液晶胞LC201的間隙也會因產品量產時產生的變化而變。這些變化造成施加至液晶胞LC201的電位變化。因此，以電方式偵測這些變化，以抑制電位的變化。以此方式，能夠消除驅動溫度變化所造成的介電常數變化、量產所產生的絕緣膜厚度變化及胞間隙變化。
首先，在說明根據實施例之校正電路之前，根據下述模型作為有效像素電壓的模型，下述說明將說明為何採用根據實施例之校正方法的理由。
下述等式5是一般1H Vcom反轉驅動操作中施加的有效像素電壓的模型。顯然可知，即使儲存電容器CS的電容Ccs及液晶胞LC的電容Clc因為項中商數的分母等於 其分子而改變，等式5中加底線的項仍然是固定的。如此，有效的像素電位ΔVpix不會改變。也就是說，即使儲存電容器CS的電容Ccs及液晶胞LC的電容Clc變化，施加至液晶胞LC的像素電壓仍然不會改變。儲存電容器Cs的電容會因絕緣膜厚度變化而改變。另一方面，液晶胞LC的電容Clc會因驅動溫度變化而造成的介電常數變化及/或因液晶胞的間隙變化或液晶層之間的間隙之變化而造成的像素電壓變化而變化。
[等式5]
下述等式6是電容耦合驅動操作中施加的有效像素電壓的模型。顯然可知，假使電容Ccs及電容Clc因項次中商數的分母不同於其分子而變化，則等式6有底線的項次會改變。
[等式6]
為了解決此問題，需要補償包含於等式的加底線的項中的電容Ccs及Clc的變化。在本實施例的情形中，改變或校正CS電位ΔVcs以將加底線的項維持在固定值。
可以以正面的方式，解釋利用電容器接線的耦合效果之電容耦合驅動方法所造成的問題，將其當作利用電容器接線之間的電位差以自由改變亮度的能力。在本實施例中，包含仿像素的監視像素區設在液晶面板中。根據偵測到的出現在監視像素區中的像素電位變化，實施例藉由使用電容器接線之間的電位差或是藉由驅動參考驅動器以執行校正操作，可以實施能夠最佳化亮度的液晶顯示設備100。
注意，圖1中未示出的參考驅動器作為漸變電壓產生電路，用於產生要由訊號線載送作為影像訊號之影像像素資料。
下述說明解釋根據本實施例之校正電路的具體配置。
圖10是方塊圖，顯示根據本實施例之液晶顯示裝置100。
在根據本實施例之液晶顯示裝置100中，由監視像素區108輸出的電位由未顯示於圖中的開關選擇性地供應給校正電路109中使用的比較器401。由比較器401輸出的比較結果藉由輸出電壓控制電路402供應給可取得的像素區101作為校正訊號，輸出電壓控制電路402也用於校正電路109中作為用於轉換比較結果成為校正訊號之控制電 路。比較器401及輸出電壓控制電路402根據也用於校正電路109中的時序產生器403所執行的控制而操作。
由比較器401輸出並供應至可取得的像素區101之比較結果也回饋至監視像素區108作為校正訊號。如此，當液晶顯示裝置100的操作正被執行時，校正電路109校正像素電位。
圖11是電路圖，顯示實施校正電路1091之根據本發明的第一實施例，其以代號109表示。第一實施例是校正電路109的具體電路配置。圖12顯示校正電路109中出現的訊號的時序圖。
在圖12中所示的時序圖中，代號POL代表像素寫入操作時的極性，代號Cout代表比較器401輸出的比較結果，代號VCSA代表正電荷泵電路308或負電荷泵電路309所輸出的中間訊號，代號Vcsh代號輸出緩衝器307輸出的校正訊號，代號VpixH代表監視像素區108中具有正極性的像素電位，代號VpixL代表監視像素區108中具有負極性的像素電位。
根據本發明的第一實施例之校正電路1091使用比較器401及連接至比較器401的輸出端之輸出電壓控制電路402。比較器401具有電容器C、電壓比較裝置302及佇鎖電路303。電容器C的第一電極連接至接線601及接線602，接線601供應監視像素區108產生的像素電位VpixH，線602供應也由監視像素區108產生的像素電位VpixL。電容器C的第二電極連接至電壓比較裝置302的 輸入端。電壓比較裝置302的其它輸入端接收參考電壓Vref。電壓比較裝置302的輸出端連接至佇鎖電路303的輸入端。正極性側上的接線601包含第一開關SW1，而負極性側上的接線602包含第二開關SW2。第三開關SW3連接於接地與電容器C的第二電極及電壓比較裝置302之間的連接點之間。
連接至比較器401的輸出端之輸出電壓控制電路402採用第一閘極電路305、第二閘極電路306、上述正電荷泵電路308、前述負電荷泵309及上述輸出緩衝器307。 第一閘極電路305及第二閘極電路306均接收比較器401輸出的比較結果。正電荷泵電路308及負電荷泵電路309分別連接至第一閘極電路305及第二閘極電路306。反相器304設置於比較器401與第一閘極電路305之間。輸出緩衝器是用於將正電荷泵電路308或負電荷泵309所輸出的校正訊號輸出至可取得的像素區101及監視像素區108。
具有上述配置之校正電路1091偵測如上詳述之像素電路PCLC的動態範圍。動態範圍是具有正極性的像素電位與具有負極性的像素電位之間的差。
根據本實施例之比較器401發現像素的動態範圍ΔVpix及在電壓比較裝置302中比較動態範圍ΔVpix與參考電壓Vref。如上所述，如圖12的時序圖所示，動態範圍ΔVpix是具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差。
首先，同時開啟第二開關SW2及第三開關SW3。藉由第二開關SW2及第三開關SW3被開啟，具有負極性的像素電位VpixL經由接線602而儲存於電容器C中。結果，電容器C的第一及第二電極分別被維持在具有負極性的像素電位VpixL及接地。典型上，具有負極性的像素電位VpixL是-2V，而接地電位是0V。
然後，同時關閉第二開關SW2及第三開關SW3，但開啟第一開關SW1。藉由第二開關SW2及第三開關SW3關閉且第一開關SW1開啟，將具有正極性的像素電位VpixH經由接線601施加至電容器C。結果，電容器C的第一電極被維持在具有正極性的像素電位VpixH。舉例而言，假使具有正極性的像素電位VpixH為1V，則電容器C的第一電極維持1V。由於在開啟第二開關SW2及第三開關SW3之前執行的操作，結果，電容器C的第一電極維持在-2V，其為具有負極性的像素電位VpixL。如此，電容器C的第二電極現在維持在動態範圍ΔVpix，其為具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差。由於具有正極性的像素電位VpixH是1V，而具有負極性的像素電位VpixL為-2V，所以，發現動態範圍ΔVpix具有如下所示的值： ΔVpix=VpixH-VpixL=3V
結果，3V的動態範圍經由電容器C而供應給電壓比較裝置302。
藉由執行上述操作，可以將動態範圍ΔVpix轉換成相 對於接地的絕對值。注意，在本實施例中，像素電位VpixH及像素電位VpixL藉由圖中未顯示的開關而選擇性地分別經由接線601和602供應至校正電路1091中使用的比較器401。
作為像素的電位的動態範圍而供應給電壓比較裝置302的動態範圍ΔVpix與也供應給電壓比較裝置302的參考電壓Vref相比較，以決定動態範圍ΔVpix大於或小於參考電壓Vref。舉例而言，假使參考電壓Vref為2.85V，而動態範圍ΔVpix為3V，則電壓比較裝置302決定動態範圍ΔVpix大於參考電壓Vref。
由電壓比較裝置產生的比較結果Cout以數位方式經由佇鎖電路303而輸出至輸出電壓控制電路402。
在輸出電壓控制電路402中，比較結果Cout供應給第一閘極電路305及第二閘極電路306。但是，比較結果Cout經由用於使比較結果Cout反相的反相器304而供應給第一閘極電路305。
如此，假使比較結果Cout顯示動態範圍ΔVpix小於參考電壓Vref時，則第一閘極電路305驅動正電荷泵電路308以產生輸出VCSA，輸出VCSA由輸出緩衝器307轉換成校正訊號Vcsh，用於最佳化CS電位ΔVcs。然後，輸出緩衝器307供應校正訊號Vcsh給可取得的像素區101及監視像素區108。另一方面，假使比較結果Cout顯示動態範圍ΔVpix大於參考電壓Vref時，則第二閘極電路306驅動負電荷泵電路309以產生輸出VCSA，輸出 VCSA由輸出緩衝器307轉換成校正訊號Vcsh，以相同方式，用於最佳化CS電位ΔVcs。然後，同樣地，輸出緩衝器307供應校正訊號Vcsh給可取得的像素區101及監視像素區108。
如上所述，可取得的像素區101利用校正訊號Vcsh以使CS電位ΔVcs最佳化。校正訊號Vcsh也供應給監視像素區108，以致於監視像素區108所產生的最佳化像素電位被供應至校正電路1091。以此方式，當正執行液晶顯示裝置100的操作時，校正像素電位。
如上所述，根據實施例之校正電路1091找到給予適當的電位ΔVcs之校正訊號Vcsh，以提供具有儲存電容器訊號CS之液晶顯示裝置100，此儲存電容器訊號CS使得代表具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差之動態範圍ΔVpix是固定的。
圖13是多個圖形，均顯示具有正極性的像素電位VpixH的波形以及具有負極性的像素電位VpixL的波形，以便顯示校正電路1091所執行的校正處理的效果。更具體而言，圖13A是顯示無校正電路1091執行的校正處理所取得的正極性的像素電位VpixH的波形以及具有負極性的像素電位VpixL的波形。但是，圖13B中均由虛線表示的波形是無校正電路1091執行的校正處理所取得的波形，而圖13B中均由實線表示的波形是校正處理的結果所取得的波形。箭頭50顯示適當的像素電位振幅。也就是說，希望在正極性及負極性側上產生電位，作為具有差值的 電位，其具有等於箭頭50所標示的量值之振幅。在圖13B中均由實線表示的波形為具有箭頭52所標示的像素電位振幅之校正處理的結果所取得的波形。但是，從圖13B清楚可知，由箭頭52標示示的像素電位振幅等於箭頭50標示的像素電位振幅。也就是說，正極性及負極性側上的像素電位被校正，以致於像素電位振幅維持原狀。
假使偵測到的動態範圍ΔVpix是約等於參考電壓Vref的電壓，則可以使用校正電路1091而不會產生問題。但是，假使偵測到的動態範圍ΔVpix是遠大於參考電壓Vref的電壓，則動態範圍ΔVpix無法與參考電壓Vref相比較。舉例而言，假使參考電壓Vref是2.85V，而動態範圍ΔVpix為5.7V，則動態範圍ΔVpix無法與參考電壓Vref相比較。本發明的第二實施例實施校正電路，用於解決此問題。
於下，將參考圖14，說明本發明的第二實施例。第二實施例不同於圖11中所示的第一實施例之處在於第二實施例中所使用的比較器的配置不同於第一實施例中所使用的比較器401。但是，第二實施例中其餘的配置與第一實施例中的各別配置相同。圖14中所示的元件與圖11中所示的它們的對應部份的相同元件以相同代號表示，並省略相同元件的說明，以免重複。圖14中所示的校正電路1092是圖1至10中所示的液晶顯示裝置100中所使用的部份。
根據第二實施例之校正電路1092中使用的比較器501 具有第一電容器C1、第二電容器C2、第三電容器C3、第四電容器C4、電壓比較裝置302、及佇鎖電路303。第一電容器C1的第一電極連接至接線601和602。第二電容器C2、第三電容器C3及第四電容器C4在作為第一電容器C1的前級之接線601與602之間的前級形成串聯電路。連接至第一電容器C1的第一電極之接線601包含第一開關SW1、第二開關SW2及第二開關SW3。第一開關SW1與第二開關SW2之間的連接點連接至第二電容器C2。另一方面，也連接至第一電容器C1的第一電極之接線602包含第四開關SW4及第五開關SW5。第六開關SW6連接於第二電容器C2與第三電容器C3之間，而第七開關SW7連接於第三電容器C3與第四電容器C4之間。第八開關SW8連接於第六開關SW6與第三電容器C3之間的連接點與位於接線601上作為第二開關SW2與第二電容器C2之間的連接點之連接點之間。同樣地，第九開關SW9連接於第六開關SW6與第二電容器C2之間的連接點與位於接線602上作為第五開關SW5與第四電容器C4之間的連接點之連接點之間。以相同方式，第十開關SW10連接於第七開關SW7與第三電容器C3之間的連接點與位於接線602上作為第五開關SW5與第四電容器C4之間的連接點之連接點之間。第七開關SW7與第四電容器C4之間的連接點接線至位於接線601上作為第二開關SW2與第三開關SW3之間的連接點之連接點。
第十一開關SW11連接於接地與第一電容器C1與電 壓比較裝置302的一輸入端之間的連接點之間。
參考電壓Vref供應給電壓比較裝置302的另一輸入端。電壓比較裝置302的輸出端連接至佇鎖電路303的輸入端。
在比較器501中，當第六開關SW6與第七開關SW7被開啟時，第二電容器C2、第三電容器C2及第四電容器形成接線601與接線602之間的串聯電路。另一方面，當第二開關SW2、第八開關SW8、第九開關SW9及第十開關SW10被開啟時，第二電容器C2、第三電容器C3及第四電容器C4在接線601與602之間形成並聯電路。
如下詳述般，具有上述配置的校正電路1092偵測像素電路的動態範圍。動態範圍是具有正極性的像素電位與具有負極性的像素電位之間的差。
首先，在比較器501中，第二開關SW2、第八開關SW8、第九開關SW9、及第十開關SW10被開啟，而以均勻電壓重設橫跨第二電容器C2、第三電容器C3及第四電容器C4之電壓差。
然後，在第二開關SW2、第八開關SW8、第九開關SW9及第十開關SW10被關閉之後，第六開關SW6及第七開關SW7被開啟，接著是開啟第一開關SW1及第四開關SW4的操作。在此狀態中，從具有正極性的像素電位VpixH及具有負極性的像素電位VpixL供應的電荷會分散於第二電容器C2、第三電容器C3及第四電容器C4之間。也就是說，第二電容器C2、第三電容器C3及第四電容 器C4中的每一者出現ΔVpix/3跨壓，其中，代號ΔVpix代表上述具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差。在第二實施例中，舉例而言，有正極性的像素電位VpixH與具有負極性的像素電位VpixL分別為6V及-2.25V。在此情形中，第二電容器C2、第三電容器C3及第四電容器C4中的每一者出現2.85V電位差的跨壓。
然後，第六開關SW6、第七開關SW7、第一開關SW1及第四開關SW4被關閉。接著，第四開關SW4、第五開關SW5及第一開關被開啟。結果，具有負極性的的像素電位VpixL經由接線602而被供應至第一電容器C1，使第一電容器C1的第一電極維持在像素電位VpixL及第一電容器C1的第二電極維持在接地電壓。舉例而言，-2.55V的負極性電壓供應給第一電容器C1的第一電極，而第一電容器的第二電極維持在0V的接地電壓。
然後，第四開關SW4、第五開關SW5及第七開關SW11被關閉，而第三開關SW3開啟。在此情形中，第四電容器C4的第一電極設定在VpixH-(ΔVpix/3)×2的電位。如此，出現在第一電容器C1的第一電極上的電位也是VpixH-(ΔVpix/3)×2，而出現在第一電容器C1的第二電極上的電位也是VpixH-(ΔVpix/3)×2-VpixL。
VpixH-(ΔVpix/3)×2-VpixL的電位供應至電壓比較裝置302的2輸入端之一，以與供應至電壓比較裝置302的另一輸入端之參考電壓Vref相比較。如此，0.3V的電位 供應給第一電容器C1的第一電極，而2.85V的電位供應給第一電容器C1的第二電極。如先前所述，2.85V的電位是動態範圍ΔVpix的三分之一，動態範圍ΔVpix被界定為具有正極性的像素電位VpixH及具有負極性的像素電位VpixL之間的差。因此，以同於第一實施例的方式，電壓比較裝置302比較供應給其的參考電壓Vref與2.85V，2.85V是動態範圍ΔVpix的三分之一。
以同於第一實施例的方式，比較器501將比較結果Cout輸出給輸出電壓控制電路402，輸出電壓控制電路402接著根據比較結果Cout，將用於校正儲存電容器訊號CS的校正訊號Vcsh輸出給可取得的像素區101與監視像素區108。事實上，可取得的像素區101與監視像素區108中，校正訊號Vcsh用於最佳化CS電位ΔVcs，以及，最佳化的CS電位ΔVcs用於校正儲存電容器訊號CS。
如上所述，根據第二實施例，被界定為具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差之動態範圍ΔVpix被分成動態範圍ΔVpix的一部份，此動態範圍ΔVpix的一部份被供應給電壓比較裝置302。如此，即使偵測到的動態範圍ΔVpix是遠高於參考電壓Vref的電壓，比較器501中使用的電壓縮小電路仍會將動態範圍ΔVpix分壓成動態範圍ΔVpix的一部份，以及，電壓比較裝置302比較此小部份與參考電壓Vref。在第二實施例的情形中，動態範圍ΔVpix的一部份是動態範圍ΔVpix的三分之一。但是，電壓縮小電路也可以配置成包含N個電 容器，其中，代號N代表大於3的正整數，或是包含具有可變電容之電容器，其可變電容可以使電壓縮小電路能夠自由地控制供應給電壓比較裝置302的部份電位的量值。
此外，也在第二實施例的情形中，被界定為具有正極性的像素電位VpixH與具有負極性的像素電位VpixL之間的差之動態範圍ΔVpix被控制在如圖13所示的固定值。
如上所述，根據第一及第二實施例，校正電路使像素電位最佳化，以致於可以抑制γ特徵的變化。如此，可以增進產能及商品化能力。此外，在第二實施例中，即使偵測到的動態範圍ΔVpix是遠高於參考電壓的電壓，比較器中使用的電壓縮小電路仍然能夠將動態範圍ΔVpix分成動態範圍ΔVpix的一部份，且此小部份接著與參考電壓相比較。如此，不需要提供高參考電壓給比較器。結果，由於不需要提供高電力給校正電路，所以，可以降低耗電。
上述第一及第二實施例實施主動矩陣顯示裝置，其使用作為像素電路的顯示元件(或電光裝置)的液晶胞。但是，本發明的範圍絕非受限於此種液晶顯示裝置。也就是說，本發明可以應用至包含使用EL(電致發光)裝置作為像素電路的顯示元件之主動矩陣EL(電致發光)顯示裝置等所有主動矩陣顯示裝置。
根據上述第一及第二實施例的顯示裝置可以作為LCD(液晶顯示)面板，LCD面板是直接觀視型影像顯示裝置的顯示面板或是例如液晶投影器等投影式LCD裝置。接觀視型影像顯示裝置是液晶監視器及液晶取景器。
此外，習於此技藝者應瞭解，在後附的申請專利範圍 及其均等範圍之內，可以視設計需求及其它因素而產生不同的修改、組合、次組合及替代。
1‧‧‧液晶顯示裝置
2‧‧‧可取得的像素區
3‧‧‧垂直驅動電路
4‧‧‧水平驅動電路
5-1~5-m‧‧‧掃描線
6-1~6-n‧‧‧訊號線
7‧‧‧電源線
21‧‧‧像素電路
30‧‧‧校正電路
31‧‧‧比較器
32‧‧‧輸出電壓控制電路
33‧‧‧時序產生器
34‧‧‧可取得的像素區
35‧‧‧監視像素區
36‧‧‧比較器
100‧‧‧液晶顯示裝置
101‧‧‧可取得的像素區
102‧‧‧垂直驅動電路
103‧‧‧水平驅動電路
104‧‧‧共同電壓產生電路
105-1~105-m‧‧‧掃描線
106-1~106-n‧‧‧儲存電容器線
107-1~107-n‧‧‧訊號線
108‧‧‧監視像素區
109‧‧‧校正電路
110‧‧‧Vcom供應線
302‧‧‧電壓比較裝置
303‧‧‧佇鎖電路
304‧‧‧反相器
305‧‧‧第一閘極電路
306‧‧‧第二閘極電路
307‧‧‧輸出緩衝器
308‧‧‧正電荷泵電路
309‧‧‧負電荷泵電路
401‧‧‧比較器
402‧‧‧輸出電壓控制電路
403‧‧‧時序產生器
501‧‧‧比較器
601‧‧‧接線
602‧‧‧接線
1020‧‧‧CS驅動器
1021‧‧‧電源
1022‧‧‧第一位準供應線
1023‧‧‧第二位準供應線
1091‧‧‧校正電路
1092‧‧‧校正電路
CS201‧‧‧儲存電容器
LC201‧‧‧液晶胞
PXLC‧‧‧像素電路
SW1-SWm‧‧‧開關
TFT 201‧‧‧薄膜電晶體
從參考附圖的上述較佳實施例之說明中，將更清楚本發明的這些及其它目的和特點，其中；圖1概要地顯示根據本發明的第一實施例之顯示裝置的配置；圖2顯示根據本發明的第一實施例之顯示裝置中所採用的主元件的等效電路；圖3A至3L顯示根據本發明的第一實施例之顯示裝置中出現的訊號的典型時序圖；圖4顯示根據本發明的第一實施例之共同電壓產生電路的典型配置；圖5A至5E顯示根據本發明的第一實施例之顯示裝置中出現的典型的訊號時序圖；圖6顯示根據本發明的第一實施例之顯示裝置中寄生電容的等效電路；圖7A及7B均為解釋圖，用於說明用於根據本發明的第一實施例之顯示裝置中所使用的液晶材料之白顯示(稱為正常白液晶)時施加至液晶之有效像素電位ΔVpix-W的值之選取準則；圖8顯示根據本發明的第一實施例之驅動方法、相關 的電容耦合驅動方法及一般HVcom驅動方法之有效像素電位與影像訊號電壓之間的關係；圖9顯示用於根據本發明的第一實施例之驅動方法與相關的電容耦合驅動方法之影像訊號電壓與亮度之間的關係；圖10是方塊圖，顯示根據本發明的第一實施例之顯示裝置；圖11顯示根據本發明的第一實施例之校正電路；圖12顯示出現在校正電路中的訊號之時序圖；圖13A及13B均顯示校正處理前後之像素電位的波形；圖14顯示根據本發明的第二實施例之校正電路；圖15概要地顯示現有的顯示裝置的典型配置；圖16A至16E顯示圖15的圖中所示的現有顯示裝置的時序圖；圖17是方塊圖，顯示現有的顯示裝置；圖18顯示現有的校正電路中所採用的比較器；及圖19A及19B均顯示校正處理前後像素電位的波形。
100‧‧‧液晶顯示裝置
101‧‧‧可取得的像素區
102‧‧‧垂直驅動電路
103‧‧‧水平驅動電路
104‧‧‧共同電壓產生電路
108‧‧‧監視像素區
109‧‧‧校正電路

Claims (5)

  1. 一種顯示裝置，包括：具有多個像素電路的像素區，該多個像素電路二維地配置，均設置在掃描線及訊號線的交會處作為包含切換裝置、顯示元件及儲存電容器之電路；及校正電路，配置成校正供應給該儲存電容器的儲存電容器電壓，其中，該校正電路採用：比較器，配置成偵測從該像素區的部份接收之具有正極性的像素電位與具有負極性的像素電位之間的電位差，以及，配置成比較該電位差與參考電壓，及輸出電壓控制電路，配置成將該比較器輸出的比較結果轉換成用於校正該儲存電容器電壓之校正訊號，而在用於供應該儲存電容器電壓的儲存電容器線上被主張。
  2. 如申請專利範圍第1項之顯示裝置，其中，該校正電路具有電壓縮小電路，配置成將具有正極性的像素電位與具有負極性的像素電位之間的該電位差分壓。
  3. 如申請專利範圍第1項之顯示裝置，該顯示裝置又包含：開關，配置成選擇性地供應該具有正極性的像素電位及該具有負極性的像素電位給該校正電路。
  4. 一種顯示裝置中使用的像素電位校正方法，該顯示裝置包括： 像素區，包含多個像素電路，該多個像素電路二維地配置，均設置在掃描線及訊號線的交會處作為包含切換裝置、顯示元件及儲存電容器之電路；及校正電路，配置成校正供應給該儲存電容器的儲存電容器電壓，該像素電位校正方法包含下述步驟：驅動該校正電路，以偵測從該像素區的部份收到的具有正極性的像素電位與具有負極性的像素電位之間的電位差，以及，驅動比較器，以比較該電位差與參考電壓，及驅動輸出電壓控制電路以將該比較器所產生的比較結果訊號轉換成用於校正該儲存電容器電壓之校正訊號，而在用於供應儲存電容器電壓的儲存電容器線上被主張。
  5. 如申請專利範圍第4項之像素電位校正方法，該像素電位校正方法又包括下述步驟：將該具有正極性的像素電位與該具有負極性的像素電位之間的該電位差分壓成該電位差的多個一部份；及驅動該比較器以比較該多個一部份之一與該參考電壓。
TW097132376A 2007-08-31 2008-08-25 顯示裝置及顯示方法 TWI404027B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227168A JP4375463B2 (ja) 2007-08-31 2007-08-31 表示装置及び表示方法

Publications (2)

Publication Number Publication Date
TW200919437A TW200919437A (en) 2009-05-01
TWI404027B true TWI404027B (zh) 2013-08-01

Family

ID=39882047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132376A TWI404027B (zh) 2007-08-31 2008-08-25 顯示裝置及顯示方法

Country Status (6)

Country Link
US (1) US8665196B2 (zh)
EP (1) EP2031576B1 (zh)
JP (1) JP4375463B2 (zh)
KR (1) KR101413776B1 (zh)
CN (1) CN101377914A (zh)
TW (1) TWI404027B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108176A (en) * 2009-08-27 2011-03-01 Aussmak Optoelectronic Corp Display module and display apparatus
JP5484208B2 (ja) * 2010-06-14 2014-05-07 キヤノン株式会社 撮像装置
CN103366706B (zh) * 2013-07-19 2016-03-30 深圳市华星光电技术有限公司 一种栅极驱动器的电压补偿电路和方法以及液晶显示装置
CN103871384B (zh) * 2013-12-24 2016-03-30 北京燕东微电子有限公司 一种液晶材料交流驱动控制信号生成结构
KR20160012309A (ko) 2014-07-23 2016-02-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102566655B1 (ko) * 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치
CN108182895B (zh) * 2017-12-12 2020-06-30 武汉华星光电技术有限公司 一种用于检测显示面板中像素电位的电路及方法、显示面板
TWI669696B (zh) * 2018-02-09 2019-08-21 友達光電股份有限公司 像素偵測與校正電路、包含其之像素電路，以及像素偵測與校正方法
JP7232739B2 (ja) * 2019-08-30 2023-03-03 ラピスセミコンダクタ株式会社 表示ドライバ、表示装置及び半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956587A (en) * 1988-01-29 1990-09-11 Hitachi, Ltd. Horizontal deflection-high voltage circuit
TW594644B (en) * 2001-08-24 2004-06-21 Koninkl Philips Electronics Nv Matrix display device
US20050243246A1 (en) * 2002-09-05 2005-11-03 Edwards Martin J Active matrix liquid crystal display devices with feedback control of drive signals
TW200710817A (en) * 2005-08-18 2007-03-16 Sony Corp Display device and drive method of same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704911B2 (ja) 1997-10-20 2005-10-12 セイコーエプソン株式会社 駆動回路、表示装置および電子機器
JP2000298459A (ja) 1999-04-15 2000-10-24 Toshiba Corp 信号線駆動回路、タイミング調整回路、および信号線駆動回路検査方法
GB0120542D0 (en) * 2001-08-24 2001-10-17 Koninkl Philips Electronics Nv Matrix display device
JP4744851B2 (ja) * 2004-11-12 2011-08-10 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
JP4492483B2 (ja) * 2005-08-18 2010-06-30 ソニー株式会社 液晶表示装置およびその駆動方法
JP4492491B2 (ja) 2005-08-29 2010-06-30 ソニー株式会社 表示装置
JP4828253B2 (ja) 2006-02-23 2011-11-30 昭和電工株式会社 液晶用バックライトの光源として用いられる発光ユニット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956587A (en) * 1988-01-29 1990-09-11 Hitachi, Ltd. Horizontal deflection-high voltage circuit
TW594644B (en) * 2001-08-24 2004-06-21 Koninkl Philips Electronics Nv Matrix display device
US20050243246A1 (en) * 2002-09-05 2005-11-03 Edwards Martin J Active matrix liquid crystal display devices with feedback control of drive signals
TW200710817A (en) * 2005-08-18 2007-03-16 Sony Corp Display device and drive method of same

Also Published As

Publication number Publication date
KR20090023147A (ko) 2009-03-04
JP4375463B2 (ja) 2009-12-02
JP2009058838A (ja) 2009-03-19
EP2031576A2 (en) 2009-03-04
KR101413776B1 (ko) 2014-06-30
TW200919437A (en) 2009-05-01
EP2031576A3 (en) 2009-12-30
EP2031576B1 (en) 2014-11-26
US20090058780A1 (en) 2009-03-05
CN101377914A (zh) 2009-03-04
US8665196B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
TWI404027B (zh) 顯示裝置及顯示方法
JP5072489B2 (ja) 表示装置およびその駆動方法、電子機器
US8866717B2 (en) Display device and drive method providing improved signal linearity
KR101361621B1 (ko) 표시장치 및 이의 구동방법
JP5114326B2 (ja) 表示装置
US20070188431A1 (en) Display device
JP4590390B2 (ja) 液晶表示装置及びその駆動方法
US20120120044A1 (en) Liquid crystal display device and method for driving the same
JP4492491B2 (ja) 表示装置
US20160086561A1 (en) Liquid crystal display device and driving method thereof
KR101991384B1 (ko) 액정표시장치
KR100840331B1 (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
JP4492480B2 (ja) 表示装置
JP4492483B2 (ja) 液晶表示装置およびその駆動方法
JP5111021B2 (ja) 表示装置および電子機器
KR101213945B1 (ko) 액정표시장치 및 그의 구동 방법
US20110001743A1 (en) Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device
JP5687487B2 (ja) 駆動回路
JP6010966B2 (ja) 集積回路装置、電気光学装置及び電子機器
KR101097585B1 (ko) 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치
JP2009134043A (ja) 信号発生回路
KR20100060202A (ko) 액정표시장치
JP2008164696A (ja) 表示装置
KR20070066045A (ko) 감마 전압 생성 방법 및 장치와 이를 이용한 액정 표시장치
KR20080048880A (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees