JP2009134043A - 信号発生回路 - Google Patents

信号発生回路 Download PDF

Info

Publication number
JP2009134043A
JP2009134043A JP2007309739A JP2007309739A JP2009134043A JP 2009134043 A JP2009134043 A JP 2009134043A JP 2007309739 A JP2007309739 A JP 2007309739A JP 2007309739 A JP2007309739 A JP 2007309739A JP 2009134043 A JP2009134043 A JP 2009134043A
Authority
JP
Japan
Prior art keywords
potential
signal
unit
display device
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007309739A
Other languages
English (en)
Inventor
Takashi Ogawa
隆司 小川
Yuichi Matsuo
雄一 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007309739A priority Critical patent/JP2009134043A/ja
Publication of JP2009134043A publication Critical patent/JP2009134043A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示装置に供給する交流信号を表示装置の起動時から短時間で所望の安定したレベルとする。
【解決手段】交流信号VCOMの中心電圧を基準電位VcomCに設定するための電位設定用抵抗部232において、その設定用抵抗値を、表示装置の起動時の所定期間中、通常表示動作中の通常抵抗値よりも小さい抵抗値に切り替え、起動時には小さい抵抗を介して、交流信号出力部に基準電位作成部を接続することで、短時間で交流信号の中心電圧COMCを基準電位VcomCに揃える。通常動作中は、選択部232で起動用抵抗値よりも大きい通常抵抗値を選択し、交流信号出力部に高抵抗を介して基準電位作成部230を接続し、リークによる交流信号の電圧変動を防止する。
【選択図】図1

Description

この発明は、表示装置に供給する交流信号を作成する信号発生回路に関する。
薄型で、省スペース、低消費電力の表示装置として、従来よりフラットパネルディスプレイが知られており、一例として、液晶表示装置や、エレクトロルミネセンス(EL)表示装置などが存在する。また、各画素に薄膜トランジスタ(TFT:thin film transistor)などのスイッチ素子を備え、このスイッチ素子を介して表示素子を駆動するアクティブマトリクス型の表示装置では、各表示素子の一方の電極が画素毎に個別の電極(画素電極)であり、他方の電極が各画素に共通の電極(共通電極)である構成が採用されることが多い。例えばアクティブマトリクス型液晶表示装置では、回路的には、表示素子として液晶容量が採用されており、液晶分子の焼き付き防止の観点から、この液晶容量を画素電極と共通電極とで交流駆動し、液晶分子の配向を制御して表示を行う。
図8は、このような液晶表示装置に対して必要な信号を作成する信号発生回路の一部を、図9は、図8の信号発生回路によって作成される共通電極信号VCOMの波形を示す。図8の信号発生回路では、共通電極に供給する共通電極信号VCOMを基準電圧VcomCに対して周期的に電位の反転する交流信号とする構成を備えている。
図示しないデータ設定部からは、各信号のレベルを設定・調整するための信号が出力されている。共通電極信号VCOMの高圧側電位を調整するためのデータDCOMHは、レベルシフタ290を介して対応するデジタルアナログ(D/A)変換回路274に出力される。D/A変換回路284から対応するアンプ280にはデジタルデータDCOMHに応じた調整信号が出力され、アンプ280にて、調整信号と高圧側電源VDDAとに応じて高圧側電位信号VcomHが作成される。この高圧側電位信号VcomHは、PADCH端子に接続されたキャパシタC1によって保持され、電位切り替え制御部(電位選択部)220に供給されている。VSSA端子には、グランドが接続されており、グランド電位が低圧側電位信号VcomL(VSSA)として電位選択部220に供給されている。
電位選択部220は、交流化制御信号FRPCに応じて切り替え制御されるスイッチSW1,SW2を有する。高圧側電位(第1電位)信号VcomHと低圧側電位(第2電位)信号VcomLとが、スイッチSW1,SW2を介し、交流化制御信号FRPCの切り替わり周期に応じて交互に選択されて交流信号COMOが作成され、PADCO端子に供給される。PADCO端子にはノイズ除去用のキャパシタC2が接続されており、このキャパシタC2を介し、表示装置(パネル)に共通電極信号VCOM(COM_OUT)が出力される。
データ設定部からは、共通電極信号VCOMの中心電位(基準電位)を設定するための中心電位設定データDCOMCが出力され、レベルシフタ290を介してD/A変換回路274に供給され、アンプ270でVCOMの基準電位信号VcomCが作成されPADCC端子に印加されている。また、キャパシタC2の第1電極及び第2電極の内、第1電極は交流信号出力端子PADCOに接続され、第2電極はノードn1に接続されている。上記VcomCが出力されるPADCC端子と、ノードn1との間には、高抵抗値の抵抗R10が接続されている。つまり、キャパシタC2の第1電極にはVcomH−VcomLの振幅の交流パルス信号が印加され、第2電極には抵抗R10を介し、定電圧VcomCが印加される。従って、キャパシタC2の第2電極に接続されたノードn1において、図9(a)に示すように、VcomH−VcomLの振幅で、VcomCを中心に極性が反転する信号COM_OUTが得られ、共通電極信号VCOMとして液晶表示装置の共通電極に供給され、各画素が交流駆動される。このような共通電極信号VCOMの作成回路は、例えば下記特許文献1等にも示されている。
特開2006−309272号公報
上述のようにアクティブマトリクス型液晶表示装置では、共通電極電位と、画素毎の画素電極電位との電位差に応じて液晶が駆動される。よって、共通電極信号VCOMの電圧レベルは、正極性期間及び負極性期間の何れにおいてもそれぞれ一定かつ平坦であることが要求される。しかし、キャパシタC2の容量値が小さい場合、抵抗R10の抵抗値が小さい場合には、電荷リークによって、COM_OUTの電圧は、図9(b)に示すように、徐々に絶対値が低下してしまう。このような電圧低下が発生すると、表示装置パネル内で、VCOMの正極性期間、負極性期間のそれぞれにおいて期間の初期に駆動される画素と終期に駆動される画素とで印加される電圧が異なり、パネル内に輝度勾配が発生し、表示品質の低下につながる。
このような電圧低下を防止するためには、抵抗R10の抵抗値、キャパシタC2の容量値を大きく設定すればよい。しかし、大きくすると図9(c)に示すように、交流信号COM_OUTの中心電位が実際にVcomCに一致するまでに時間を要することとなる。装置電源が投入された後、表示装置での表示スタート命令が出され、待機モードから通常表示モードへ切り替わる際に、図9(c)に示すように信号COM_OUTがVcomCから、交流化制御信号FRPCの立ち上がりに応じて立ち上がるため(または立ち下がるため)、VcomCからFRPCの振幅分かさ上げ(下げ)された電位からのパルス波形となるためである。そして、抵抗R10の抵抗値が高く、或いはキャパシタC2の容量値が大きいと、中心電圧がVcomCに落ちつくまでの時間が長くなり、例えば、デジタルスチルカメラ(DSC)や、携帯電話機などの表示装置において起動時のイメージ表示に悪影響を与える。
このため、従来から、上記キャパシタC2に適切な容量値、抵抗R10に適切な抵抗値を選定するように調整する対策がなされているが、上記交流信号VCOMの電圧低下とその中心電圧の変動はトレードオフの関係にあり、適切値を見出すことが難しかった。
上記課題を解決するために、この発明は、表示装置の起動時において、この表示装置に対し、迅速かつ安定した交流信号を供給することを目的とする。
本発明は、表示動作を行う表示装置に対し、前記第1電極と、前記第2電極との少なくとも一方に供給するための信号であって、基準電位に対し周期的に電位の変動する交流信号を作成する信号発生回路であり、前記基準電位を作成する基準電位作成部と、前記基準電位よりも高い第1電位と、前記第1電位よりも低い第2電位とを、交流化制御信号に応じて選択する電位選択部と、前記電位選択部を介して前記交流信号を出力する交流信号出力部と、を有し、前記交流信号出力部と前記基準電位作成部との間には、出力される前記交流信号の振幅中心を前記基準電位に設定するための電位設定用抵抗部が設けられ、前記電位設定用抵抗部では、前記表示装置の動作開始後の所定期間中、設定用抵抗値を、通常表示動作中の通常抵抗値よりも小さい抵抗値に切り替える。
本発明の他の態様では、上記回路において、前記電位設定用抵抗部は、前記交流信号出力部と前記基準電位作成部との間に接続された1又は複数の抵抗と、少なくとも1つの抵抗の両端を前記表示装置の動作開始命令に応じて短絡させる短絡用スイッチとを備える。
本発明の他の態様では、上記回路において、前記電位設定用抵抗部は、前記表示装置の動作開始時における低抵抗値から通常抵抗値への切り替えを、前記電位選択部が、前記第1電位又は前記第2電位のいずれかを選択している期間中に行う。
本発明の他の態様では、上記回路において、前記交流信号出力部と前記第1電位の発生部との間に、前記表示装置の動作開始から通常表示動作開始までの所定期間において、前記交流信号出力部から出力する前記第1電位として、通常動作時の第1電位よりも低い起動時用第1電位とする起動時電位作成部を備える。
本発明の他の態様は、各画素が、第1電極及び第2電極に供給される信号によって表示動作を行う表示装置に対し、前記第1電極と、前記第2電極との少なくとも一方に供給するための信号であって、基準電位に対し周期的に電位の変動する交流信号を作成する信号発生回路であり、前記基準電位を作成する基準電位作成部と、前記基準電位よりも高い第1電位と、前記第1電位よりも低い第2電位とを、交流化制御信号に応じて選択する電位選択部と、前記電位選択部を介して前記交流信号を出力する交流信号出力部と、を有し、前記交流信号出力部と前記基準電位作成部との間には、出力される前記交流信号の振幅中心を前記基準電位に設定するための電位設定用抵抗部が設けられ、前記交流信号出力部と前記第1電位の発生部との間に、前記表示装置の動作開始から通常表示動作開始までの所定期間において、前記交流信号出力部から出力する前記第1電位として、通常動作時の第1電位よりも低い起動時用第1電位とする起動時電位作成部を備える。
以上説明したように、この発明においては、基準電位に設定するための電位設定用抵抗部において、その設定用抵抗値を、表示装置の動作開始後の所定期間中、通常表示動作中の通常抵抗値よりも小さい抵抗値に切り替える。起動時には小さい抵抗を介して、交流信号出力部に基準電位作成部が接続されることとなり、動作開始から短時間で交流信号の中心電圧を目的とする基準電位に揃えることを可能とする。また、通常動作中においては、起動時とは別の通常抵抗値を採用し、交流信号出力部と基準電位作成部とを十分に高い抵抗値の抵抗を介して接続することにより、リークによる交流信号の電圧変動を防止することが可能となる。
起動時の抵抗値を通常抵抗値に切り替えるタイミングを、電位選択部が第1電位又は第2電位のいずれかを選択している期間中(定電圧出力期間中)とすれば、抵抗切り替え時の交流信号の波形の乱れ抑制しつつ、迅速な切り替えを実行できる。
また、起動時において、交流信号の高圧側の第1電位を、通常時よりも低い起動用第1電位に切り替えれば、起動から短時間で、交流信号の中心電圧を目的電圧に合わせることができる。
以下、図面を用いてこの発明の好適な実施の形態(以下実施形態という)について説明する。
(実施形態1)
図1は、本実施形態1に係る交流信号作成回路の要部構成の概略を示し、図2は、図1の交流信号作成回路の動作を説明するタイミングチャートである。図3は、この発明の実施形態に係る表示装置の全体構成を示している。
なお、以下本実施形態においては、交流信号作成回路の作成する交流信号を供給する表示装置として、アクティブマトリクス型の液晶表示装置を例に説明するが、交流信号によって駆動可能な他の表示装置(例えば無機発光材料を利用したエレクトロルミネセンス表示装置等)に対しても同様に利用することができる。
図1に示す交流信号作成回路では、図8と同様に、表示装置に応じて図示しないデータ設定部より出力される信号DCOMHが出力されレベルシフタ290を介してD/A変換回路244に供給されてアナログ信号に変換され、第1電位作成部であるアンプ(第1電位作成アンプ)240がこのアナログ信号と高圧側電源VDDAに基づいて、基準電位よりも高い第1電位VcomHを作成する。また、電位選択部220が、交流化制御信号FRPCに応じて、第1電位VcomHと、第1電位よりも低い第2電位VcomLとを交互に選択し、得られた交流信号COMOを交流信号出力端子PADCOから出力する。この交流信号出力端子PADCOには、キャパシタC2の第1電極が接続され、キャパシタC2の第2電極はノードn1に接続されている。
図示しないデータ設定部からは、共通電極信号VCOMの中心電位(基準電位)を設定するための中心電位設定データDCOMCが出力され、レベルシフタ290を介してD/A変換回路234に供給され、基準電位作成部としてのアンプ(基準電位作成アンプ)230にてVCOMの中心電位信号VcomCが作成される。この基準電位作成部230と、上記ノードn1との間には、基準電位設定用抵抗部232が設けられ、抵抗部232は、上記基準電位作成部230とノードn1との間に直列に接続された抵抗R1及びR2と、この抵抗部232での抵抗値を選択的に切り替えるための切り替えスイッチSW3を備える。図1の例では、抵抗R1及びR2の内、抵抗R1が、集積化された表示装置用駆動回路の一部を構成する信号作成回路(VCOM作成部)200の内部に設けられ、抵抗R2が、外部端子PADCCとノードn1との間に設けられている。
抵抗R1と、抵抗R2との抵抗比は、特に限定されるものではないが、一例として9対1であり、より大きな抵抗値である抵抗R1に上記スイッチSW3が並列接続され、抵抗値の切り替え制御信号COM_SETに応じてスイッチSW3が導通すると抵抗R1の両端がバイパス(短絡)され、抵抗部232の経路中の抵抗はR2のみとなり、抵抗値が低くなる。
装置電源が投入され、表示装置の起動が命ぜられると、この命令に応じてD/A変換回路234,244、基準電位作成アンプ230、第1電位作成アンプ240等に対して、これらを起動するためのSTBB信号が供給され(図2(a)参照)、図2(b)に示すようにSTBB信号の立ち上がりから所望レベルの第1電位VcomHが得られる。なお、起動までは、ノイズの重畳を防止するためにアンプ230,240には、これらをハイインピーダンス状態に維持するためのHIZ_ENが供給されており、起動時に解除される。
また、図2(c)に示すように、起動命令から、例えば3垂直走査(V)期間、抵抗値の切り替え制御信号COM_SETがHレベルとなって上記スイッチSW3がONされ、抵抗部232の抵抗値がR2の抵抗値となる。よって、抵抗部232は、ノードn1に対し、低抵抗で接続されることとなる。起動後の短期間において、共通電極信号VCOMの中心電圧をVcomCに揃えることができる。
上述のように中心電圧を設定するための抵抗の値が小さいと、VCOMの電圧低下が大きくなる。しかし、切り替え制御信号COM_SETによって、低抵抗期間を起動時の最初の所定期間(ここでは3V期間=49.8msec)のみとし、所定期間経過後にはスイッチSW3をオフするため、オフ後には抵抗R1,R2が経路に接続されて十分な高抵抗とでき、通常動作時における交流信号VCOMの電圧低下を防止できる。なお、この抵抗値の切り替え制御信号COM_SETの切り替え期間は、任意に設定でき、表示装置や信号発生回路の特性に応じて例えば1V期間以内(0V)〜10Vとすることが可能である。
ここで、共通電極信号VCOMの極性反転は、1水平走査(H)期間毎の場合を例に説明しており、この場合、以下に説明する表示装置の1水平走査期間毎に共通電極の基準電位VcomCに対する極性が正負反転する。もちろん、本実施形態の極性反転は1H反転には限らず、1V毎に極性反転する表示装置のための交流信号作成回路に対しても適用することができる。
次に、上記実施形態に係る信号作成回路からの交流信号(VCOM)を利用した表示装置の構成について液晶表示装置を例に説明する。液晶表示装置は、LCDパネル300と、このLCDパネル300を駆動するための回路構成を備えた集積化駆動装置100を備える。LCDパネル300は、それぞれ対向面側に電極が形成された一対のガラスなどの基板を貼り合わせ、間に液晶を封入して構成されている。液晶層を挟んで電極が対向する位置には画素が構成され、パネルの表示部330において、このような画素が複数マトリクス状に配列されている。
このアクティブマトリクス型液晶表示パネル300では、第1基板側にマトリクス状に配置された画素電極、画素電極にそれぞれ接続された画素TFTが形成されており、さらに、このTFTを順次選択する選択ライン(ゲートライン)、選択されたTFTに表示データを供給するデータラインが設けられている。各画素ごとに形成された画素電極は、液晶を挟んで第2基板側に形成された対向電極(共通電極)との間で液晶容量Clcを構成し、各TFT10を介して印加される表示データ電圧と、対向する共通電極電圧との電位差(交流)に応じて液晶の配向を制御し、画素ごとの表示を行う。なお、画素部TFT10と、液晶容量Clcとの間には保持容量Cscが接続されており、1表示期間(1垂直走査期間)中、画素電極電圧を維持している。薄膜トランジスタとして、能動層に多結晶シリコン(ポリシリコン:p−Si)を用いたp−SiTFTは、画素部スイッチ素子だけでなく、ドライバ部を構成する各トランジスタを構成することができる。
上記画素TFTなどの画素回路を駆動するためのシフトレジスタ回路などを備えたドライバ回路をパネル上に内蔵形成する場合、パネルの一方の基板上(画素TFTなどの形成された基板上)において、表示部330の周縁部に、ゲートラインを順に制御する垂直方向ドライバ(Vドライバ)310、所定タイミングでデータラインに表示データを供給するための水平方向ドライバ(Hドライバ)320が形成される。Vドライバ310は、行方向に延びるゲートラインに順次、表示部の画素TFTのオンオフを制御するための走査信号(ゲート信号)を出力する。Hドライバ320は、集積化駆動装置100から供給されるアナログ表示データを列方向に延びるデータラインに順次供給する。また、共通電極に対しては、上述のようにしてVCOM作成回路200にて作成され、周期的に極性の反転する共通電極信号VCOMが印加される。
集積化駆動装置100は、特に図3の構成に限定されることはないが、この例ではLCDパネル300の表示部330の周縁部に、COG(Chip On Glass)方式により搭載され、表示部330の例えば行方向(水平走査方向)に沿った長尺形状を備えている。この集積化駆動装置100は、電源回路部110、ロジック回路素子から構成可能なロジック部120、DA変換部180、そして、上述のような交流信号作成部としてVCOM作成部200を備え、これらは1チップとして集積されている(もちろん全てが1つに集積されていなくても良い)。
ロジック部120は、デジタルデータを処理することが可能なロジック回路素子(論理回路素子)などで構成され、表示データ処理部、タイミング信号作成部、CPUインターフェース(CPU/IF)、データ設定部(レジスタ設定部)等を備える。
表示データ処理部は、外部からのカラー映像信号をLCDパネルでの表示に適した表示信号にするための信号処理回路であり、外部から供給される例えばシリアルデジタル映像信号をパラレル信号に変換し、信号の種類に応じてマトリクス変換や間引き処理などを行い、また、γ補正などの画質調整処理を実行し、得られた処理済みのR,G,Bデジタル表示データを後述するDA変換部180に出力する。
タイミング信号作成部は、外部から供給されるドットクロック(DOTCLK)、同期信号(Hsync、Vsync)などに基づいて、Vドライバ310、Hドライバ320等で必要な各種タイミング信号を作成する。また、表示データの極性を周期的に反転するための極性制御信号FRPCを作成し、これをDA変換部180及びVCOM作成部200に供給する。
CPU/IFは、LCDパネル300を搭載する機器が備える図示しないCPU等から命令を受け取ってこれを解析し、レジスタ設定部は、例えばCPUからの命令を保持し、その内容に応じた制御信号をタイミング信号作成部に供給する。なお、CPUから送出される命令としては、表示パネルでの表示位置の調整命令やコントラスト調整命令、或いはパワーセーブ制御命令等が存在する。
D/A変換部180は、抵抗ストリング型の変換器を採用することができ、上記表示データ処理部から出力されるR,G,Bデジタル表示データ信号に応じた電圧値のR,G,Bアナログ表示データに変換する。得られたアナログ表示データは、この集積化駆動回路100の出力段に設けられた図示しないアンプを介し、LCDパネル300のデータラインに供給される。また、このD/A変換部180は、図1に示すD/A変換部234,244等を兼用することもできる。
電源回路部(DC/DC変換部)110は、チャージポンプ回路やスイッチングレギュレータ等から構成することができ、タイミング信号作成部からの電源用クロック信号を用いて、3V程度の外部電源から、LCDパネル300において必要とされる電圧を発生し、これをパネル300に供給する。
そして、VCOM作成部200は、上記図1に示すような構成を備えており、ロジック部120から供給される制御のためのデジタルデータ(例えばDCOMH、DCOMC)や、上記極性制御信号RRPCに応じて、LCDパネル300の各画素の共通電極に供給する共通電極信号VCOMを作成し、これを出力する。なお、図1において、VCOM作成部200の外付け素子として抵抗R2、キャパシタC1,C2を示しているが、これらの回路素子は、図3の構成例では、駆動IC100の外付け回路として、パネル300上に設けることができる。もちろん、駆動IC100の内部回路として組み込むことも可能である。
(実施形態2)
次に、本発明の実施形態2について図4を参照して説明する。実施形態1と相違する点は、抵抗設定部232の抵抗値について、起動時の低抵抗値から通常動作時の高抵抗値への切り替えタイミングを、図4(a)に示すような交流信号VCOMの極性の切り替わり時ではなく、図4(b)に示すように第1電位(VcomH)期間または第2電位(VcomL)期間中に実行することである。切り替えタイミングについては、VCOMの極性反転周期(ここではV周期)の間で任意に設定できるが、抵抗値の切り替え制御信号COM_SETのHレベル期間、具体的には図2(c)のCOM_SETの立ち下がりタイミングが、上記第1または第2電位期間となるように制御することで調整することができる。
例えば、図4(a)に示すように、切り替えタイミングをVCOMの正から負への極性切り替わりタイミング(例えばブランキング期間など)に設定した場合、低抵抗値が選択されていることによって生ずるVCOMの電圧低下分(ΔV)だけ、負に反転したVCOMのレベルCOMLがVcomLよりも低くなり、中心電位COMCがその分下にずれる。このため、抵抗切り替え後(通常表示動作モード)になってから、本来の目的とするVcomCに中心電圧COMCが一致するまでに多少なりとも時間を要する。
これに対し、図4(b)のように、切り替えタイミングを、例えば第1電位(VcomH)期間の間とすれば、切り替え前後でVCOMの第1電位VcomHの変化は同一極性であって非常に小さく、切り替えの直後から中心電圧COMCは、目的とする電圧VcomCに揃う。第2電位期間中に切り替えた場合も同様に、切り替えの直後から中心電圧COMCが目的とするVcomCに揃う。なお、第2電位から第1電位への極性反転タイミングで抵抗値の切り替えを行うと、図4(a)の波形とは逆にCOMCが、第2電位の変化分ΔVだけVcomCよりも高くなり、その後、VcomCに揃う。
VCOMの電圧低下が直線的であり、VCOMの極性反転が1H期間毎である場合、各1H期間の真ん中付近のタイミングで抵抗値の切り替え制御信号COM_SETをLレベルとすれば、VcomHレベルが、切り替え前後で一致するため、中間電位COMCは、直ちにVcomCに揃う。電圧低下特性が直線的でない場合には、1H毎の極性期間内で抵抗値の切り替えタイミングを任意に設定できるようにする。実施形態1において説明したように、抵抗値の切り替え制御信号COM_SETのHレベル期間(低抵抗選択期間)は、例えば、3V期間程度で、1V期間以内(0V)から10V期間程度に設定すればよく、かつこの低抵抗選択期間の終了タイミングを上記のように1Hの極性期間の中になるように設定する。図5は、この切り替え制御信号COM_SETの低抵抗選択期間の終了タイミングの設定の一例を概念的に示している。図5の例では、VCOM波形の電圧COMHが1H期間中にV1からV2まで図示するように低下する場合に、切り替えタイミングを、VCOMの電圧VOMHが(V1+V2)/2に等しくなるタイミングとする。なお、このタイミングは、レジスタへのデジタルデータ設定によって調整されるが、切り替えタイミングとなる1極性反転期間の中間付近に、例えば2bit〜5bit程度の分解能を割り当てておくことで精度良く設定することが可能となる。
(実施形態3)
図6は、実施形態3に係るVCOM作成回路200の概略構成、図7はこの回路200の要部の動作波形を示す。実施形態3では、起動時にVCOMの第1電位(VcomH)のを制御して中心電圧COMCが目的とするVcomCになるように制御する。
図1に示す回路構成との相違は、まず、第1電位作成アンプ240の出力部と電位選択部220との間の第1電位供給ラインにはスイッチSW4が設けられている点である。
また、第1電位作成アンプ240の出力とグランドとの間には、いずれも高抵抗値の抵抗R3,R4及びスイッチSW6が接続され、第1電位作成アンプ240から電位切り替え制御部220への第1電位(VcomH)供給ラインは、スイッチSW5を介してこの抵抗R3とR4との接続点に接続されている。第1電位供給ラインに第1電位の分圧電位が供給されるようにする。なお、ここでは、抵抗R3,R4の値は等しく、電位選択部220に供給される分圧電位がVcomH/2になるように設定されている。
スイッチSW4には、図7(b)に示すCOMH信号が供給され、スイッチSW5及びSW6には、このCOMH信号の反転信号であるXCOMH信号が供給される。COMH信号がHレベルとなると、スイッチSW4が導通して電位選択部220に第1電位作成アンプ240からのVcomHが供給され、LレベルとなるとスイッチSW4は非導通となる。COMH信号がLレベルの期間には、スイッチSW5及びSW6が導通するため、この期間中には第1電位VcomHを分圧抵抗R3、R4で分圧して得られた電圧(VcomH/2)が、起動時用第1電位として電位選択部220に供給される。
また、実施形態1と同様に、基準電位作成部(アンプ)230とノードn1との間には基準電位設定用抵抗部232が設けられており、この抵抗部232には、スイッチSW3によって任意のタイミングで両端が短絡される抵抗R3が接続されている。図6の構成では、この抵抗R3及びSW3は、VCOM作成回路200の集積回路の外部素子として配置されている(もちろん内部回路によって構成してもよい)。
スイッチSW3には、図7(c)に示されるような抵抗切り替え制御信号PanelCHAが供給されており、図6の回路例では、そのHレベル期間においてスイッチSW3が導通して抵抗R3が短絡され、このHレベル期間においては、COM_OUTの電圧はVcomCに等しくなる。
本実施形態3では、交流化制御信号FRPCとして図7(a)に示すように、表示装置の起動時から所定期間、パルス極性の反転しない信号を用い、この交流化制御信号FRPCを電位選択部220のスイッチSW1及びSW2に供給する。ここで、電位選択部220は、交流化制御信号FRPCのHレベル期間は、第1電位を選択して出力し、Lレベル期間は第2電位を選択して出力する。したがって、図7(a)のように、起動時において交流化制御信号FRPCがHレベルとなり、COMHがHレベルの期間には、図7(d)に示すように、電位選択部220の出力COMO(PADCO端子からの出力)は、VcomHとなり、COM_OUTもVcomC+VcomHとなる。
COMHがLレベルとなると、電位選択部220には第1電位として起動時用のVcomH/2が供給され、出力COMOは、COMHのLレベルへの低下と同時に低下する。この際、PanelCHA信号は、Hレベルとなって抵抗R2が短絡し、交流信号COM_OUTのレベルは、「VcomC+(1/2)VcomH」から、キャパシタC2の容量値及び基準電位設定用抵抗部232の抵抗値に応じた期間を経て、基準電位信号VcomCに等しくなる。なお、電位選択部220からの出力PADCOは、キャパシタC2の存在に起因し、VcomHレベルから一旦VcomH/2よりも低い電位に低下した後、VcomH/2に近づく。
次に、抵抗切り替え制御信号PanelCHAがLレベルとなって、基準電位設定用抵抗部232には抵抗R3が接続され(電位の変動はない)、COMHがHレベルに立ち上がると、出力COMOは、(1/2)VcomHより少し低いレベルからVcomHレベルへと上昇し、この上昇分だけCOM_OUTのレベルが上昇し、「VcomC+(1/2)VcomH」よりも少し高いレベルとなる。
予め設定した起動期間(例えば1msec)が経過すると、通常表示モードとなり、交流化制御信号FRPCが、例えば1H期間毎に極性反転を開始し、これに応じて電位選択部220が第1電位VcomH、第2電位VcomL(0)を交互に選択すると、その時点から、COMO出力は、図7(d)に示すようにVcomHとVcomLの振幅で1H毎に反転する交流信号となる。また、COM_OUTは、VcomCを中心電位としてVcomC+(1/2)VcomHと、VcomC−(1/2)VcomHの振幅となり、これが液晶表示装置に共通電極信号VCOMとして出力される。
このように、表示装置の起動時においてCOM_OUTの振幅の1/2に等しい(1/2)VcomHを第1電位として電位選択部220を介し、COM_OUTと切り替え制御部220の間のキャパシタC2に供給して充電しておくことにより、表示装置の通常動作が開始して交流化制御信号FRPC反転がしても、得られるVCOMの中心電圧を最初からVcomCとすることができる。
本実施形態3では、表示装置の起動時に、VCOMが、0Vから、交流化制御信号FRPCの振幅分(ここでは3V(VDD−VSS))だけかさ上げされてしまうことに着目し、予めVCOMの中心電圧を直接VcomCに揃えることで通常動作期間までの起動時間の短縮化を図っている。
なお、実施形態3においては抵抗R2の抵抗値、時間の余裕によっては、スイッチSW3を省略し表示装置の起動時にこの抵抗R2を短絡させることなく、電位選択部220に供給する第1電位を起動用電位に切り替え、交流信号VCOMの中心電圧をVcomCに設定しても良い。
また、本実施形態3において採用する上記COMH,XCOMH信号、交流化制御信号FRPC、抵抗切り替え制御信号PanelCHAは、例えば、図示しないCPUなどからの命令等に応じて、図3に示したロジック部120等において作成し、VCOM作成回路200に供給すればよい。
本発明の実施形態1に係る交流信号作成回路の概略構成を示す図である。 図1の回路の動作波形図である。 図1の回路を用いた液晶表示装置の全体的な概略構成を示す図である。 本発明の実施形態2に係る交流信号作成回路の動作波形図である。 抵抗値切り替え制御信号COM_SETの設定方法を概念的に示す図である。 本発明の実施形態3に係る交流信号作成回路の概略構成を示す図である。 図6の回路の動作波形図である。 従来の交流信号作成回路の概略構成を示す図である。 図8の回路の動作を説明する波形図である。
符号の説明
100 集積化駆動回路(装置)、110 電源回路部、120 ロジック部、180 D/A変換部、200 VCOM作成回路、220 電位選択部、230 基準電位作成部、240 第1電位作成部(第1電位作成アンプ)、290 レベルシフタ、300 パネル。

Claims (5)

  1. 各画素が、第1電極及び第2電極に供給される信号によって表示動作を行う表示装置に対し、前記第1電極と、前記第2電極との少なくとも一方に供給するための信号であって、基準電位に対し周期的に電位の変動する交流信号を作成する信号発生回路であり、
    前記基準電位を作成する基準電位作成部と、
    前記基準電位よりも高い第1電位と、前記第1電位よりも低い第2電位とを、交流化制御信号に応じて選択する電位選択部と、
    前記電位選択部を介して前記交流信号を出力する交流信号出力部と、を有し、
    前記交流信号出力部と前記基準電位作成部との間には、出力される前記交流信号の振幅中心を前記基準電位に設定するための電位設定用抵抗部が設けられ、
    前記電位設定用抵抗部では、前記表示装置の動作開始から所定期間の中、設定用抵抗値を、通常表示動作中の通常抵抗値よりも小さい抵抗値に切り替えることを特徴とする信号発生回路。
  2. 請求項1に記載の信号発生回路において、
    前記電位設定用抵抗部は、前記交流信号出力部と前記基準電位作成部との間に接続された1又は複数の抵抗と、少なくとも1つの抵抗の両端を前記表示装置の動作開始命令に応じて短絡させる短絡用スイッチとを備えることを特徴とする信号発生回路。
  3. 請求項1又は請求項2に記載の信号発生回路において、
    前記電位設定用抵抗部は、前記表示装置の動作開始時における低抵抗値から通常抵抗値への切り替えを、前記電位選択部が、前記第1電位又は前記第2電位のいずれかを選択している期間中に行うことを特徴とする信号発生回路。
  4. 請求項1〜請求項3のいずれか一項に記載の信号発生回路において、
    前記交流信号出力部と前記第1電位の発生部との間に、前記表示装置の動作開始から通常表示動作開始までの所定期間において、前記交流信号出力部から出力する前記第1電位として、通常動作時の第1電位よりも低い起動時用第1電位とする起動時電位作成部を備えることを特徴とする信号発生回路。
  5. 各画素が、第1電極及び第2電極に供給される信号によって表示動作を行う表示装置に対し、前記第1電極と、前記第2電極との少なくとも一方に供給するための信号であって、基準電位に対し周期的に電位の変動する交流信号を作成する信号発生回路であり、
    前記基準電位を作成する基準電位作成部と、
    前記基準電位よりも高い第1電位と、前記第1電位よりも低い第2電位とを、交流化制御信号に応じて選択する電位選択部と、
    前記電位選択部を介して前記交流信号を出力する交流信号出力部と、を有し、
    前記交流信号出力部と前記基準電位作成部との間には、出力される前記交流信号の振幅中心を前記基準電位に設定するための電位設定用抵抗部が設けられ、
    前記交流信号出力部と前記第1電位の発生部との間に、前記表示装置の動作開始から通常表示動作開始までの所定期間において、前記交流信号出力部から出力する前記第1電位として、通常動作時の第1電位よりも低い起動時用第1電位とする起動時電位作成部を備えることを特徴とする信号発生回路。
JP2007309739A 2007-11-30 2007-11-30 信号発生回路 Pending JP2009134043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007309739A JP2009134043A (ja) 2007-11-30 2007-11-30 信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007309739A JP2009134043A (ja) 2007-11-30 2007-11-30 信号発生回路

Publications (1)

Publication Number Publication Date
JP2009134043A true JP2009134043A (ja) 2009-06-18

Family

ID=40865966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007309739A Pending JP2009134043A (ja) 2007-11-30 2007-11-30 信号発生回路

Country Status (1)

Country Link
JP (1) JP2009134043A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011033883A (ja) * 2009-08-03 2011-02-17 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
JP2011095712A (ja) * 2009-10-30 2011-05-12 Samsung Electronics Co Ltd データドライバ及びこれを用いた表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011033883A (ja) * 2009-08-03 2011-02-17 Casio Computer Co Ltd 液晶表示装置及びその駆動方法
JP2011095712A (ja) * 2009-10-30 2011-05-12 Samsung Electronics Co Ltd データドライバ及びこれを用いた表示装置
US8963822B2 (en) 2009-10-30 2015-02-24 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
JP4170666B2 (ja) 液晶表示装置及びその駆動方法
JP5047640B2 (ja) 表示装置の駆動装置及びこれを有する表示装置
JP4590390B2 (ja) 液晶表示装置及びその駆動方法
US7843446B2 (en) Direct current to direct current converting circuit, display apparatus having the same and method of driving the direct current to direct current converting circuit
JP4510530B2 (ja) 液晶表示装置とその駆動方法
US20080309597A1 (en) Driving apparatus for a liquid crystal display and liquid crystal display including the same
US20070040825A1 (en) Display device
US20060071928A1 (en) Power source circuit, display driver, electro-optic device and electronic apparatus
JP4932365B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
TWI404027B (zh) 顯示裝置及顯示方法
JP2005037832A (ja) 表示ドライバ、表示装置及び駆動方法
US20100321359A1 (en) Common voltage generating circuit of an lcd
JP2006078588A (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR20090005500A (ko) 액정 표시장치의 구동장치와 그 구동방법
JP2009134043A (ja) 信号発生回路
KR101213945B1 (ko) 액정표시장치 및 그의 구동 방법
JP2001272959A (ja) 液晶表示装置
JP2009058694A (ja) 表示装置およびその駆動方法、電子機器
JP4039414B2 (ja) 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP4830424B2 (ja) 駆動装置
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR100989244B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100951356B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20050056469A (ko) 액정 표시 장치 및 그 구동 방법