JP4170666B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4170666B2 JP4170666B2 JP2002146632A JP2002146632A JP4170666B2 JP 4170666 B2 JP4170666 B2 JP 4170666B2 JP 2002146632 A JP2002146632 A JP 2002146632A JP 2002146632 A JP2002146632 A JP 2002146632A JP 4170666 B2 JP4170666 B2 JP 4170666B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gradation
- generator
- pixel
- gradation voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 30
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置(liquid crystal display;LCD)及びその駆動方法に関し、特に、液晶表示装置を反転駆動させる装置及び方法に関する。
【0002】
【従来の技術】
液晶表示装置は、2枚の基板の間に注入されている異方性誘電率を有する液晶物質に電界(electric field)を印加し、この電界の強さを調節して基板に透過する光の量を調節することによって所望の画像信号を得る表示装置である。液晶表示装置を構成する透明ガラス基板のうちの一枚の内部表面には複数の画素電極がマトリックス形態に配列され、もう一枚のガラス基板の内部表面には前記画素電極に各々対応する複数の対向電極が配列される。各画素電極と対向電極とを構成する電極の組はその間に注入された液晶物質と共に液晶セルを構成し、各電極の組への電圧印加によって液晶セルの光伝達特性(light transmission characteristic)が選択的に制御されて意図する画像が表示される。
【0003】
このような液晶表示装置は、携帯が簡便なフラットパネル型ディスプレイの中で代表的なものであって、この中でも薄膜トランジスタ(thin film transistor:TFT)をスイッチング素子として利用した薄膜トランジスタ液晶表示装置が主に利用されている。
【0004】
薄膜トランジスタ液晶表示装置において、薄膜トランジスタは、行列の形態に配列されている複数の画素に各々対応して形成されるのが一般的であり、各々の画素には、薄膜トランジスタの制御によって画像信号が伝えられる画素電極が形成されている。また、薄膜トランジスタ基板には、ゲート駆動集積回路の出力端子と各々連結されて画素を制御するためにゲート信号を供給するゲートラインと、データ駆動集積回路の出力端子と各々連結されて画像信号を供給し、ゲートラインと交差して行列の画素を定義するデータラインとがマトリックス形態に形成されており、このようなゲートラインとデータラインとは画素の画素電極と薄膜トランジスタを通じて各々連結されている。図1にこのような一般的な液晶パネルの平面構造が図示されている。図1で、G1〜Gmはゲートライン、S1〜Snはデータライン、Pは画素電極、TFTは薄膜トランジスタである。
【0005】
【発明が解決しようとする課題】
しかし、同一極性の駆動電圧が継続して液晶セルに印加されると、液晶物質内のイオン性不純物の沈殿により前記画素電極と対向電極とで電気化学的変化が起こり、これは表示敏感度と輝度とを低下させる。
【0006】
これを防止するために、液晶セルに印加される電圧の極性を周期的に反転させることが必要であり、このような駆動方式を反転駆動方式という。反転駆動方式には、フレーム単位で極性を反転させるフレーム反転、ライン単位で極性を反転させるライン反転、画素単位で極性を反転させるドット反転などがあり、このうちのライン反転やドット反転が主に用いられる。
【0007】
ドット反転駆動方式では、行方向及び列方向に互いに隣接する二つの画素電極に互いに異なる極性の駆動電圧が印加される。例えば、液晶パネル上の互いに隣接する二つの画素電極のうちの任意の一つには正の極性(positive polarity)の駆動電圧が印加され、残りの一つには負の極性(negative polarity)の駆動電圧が印加される。また、このような極性状態は毎フレームごとに反転される。
【0008】
ドット反転駆動方式には、上下左右に隣接する画素電極間の極性が互いに反対である1ドット反転駆動方式と、左右に隣接する画素電極間の極性は互いに反対であり、上下に隣接する画素電極間の極性は2つの行単位で反転される2−1ドット反転駆動方式とがある。
【0009】
2−1ドット反転駆動方式は、1ドット反転駆動方式に比べて消費電流が小さく、ウィンドウ画面でのフリッカリングが見えないために主に用いられている。図2Aに従来の2−1ドット反転駆動方式によって駆動された液晶表示装置の各画素別極性状態が図示されており、図2Bにはこのような反転駆動方式による上下画素電極間の電圧充電状態が例示されており、図2Cにはこのような反転駆動方式による画素別輝度状態が例示されている。
【0010】
2−1ドット反転駆動方式では、2つの画素行単位で同一極性を有する電圧が画素電極に印加されるため、図2Bのように、上下画素電極間に充電量変化が発生して画面全体にかけて薄い横線形態の輝度差が発生する。
【0011】
より具体的には、図2Bに図示されているように、例えば第1画素行(#1)と第2画素行(#2)とが“+”極性に充電された後、第3画素行(#3)で“+”データが“−”に変移する瞬間、第2画素行(#2)の画素電極と第3画素行(#3)の画素電極との間の寄生キャパシタンスを通じたAC電流が発生して第2画素行(#2)の画素電極の充電率が低下する。
【0012】
従って、同一極性の階調電圧が印加される二つの画素行において第1画素行に比べて第2画素行の輝度が充電率低下によって変化して、画素行単位、つまり図2Cのようにゲートライン別に薄い輝度差が発生する。
【0013】
また、理想的な矩形波の電圧が印加されずにスルーレート(slew rate)によって電圧遅延が発生する場合には、同一極性の電圧が印加される上下画素電極で上側画素の輝度が高くなって(ノーマルホワイトモードの液晶表示装置の場合)薄い横線模様が発生する。
【0014】
図2Dに、この場合による画素電極の充電状態が図示されている。上下画素に同一な電圧を印加する場合、図2Dに示すように、時間的に早く階調電圧を充電するようになる上側画素電極にはRCディレイだけ充電時間が減少し、下側画素電極にはRCディレイされた後のDC状態で充電が行われるため、上下画素電極間の充電状態が異なるようになる。その結果、上側画素電極の充電レベルが低くなって下側画素電極より光を十分に遮断することができなくなり、上側ラインの輝度が高くなって画面上に横線形態の帯が表示され画面特性が低下する。
【0015】
本発明が目的とする技術的課題は、上述されたように液晶表示装置で階調電圧を差等印加してライン別に発生する輝度低下を防止し、画面全体にかけて均一な輝度特性を得ることにある。
【0016】
【課題を解決するための手段】
このような技術的課題を達成するための本発明による液晶表示装置は、複数のゲートライン、前記複数のゲートラインに絶縁されて交差する複数のデータライン、前記複数のデータラインと前記ゲートラインとが交差する領域に形成されて各々前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列形態に配列された複数の画素を含み、二つ以上の画素行からなる画素群単位で画素の極性が反転される液晶パネル;前記ゲートラインにゲート電圧を供給するスキャン駆動部;及び前記画素群において、少なくとも一つの画素行には表示しようとする階調に該当する階調電圧を補償した補償階調電圧を供給し、残りの画素行には表示しようとする階調に該当する原階調電圧を供給するデータ駆動部;を含む。
【0017】
ここで、データ駆動部は、前記同一極性の階調電圧が提供される二つ以上の画素行において、第1画素行には前記補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0018】
つまり、正の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、第1画素行には前記原階調電圧より高い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給し、負の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、第1画素行には前記原階調電圧より低い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0019】
また、前記データ駆動部は、前記同一極性の階調電圧が提供される二つ以上の画素行において、最後の画素行には前記補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0020】
つまり、正の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、最後の画素行には前記原階調電圧より高い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給し、負の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、最後の画素行には前記原階調電圧より低い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0021】
ここで、前記同一極性の階調電圧が提供される二つ以上の画素行が同一な階調を表示することができ、前記同一極性の階調電圧が提供される二つ以上の画素行が互いに異なる階調を表示することもできる。
【0022】
このような本発明の液晶表示装置は、前記データ駆動部に階調電圧を供給する階調電圧発生部をさらに含み、階調電圧発生部は、少なくとも2H周期で同一極性を有する階調電圧を供給する。
【0023】
前記階調電圧発生部は、正の極性を有する複数の階調電圧を生成する第1生成器;負の極性を有する複数の階調電圧を生成する第2生成器;2H周期で正の極性を有する階調電圧または負の極性を有する階調電圧が生成されるようにするタイミング調節器;前記タイミング調節器に連動して前記第1生成器及び第2生成器に階調電圧生成のための基準電圧を各々提供する基準電位提供器;及び基準電位提供器から出力されて前記第1及び第2生成器に提供される基準電圧のレベルを可変させて前記第1及び第2生成器で生成される階調電圧が可変されるようにするレベル調整器;を含む。
【0024】
また、前記階調電圧発生部は、正の極性を有する複数の階調電圧を生成する第1生成器;負の極性を有する複数の階調電圧を生成する第2生成器;2H周期で正の極性を有する階調電圧または負の極性を有する階調電圧が生成されるようにする互いに異なるレベルのタイミング信号を出力し、前記タイミング信号は各々前記第1生成器及び第2生成器の階調電圧生成のための基準信号として提供されるタイミング調節器;及び前記タイミング調節器から出力されて前記第1及び第2生成器に提供される基準信号の電圧レベルを可変させて前記第1及び第2生成器で生成される階調電圧が可変されるようにするレベル調整器;を含むことができる。
【0025】
本発明の他の液晶表示装置の駆動方法は、複数のゲートライン、前記複数のゲートラインに絶縁されて交差する複数のデータライン、前記複数のデータラインと前記ゲートラインとが交差する領域に形成され各々前記ゲートライン及びデータラインに連結されているスイッチング素子を有する行列形態に配列された複数の画素を含む液晶表示装置の駆動方法において、前記ゲートラインにゲート電圧を供給する段階;及び二つ以上の画素行からなる画素群単位で極性が反転されるように前記データラインに階調電圧を供給し、前記画素群において、少なくとも一つの画素行には表示しようとする階調に該当する階調電圧を補償した補償階調電圧を供給し、残りの画素行には表示しようとする階調に該当する原階調電圧を供給する段階;を含む。
【0026】
ここで、前記階調電圧を供給する段階は、前記同一極性の階調電圧が提供される二つ以上の画素行において、第1画素行には前記補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0027】
つまり、前記階調電圧を供給する段階は、正の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、第1画素行には前記原階調電圧より高い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給し、負の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、第1画素行には前記原階調電圧より低い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0028】
また、前記階調電圧を供給する段階は、前記同一極性の階調電圧が提供される二つ以上の画素行において、最後の画素行には前記補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0029】
つまり、正の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、最後の画素行には前記原階調電圧より高い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給し、負の極性を有する階調電圧を少なくとも二つ以上の画素行に供給する場合に、最後の画素行には前記原階調電圧より低い補償階調電圧を供給し、残りの画素行には前記原階調電圧を供給する。
【0030】
【発明の実施の形態】
以下では本発明の技術分野における通常の知識を有する者が本発明を容易に実施することができる最も好ましい実施例を添付した図面を参照して詳細に説明する。
【0031】
図3は本発明の実施例による液晶表示装置の構造を概略的に示した図面である。
【0032】
添付した図3のように、本発明の実施例による液晶表示装置は、LCDパネル1、スキャン駆動部2、データ駆動部3、Von Voff Vcom発生部4、タイミング制御部5及び階調電圧発生部6を含み、LCDパネル1にデータ駆動部3及びスキャン駆動部2からの信号が印加される。ここではノーマリーホワイトモード液晶表示装置を例として説明するが、本発明は必ずしもこれに限定されず、ノーマリーブラックモード液晶表示装置などにも同一に適用できる。
【0033】
LCDパネル1には、ゲート駆動信号を伝達するための複数のゲートラインが形成されており、このゲートラインと交差して形成されて画像信号を示す階調電圧を伝達するための複数のデータラインが形成されており、一つのゲートラインと一つのデータラインとが交差する各々の領域に画素が行列形態に形成されている。
【0034】
データ駆動部3は、ソース駆動部とも呼ばれ、LCDパネル1内の各画素に伝達される電圧値を一ラインずつ下げる役割を果たす。より詳しくは、データ駆動部3は、後述するタイミング制御部5からくるデジタルデータをデータ駆動部内のシフトレジスター内に保存しておいてデータをLCDパネル1に降ろすことを命令する信号(LOAD信号)がくると各々のデータに該当する電圧を選択してLCDパネル1内にこの電圧を伝達する役割を果たす。
【0035】
スキャン駆動部2は、ゲート駆動部とも呼ばれ、データ駆動部3からのデータが画素に伝達されるように道を開く役割を果たす。LCDパネル1の各画素は、スイッチの役割を果たすTFTによってオンやオフとなるが、このTFTのオン、オフはゲートに一定の電圧(Von、Voff)が印加されることによって行なわれる。
【0036】
このようにゲートをオンにするVon電圧とゲートをオフにするVoff電圧とはVon Voff Vcom発生部4で生成される。Von Voff Vcom発生部4は前記Von、Voff電圧だけでなくTFT内のデータ電圧差の基準となるVcom電圧も生成する。
【0037】
タイミング制御部5は、データ駆動部3及びスキャン駆動部2を駆動させるためのデジタル信号などを生成し、具体的には、前記駆動部2、3に入る信号の生成、データのタイミング調節、クロック調節などの役割を果たす。そして、階調電圧発生部6は、データ駆動部3に入る階調電圧を生成する。
【0038】
このような構造からなる本発明の液晶表示装置では、少なくとも2つ以上の画素行単位で画素電極の極性が反転される。また、本実施例では、2つの画素行単位で画素電極の極性が反転され、一つの画素行で左右に隣接する画素電極間の極性が互いに反対になるように、タイミング制御部5がLCDパネル1を反転駆動させるための駆動信号を生成してデータ駆動部3及びスキャン駆動部2に各々供給し、これによりスキャン駆動部2は各画素行にゲート駆動信号、つまりVon電圧を印加してデータ駆動部3から出力される階調電圧が各画素に印加されるようにする。
【0039】
この時、階調電圧発生部6は、上下画素間の充電量差が発生するのを防止するために、充電低下が発生するラインに対して元来の階調データによって印加されなければならない階調電圧の補償を遂行し、データ駆動部3は充電低下が発生したラインに補償された階調電圧を供給する。
【0040】
図4に本発明の実施例による各ライン別に印加される階調電圧特性が図示されている。
【0041】
従来は図2Dのように、駆動部のスルーレート特性と配線によるRCディレイとによって画素電極に印加される階調電圧がAのような波形になり、これにより画素電極にBのような波形の電圧が充電され、その結果、同一極性の階調電圧が印加される二つの画素行間の充電電圧が異なるようになる。
【0042】
本発明の実施例では、このような充電電圧差を補償するために、図4のように同一極性が印加される少なくとも2つ以上の画素行で充電低下が発生する画素行に印加される階調電圧と充電低下が発生しない残りの画素行に印加される階調電圧とを異なるようにする。
【0043】
つまり、同一極性が印加される少なくとも2つ以上の画素行が同一な階調を表示する場合、充電低下が発生しない画素行には表示しようとする階調に該当する階調電圧を供給し、充電低下が発生した画素行には前記階調電圧を補償した電圧を供給する。
【0044】
例えば、同一極性を有して同一階調に該当する階調電圧が印加される少なくとも2つ以上の画素行において、第1画素行で充電低下が発生する場合、正極性の階調電圧が印加される少なくとも2つ以上の画素行では、第1画素行を除いた残りの画素行に元来の階調データに該当する階調電圧を供給し、第1画素行に元来の階調電圧より高い値を有する補償された階調電圧を供給する。
【0045】
そして、負極性の階調電圧が印加される少なくとも2つ以上の画素行では、第1画素行を除いた残りの画素行に元来の階調データに該当する階調電圧を供給し、第1画素行に元来の階調電圧より低い値を有する補償された階調電圧を供給する。
【0046】
具体的な例として、2つの画素行単位で極性が可変される場合、正極性の階調電圧が印加される2つの画素行において、第1画素行には第1階調電圧を供給し、第2画素行には第2階調電圧を供給する。ここで、第2階調電圧は表示しようとする階調に該当する元来の階調電圧であり、第1電圧は第2階調電圧より高い値を有する補償された階調電圧である。
【0047】
また、負極性の階調電圧が印加される2つの画素行において、第1画素行には第3階調電圧を供給し、第2画素行には第4階調電圧を供給する。ここで、第4階調電圧は表示しようとする階調に該当する元来の階調電圧であり、第3電圧は第4階調電圧より低い値を有する補償された階調電圧である。
【0048】
そして、3つ以上である例をあげて、4つの画素行単位で極性が可変されて第1画素行に充電低下が発生する場合に、正の極性を有する階調電圧が印加される4つの画素行において、第1画素行には第1階調電圧を供給し、第2、第3及び第4画素行には第1階調電圧より低い値を有する第2階調電圧を供給する。また、負極性を有する階調電圧が印加される4つの画素行において、第1画素行には第3階調電圧を供給し、第2、第3及び第4画素行には第3階調電圧より高い値を有する第4階調電圧を供給する。
【0049】
一方、同一極性を有して同一階調に該当する階調電圧が印加される少なくとも2つ以上の画素行において、最後の画素行で充電低下が発生する場合、正極性の階調電圧が印加される少なくとも2つ以上の画素行では、最後の画素行を除いた残りの画素行に元来の階調データに該当する階調電圧を供給し、最後の画素行に元来の階調電圧より高い値を有する補償された階調電圧を供給する。
【0050】
そして、負極性の階調電圧が印加される少なくとも2つ以上の画素行では、最後の画素行を除いた残りの画素行に元来の階調データに該当する階調電圧を供給し、最後の画素行に元来の階調電圧より低い値を有する補償された階調電圧を供給する。
【0051】
ここでは同一極性が印加される少なくとも2つ以上の画素行が同一な階調を表示する場合の充電低下補償に対して記述したが、同一極性が印加される少なくとも2つ以上の画素行が互いに異なる階調を表示する場合にも充電低下が発生した画素行に補償された階調電圧を供給して充電低下補償が行われるようにすることができる。
【0052】
つまり、同一極性が印加される少なくとも2つ以上の画素行が互いに異なる階調を表示する場合にも、充電低下が発生しない画素行には表示しようとする階調に該当する階調電圧を供給し、充電低下が発生した画素行には表示しようとする階調に該当する階調電圧を補償した電圧を供給して充電低下補償が行われるようにすることができる。例えば、正極性の階調電圧が供給される少なくとも2つ以上の画素行では、充電低下が発生する画素行に元来の階調電圧より高い値を有する補償された階調電圧を供給し、負極性の階調電圧が供給される少なくとも2つ以上の画素行では、充電低下が発生する画素行に元来の階調電圧より小さい値を有する補償された階調電圧を供給する。
【0053】
このように、充電低下が発生する画素行に補償された階調電圧が供給されるによって、同一極性を有する少なくとも2つ以上の画素行で発生する充電低下を補償することができる。
【0054】
図5に、このような階調電圧がデータ駆動部によって液晶パネルに供給されるようにするための本発明の実施例による階調電圧発生部の構造が例示されている。添付した図5に図示されているように、本発明の実施例による階調電圧発生部6は、データ駆動部3のガンマ基準電位として印加される正極性の階調電圧と負極性の階調電圧とを生成する電圧生成部61、タイミング制御部5から印加されるゲート駆動クロック(CPV)及び水平同期パルス(STV)を入力として2H周期信号を発生する周期信号生成部62、基準電位を生成して電圧生成部61に提供する基準電位生成部63を含む。
【0055】
電圧生成部61は、正の階調電圧を生成する複数の第1抵抗列(R1〜R5)と、第1抵抗列(R1〜R5)と直列に連結されており、負の階調電圧を生成する複数の第2抵抗列(R6〜R10)とを含む。
【0056】
第1抵抗列(R1〜R5)は、液晶の正極性充電のための複数の階調電圧を生成するために、外部から印加される第1電圧と共通電圧レベルとの間に複数の抵抗が直列に連結されたものであり、第1電圧(AVDD)と各抵抗との間の接点がVREF1+〜VREF5+階調電圧になる。ここで、基準電位生成部63から印加される電圧が抵抗(R3)と抵抗(R4)との間の接点に印加されて正極性の中心電圧であるVREF3+階調電圧になる。
【0057】
第2抵抗列(R6〜R10)は、液晶の負極性充電のための複数の階調電圧を生成するために、共通電圧レベルと第2電圧との間に複数の抵抗が直列に連結されたものであり、共通電圧レベルと各抵抗との間の接点がVREF6− VREF10−階調電圧になる。ここで、基準電位生成部63から印加される電圧が抵抗(R7)と抵抗(R8)との間の接点に印加されて負極性の中心電圧であるVREF8−階調電圧になる。
【0058】
一方、周期信号生成部62は、クロック端子(CLK)がゲート駆動クロック(CPV)に連結されており、プリセット端子(PRE)とクリア端子(CLR)とがハイレべルに連結されているDフリップフロップ(DF)と、第1入力端子がDフリップフロップ(DF)の反転出力端子(/Q)に連結されており、第2入力端子が水平同期パルス(STV)に連結されているオアゲート(OR)とを含み、オアゲート(OR)の出力端子がDフリップフロップ(DF)の入力端子(D)に連結されている。一方、Dフリップフロップ(DF)の出力端子(Q)及び反転出力端子(/Q)には抵抗(R15、R16)が各々連結されており、この各抵抗の一側にはDフリップフロップ(DF)の出力端子(Q)及び反転出力端子(/Q)から出力される信号が電圧生成部61の分割抵抗(R13、R14)の接点に選択的に連結されるようにするスイッチ(SW)が連結されている。
【0059】
基準電位生成部63は、非反転入力端子がスイッチ(SW)の一側に連結されている増幅器(OP1)と、反転入力端子が増幅器(OP1)の出力端子に連結されている増幅器(OP2)とを含む。増幅器(OP1)の反転端子(−)には増幅器(OP1)の出力端子から出力された後に分割抵抗(R17、R18)によって分割される電圧が入力され、増幅器(OP2)の反転端子には出力端子と増幅器(OP1)の出力端子との電圧が分割抵抗(R19、R20)によって分割されて入力される。
【0060】
ここで、増幅器(OP1)の出力電圧は抵抗(RG)を通じて電圧生成部61の負極性階調電圧の中心電圧として印加され、増幅器(OP2)の出力電圧は抵抗(RF)を通じて正極性階調電圧の中心電圧として印加される。
【0061】
図6にこのような構造からなる階調電圧発生部の動作タイミング図が図示されている。
【0062】
階調電圧発生部6の周期信号生成部62は、タイミング制御部5から出力される水平同期パルス(STV)をスタート信号とし、クロック端子(CLK)に印加されるゲート駆動信号(CPV)をクロック信号として、フレームが変わる場合にも同一な位相を有する矩形波の信号が生成されるようにする。
【0063】
Dフリップフロップ(DF)のクリア端子(CLR)及びプリセット端子(PRE)がハイレべルに固定されているので、Dフリップフロップ(DF)はクロック端子(CLK)に入力されるゲート駆動信号(CPV)に同期して“H”または“L”レベルの信号を出力し、この時、出力端子(Q)から出力される信号はオアゲート(OR)によって水平同期パルス(STV)と論理合演算されて入力端子(D)にフィードバックされる。
【0064】
Dフリップフロップ(DF)の出力端子(Q)及び反転出力端子(/Q)から出力される信号は、スイッチ(SW)のスイッチング動作によって電圧生成部61の分割抵抗(R13、R14)の接点に選択的に連結される。
【0065】
従って、Dフリップフロップ(DF)の出力端子(Q)及び反転出力端子(/Q)から出力される信号値によって基準電位生成部63の増幅器(OP1)の非反転端子に入力される電圧が可変され、基準電位生成部63の増幅器(OP1)は非反転端子に入力される電圧を増幅して入力電圧の振幅と同一位相を有する電圧を出力して電圧生成部61の負極性の中心電圧(VREF8−)として印加する。
【0066】
増幅器(OP1)から出力された電圧はまた、抵抗(R19、R20)によって調節されて増幅器(OP2)の反転端子に入力され、増幅器(OP2)は反転端子に入力される増幅器(OP1)の出力電圧を入力として第1外部電圧/2(AVDD/2)と対称になる逆位相電圧を出力して電圧生成部61の正極性の中心電圧(VREF3+)として印加する。
【0067】
この時、増幅器(OP1)の出力電圧はスイッチ(SW)をオープンした時に負極性の中心電圧を示さなければならないので、抵抗(R13、R14)及び抵抗(R17、R18)の抵抗値を適切に調整してこれを満足たすようにし、この場合には増幅器(OP2)の出力電圧が自動的に正極性の中心電圧を示すように抵抗(R19、R20)の抵抗値を調整しなければならない。
【0068】
従って、Dフリップフロップ(DF)の出力端子(Q)及び反転出力端子(/Q)から出力される信号によって増幅器(OP1、OP2)の出力電圧が可変されて、実質的に正極性階調電圧の中心電圧(VREF3+)、負極性階調電圧の中心電圧(VREF8−)が可変されることによって、結果的に正極性階調電圧(VREF1+〜VREF5+)及び負極性階調電圧(VREF6−〜VREF8−)の値が異なるようになる。
【0069】
このような階調電圧発生部6の動作によって、Dフリップフロップ(DF)は2H周期で同一極性の矩形波を生成し、このような矩形波(Q、/Q)は同一極性が印加される二つのラインに選択的に印加される。そして、このような矩形波の位相によって階調電圧の位相が1H幅に調整される。
【0070】
したがって、図6のように、周期信号生成部の出力QがSTV周期で同一極性の矩形波として出力され、このようなQ出力の位相によって階調電圧が1H周期に調整されることが分かる。
【0071】
一方、階調電圧発生部を、前記に記述したのとは異なって、基準電位生成部を使用せずに、周期信号生成部から出力されるQ、/Qの電圧をそのまま電圧生成部の正極性階調電圧の中心電圧または負極性階調電圧の中心電圧として印加されるようにし、上下画素間の充電電圧差が補償されるようにすることもできる。
【0072】
図7に本発明の他の実施例による階調電圧発生部の構造が図示されている。
【0073】
本発明の他の実施例において、階調電圧発生部は、図7に図示されているように、電圧生成部61と周期信号生成部62とだけを含む。図5に示された階調電圧発生部とは異なって、周期信号生成部62のDフリップフロップ(DF)の出力端子(Q、/Q)が各々抵抗(RF、RG)を通じて電圧生成部61の正極性の中心電圧端子(R3とR4との接点)と負極性の中心電圧端子(R7とR8との接点)とに連結される。
【0074】
階調電圧発生部6は、前記に記述された実施例と同一に動作し、単に、周期信号生成部の出力Qが抵抗(RF)を通じて正極性の中心電圧になり、出力/Qが抵抗(RG)を通じて負極性の中心電圧になる。この場合にも、可変抵抗(RF、RG)の抵抗値を調整して階調電圧差を調節し、横線模様が発生する類型によって各画素行に印加される階調電圧を調節することができる。
【0075】
このような構造からなる階調電圧発生部でも、図6のように、周期信号生成部の出力QがSTV周期で同一極性の矩形波として出力され、このようなQ出力の位相によって階調電圧が1H周期に調整される。
【0076】
一方、前記に記述された各階調電圧発生部において、周期信号生成部のオアゲートの代りにデュアルダイオードと抵抗とを使用することもできる。
【0077】
以下、このような構造からなる液晶表示装置を駆動させる方法について説明する。
【0078】
本発明の実施例による駆動方法によって作動する液晶表示装置の各画素の極性状態は、従来の2−1反転駆動方式と同一である。
【0079】
タイミング制御部5は、液晶に印加する画像信号Vsを信号源(図示せず)から受けて処理しデータ信号を生成してデータ駆動部3に提供し、液晶駆動に必要な各種タイミング信号、例えばゲート駆動クロック(CPV)及び水平同期パルス(STV)を生成する。
【0080】
データ駆動部3は、タイミング制御部5から提供されるデータ信号によってLCDパネル1の各画素にデータ電圧(階調電圧)を印加し、スキャン駆動部2は、画素にデータ電圧が印加されるように各画素の薄膜トランジスタをターンオンさせるゲート駆動信号であるゲート電圧を出力する。
【0081】
本発明の実施例では、二つの画素行単位で各画素に同一極性を有する階調電圧を供給し、各画素行のゲートラインが駆動される間はデータラインに第1極性を有する階調電圧と第2極性を有する階調電圧とを交互に供給し、一つの画素行で互いに隣接する画素間には互いに異なる極性を有する電圧を供給して、二つの画素行単位で同一極性を有する電圧が供給されるようにする。
【0082】
例えば、N個のゲートラインを順次に駆動させながらデータラインに階調電圧を供給する場合に、第1及び第2ゲートラインが駆動される間に“+、−、+、−、+、−、…”の極性順に階調電圧を供給し、第3及び第4ゲートラインが駆動される間に“−、+、−、+、−、+、…”の極性順に階調電圧を供給して、図2Aに示されたような極性状態を有するようにする。
【0083】
この時、階調電圧発生部6は、同一極性の階調電圧が印加されるライン別に階調電圧補償を遂行して各画素電極に十分な電圧充電が行われるようにする。
【0084】
例えば、第1及び第2画素行には正の極性を有する階調電圧が印加され、第3及び第4画素行には負の極性を有する階調電圧が印加され、隣接する上下画素電極間に信号の傾きとデータラインのRCディレイとによって第1画素行に充電量低下が発生する場合、前記に記述されたように、第1画素行には第1階調電圧を供給し、第2画素行には第2階調電圧を供給して、第1階調電圧が第2階調電圧より高い値を有するようにして上下画素電極間の充電電圧差を補償する。
【0085】
そして、第3画素行に負極性の第3階調電圧を供給し、第4画素行に負極性の第4階調電圧を供給して、第3階調電圧が第4階調電圧より低い値を有するようにして上下画素電極間の充電電圧差を補償する。
【0086】
従って、同一極性が印加される画素行間の充電電圧差が補償されるため、全体的な画面の明るさが均一に維持される。
【0087】
一方、前記に記述された実施例は、2つの画素行単位で画素間の極性が反転される2−1ドット反転方式の液晶表示装置で画素行別に輝度差を補償することについて記述したが、本発明は3つ以上の画素行単位で極性が反転される、例えば3つの画素行単位や4つの画素行単位などで隣接する画素間の極性が反転される3−1ドット反転や4−1ドット反転方式の液晶表示装置にも同一に適用できる。
【0088】
本発明は請求の範囲を逸脱しない範囲内で様々な変更及び実施が可能である。
【0089】
【発明の効果】
以上のように、2つ以上の画素行単位で画素間の極性が反転される液晶表示装置において、画素行別に発生する充電低下による輝度差が補償されて、画面全体で均一な輝度特性を得ることができ、表示品質を向上させることができる。
【図面の簡単な説明】
【図1】 一般的な液晶パネルの平面構造を概略的に示した図面である。
【図2A】 従来の2−1ドット反転駆動方式によって駆動された液晶表示装置の各画素別極性状態を示した例示図である。
【図2B】 従来の2−1ドット反転駆動方式による画素別輝度状態を示した例示図である。
【図2C】 従来の2−1ドット反転駆動方式による上下画素間の電圧充電状態を示した波形図である。
【図2D】 従来の2−1ドット反転駆動方式による上下画素間の電圧充電状態を示した波形図である。
【図3】 本発明の実施例による液晶表示装置の構造図である。
【図4】 本発明の実施例による各ライン別に印加される階調電圧特性を示した波形図である。
【図5】 本発明の実施例による階調電圧発生部の回路図である。
【図6】 本発明の実施例による階調電圧発生部の動作タイミング図である。
【図7】 本発明の他の実施例による階調電圧発生部の回路図である。
【符号の説明】
1 LCDパネル
2 スキャン駆動部
3 データ駆動部
4 Von Voff Vcom発生部
5 タイミング制御部
6 階調電圧発生部
61 電圧生成部
62 周期信号生成部
63 基準電位生成部
Claims (11)
- 複数のゲートライン、
前記複数のゲートラインから絶縁された状態で前記複数のゲートラインと交差する複数のデータライン、及び、
前記複数のデータラインと前記複数のゲートラインとが交差する領域に行列形態に配置された複数の画素であり、いずれかのゲートラインといずれかのデータラインとに連結されているスイッチング素子をそれぞれ含み、二つ以上の画素行ごとに複数の画素群に分けられている複数の画素、
を有する液晶パネル、
前記複数のゲートラインにゲート電圧を供給するスキャン駆動部、並びに、
前記複数のデータラインを通して各画素に階調電圧を供給する駆動部であり、各画素列において、階調電圧の極性を画素群ごとに反転させ、各画素群において、先頭の画素行である第1画素行には、表示しようとする階調に該当する原階調電圧を所定量変更した補償階調電圧を供給し、残りの画素行には原階調電圧を供給するデータ駆動部
を備えた液晶表示装置。 - 前記データ駆動部は、
正極性の階調電圧を供給すべき画素群の第1画素行には原階調電圧より高い補償階調電圧を供給し、
負極性の階調電圧を供給すべき画素群の第1画素行には原階調電圧より低い補償階調電圧を供給する、
請求項1に記載の液晶表示装置。 - 前記データ駆動部は、同じ画素群に同じ階調を表示するとき、その画素群の第1画素行に、原階調電圧に代えて補償階調電圧を供給する、請求項1に記載の液晶表示装置。
- 前記データ駆動部に階調電圧を供給する部分であり、短くとも2H周期で階調電圧の極性を反転させる階調電圧発生部、をさらに備えた、請求項1に記載の液晶表示装置。
- 前記階調電圧発生部は、
基準電圧から正極性の階調電圧を複数生成する第1生成器と、
基準電圧から負極性の階調電圧を複数生成する第2生成器と、
短くとも2H周期で前記第1生成器に正極性の階調電圧を生成させ、前記第2生成器には負極性の階調電圧を生成させるタイミング調節器と、
前記タイミング調節器に連動して前記第1生成器及び前記第2生成器のそれぞれに基準電圧を提供する基準電位提供器と、
前記基準電位提供器から出力された基準電圧を変化させることにより、前記第1生成器及び前記第2生成器で生成される階調電圧を変化させるレベル調整器と、
を含む、請求項4に記載の液晶表示装置。 - 前記第1生成器は、一端に第1電圧が印加され、他端に基準電圧が印加される複数の抵抗の直列接続、及び、一端に基準電圧が印加され、他端に第2電圧が印加される複数の抵抗の直列接続を含み、
前記第2生成器は、一端に第2電圧が印加され、他端に基準電圧が印加される複数の抵抗の直列接続、及び、一端に基準電圧が印加され、他端に第3電圧が印加される複数の抵抗の直列接続を含み、
前記タイミング調節器は、外部から印加されるクロック信号に同期して短くとも2H周期で異なるレベルのタイミング信号を出力するDフリップフロップ、及び、前記異なるレベルのタイミング信号を選択して出力するスイッチを含み、
前記基準電位生成器は、前記スイッチから提供されるタイミング信号と第1設定電圧との間の差を増幅して前記第1生成器に基準電圧として提供する第1演算増幅器、及び、前記第1演算増幅器から出力される電圧と第2設定電圧との間の差を増幅して前記第2生成器に基準電圧として提供する第2演算増幅器を含み、
前記レベル調整器は、前記第1演算増幅器の出力端と前記第1生成器の基準電圧端子との間に連結された第1可変抵抗、及び、前記第2演算増幅器の出力端と前記第2生成器の基準電圧端子との間に連結された第2可変抵抗を含む、
請求項5に記載の液晶表示装置。 - 前記階調電圧発生部は、
基準信号に応じて正極性の階調電圧を複数生成する第1生成器と、
基準信号に応じて負極性の階調電圧を複数生成する第2生成器と、
短くとも2H周期で異なるレベルのタイミング信号を生成し、前記第1生成器及び前記第2生成器のそれぞれに基準信号として提供するタイミング調節器と、
前記タイミング調節器から出力される基準信号の電圧レベルを変化させることにより、前記第1生成器及び前記第2生成器で生成される階調電圧を変化させるレベル調整器と、
を含む、請求項4に記載の液晶表示装置。 - 前記第1生成器は、一端に第1電圧が印加され、他端に基準電圧が印加される複数の抵抗の直列接続、及び、一端に基準電圧が印加され、他端に第2電圧が印加される複数の抵抗の直列接続を含み、
前記第2生成器は、一端に第2電圧が印加され、他端に基準電圧が印加される複数の抵抗の直列接続、及び、一端に基準電圧が印加され、他端に第3電圧が印加される複数の抵抗の直列接続を含み、
前記タイミング調節器は、外部から印加されるクロック信号に同期して短くとも2H周期で、レベルが互いに異なる第1タイミング信号と第2タイミング信号とを出力するDフリップフロップを含み、
前記レベル調整器は、前記第1タイミング信号の電圧レベルを変化させて前記第1生成器に基準電圧として提供する第1可変抵抗、及び、前記第2タイミング信号の電圧レベルを変化させて前記第2生成器に基準電圧として提供する第2可変抵抗を含む、
請求項7に記載の液晶表示装置。 - 複数のゲートライン、
前記複数のゲートラインから絶縁された状態で前記複数のゲートラインと交差する複数のデータライン、及び、
前記複数のデータラインと前記複数のゲートラインとが交差する領域に行列形態に配置された複数の画素であり、いずれかのゲートラインといずれかのデータラインとに連結されているスイッチング素子をそれぞれ含む複数の画素、
を有する液晶表示装置の駆動方法であり、
前記複数のゲートラインにゲート電圧を供給する段階と、
前記複数のデータラインを通して前記複数の画素に階調電圧を供給する段階であり、前記複数の画素を二つ以上の画素行ごとに複数の画素群に分け、各画素列において、階調電圧の極性を画素群ごとに反転させ、各画素群において、先頭の画素行である第1画素行には、表示しようとする階調に該当する原階調電圧を所定量変更した補償階調電圧を供給し、残りの画素行には原階調電圧を供給する段階と、
を含む液晶表示装置の駆動方法。 - 前記階調電圧を供給する段階では、
正極性の階調電圧を供給すべき画素群の第1画素行には原階調電圧より高い補償階調電圧を供給し、
負極性の階調電圧を供給すべき画素群の第1画素行には原階調電圧より低い補償階調電圧を供給する、
請求項9に記載の液晶表示装置の駆動方法。 - 前記階調電圧を供給する段階では、同じ画素群に同じ階調を表示するとき、その画素群の第1画素行に、原階調電圧に代えて補償階調電圧を供給する、請求項9に記載の液晶表示装置の駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010055036A KR100777705B1 (ko) | 2001-09-07 | 2001-09-07 | 액정 표시 장치 및 그 구동 방법 |
KR2001-55036 | 2001-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003084737A JP2003084737A (ja) | 2003-03-19 |
JP4170666B2 true JP4170666B2 (ja) | 2008-10-22 |
Family
ID=19714033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002146632A Expired - Lifetime JP4170666B2 (ja) | 2001-09-07 | 2002-05-21 | 液晶表示装置及びその駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7339569B2 (ja) |
EP (1) | EP1293957B1 (ja) |
JP (1) | JP4170666B2 (ja) |
KR (1) | KR100777705B1 (ja) |
CN (1) | CN1272662C (ja) |
TW (1) | TW584755B (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3745259B2 (ja) | 2001-09-13 | 2006-02-15 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
US8179385B2 (en) * | 2002-09-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
TWI266920B (en) * | 2003-05-30 | 2006-11-21 | Toshiba Matsushita Display Tec | Array substrate for flat display device |
JP4583044B2 (ja) | 2003-08-14 | 2010-11-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
US7586474B2 (en) * | 2003-12-11 | 2009-09-08 | Lg Display Co., Ltd. | Liquid crystal display and method of driving the same |
US7986296B2 (en) * | 2004-05-24 | 2011-07-26 | Au Optronics Corporation | Liquid crystal display and its driving method |
KR100599770B1 (ko) | 2004-05-25 | 2006-07-13 | 삼성에스디아이 주식회사 | 액정 표시 장치 및 이의 구동방법. |
US7944414B2 (en) | 2004-05-28 | 2011-05-17 | Casio Computer Co., Ltd. | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus |
JP4676183B2 (ja) * | 2004-09-24 | 2011-04-27 | パナソニック株式会社 | 階調電圧生成装置,液晶駆動装置,液晶表示装置 |
CN100456353C (zh) * | 2004-10-25 | 2009-01-28 | 精工爱普生株式会社 | 电光装置、其驱动电路、驱动方法和电子设备 |
JP2006153904A (ja) * | 2004-11-25 | 2006-06-15 | Sony Corp | 液晶表示装置 |
KR101142995B1 (ko) * | 2004-12-13 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
KR100634672B1 (ko) * | 2005-06-17 | 2006-10-13 | 엘지전자 주식회사 | 유기 전계 발광 소자 및 이를 구동하는 방법 |
KR101154341B1 (ko) * | 2005-08-03 | 2012-06-13 | 삼성전자주식회사 | 표시 장치와, 이의 구동 방법 및 장치 |
KR101189277B1 (ko) | 2005-12-06 | 2012-10-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP5049101B2 (ja) * | 2006-12-21 | 2012-10-17 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP5072068B2 (ja) | 2006-12-25 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 抵抗分割回路 |
CN101828215A (zh) * | 2007-11-08 | 2010-09-08 | 夏普株式会社 | 数据处理装置、液晶显示装置、电视接收机及数据处理方法 |
TWI393107B (zh) * | 2008-07-02 | 2013-04-11 | Au Optronics Corp | 液晶顯示裝置 |
KR101322002B1 (ko) * | 2008-11-27 | 2013-10-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101330415B1 (ko) * | 2009-04-30 | 2013-11-20 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
CN102087835A (zh) * | 2009-12-04 | 2011-06-08 | 群康科技(深圳)有限公司 | 液晶显示器 |
JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
EP2458581B1 (en) * | 2010-11-29 | 2017-02-15 | Optrex Corporation | Drive device for liquid crystal display panel |
KR20130049619A (ko) * | 2011-11-04 | 2013-05-14 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
KR101922461B1 (ko) * | 2011-12-12 | 2018-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR20130134814A (ko) * | 2012-05-31 | 2013-12-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR102062776B1 (ko) | 2013-08-02 | 2020-01-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102250951B1 (ko) * | 2014-09-22 | 2021-05-12 | 엘지디스플레이 주식회사 | 액정표시장치와 이의 구동방법 |
KR102558945B1 (ko) * | 2015-11-27 | 2023-07-24 | 엘지디스플레이 주식회사 | 극성 변경이 적용된 표시장치 및 이를 제어하는 방법 |
KR102574314B1 (ko) | 2018-08-09 | 2023-09-04 | 삼성전자주식회사 | 휘도에 기반하여 소스 드라이버의 전압 슬루율을 제어하는 전자 장치 |
KR102577467B1 (ko) | 2018-11-02 | 2023-09-12 | 엘지디스플레이 주식회사 | 표시장치와 그 휘도 제어 방법 |
CN111883083B (zh) * | 2020-07-30 | 2021-11-09 | 惠科股份有限公司 | 一种栅极驱动电路和显示装置 |
CN112185313B (zh) * | 2020-10-16 | 2022-05-31 | Tcl华星光电技术有限公司 | 一种像素结构驱动方法及显示装置 |
KR20230006690A (ko) * | 2021-07-01 | 2023-01-11 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0686958B1 (en) * | 1994-06-06 | 2003-10-29 | Canon Kabushiki Kaisha | DC compensation for interlaced display |
JP2743841B2 (ja) * | 1994-07-28 | 1998-04-22 | 日本電気株式会社 | 液晶表示装置 |
JPH0915560A (ja) | 1995-06-27 | 1997-01-17 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示素子の駆動方法 |
JP3734537B2 (ja) * | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
KR100188112B1 (ko) | 1996-03-15 | 1999-06-01 | 김광호 | 박막 트랜지스터 액정 표시 장치 |
JP3039404B2 (ja) | 1996-12-09 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3343048B2 (ja) * | 1997-04-25 | 2002-11-11 | シャープ株式会社 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
KR19990011349A (ko) * | 1997-07-23 | 1999-02-18 | 윤종용 | 박막 트랜지스터 액정 표시 장치의 구동 장치 |
US6400350B1 (en) * | 1997-11-13 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Method for driving liquid crystal display apparatus |
JPH11271716A (ja) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
JP4521903B2 (ja) | 1999-09-30 | 2010-08-11 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
KR100361465B1 (ko) * | 2000-08-30 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정 패널 구동 방법 및 그 장치 |
-
2001
- 2001-09-07 KR KR1020010055036A patent/KR100777705B1/ko active IP Right Grant
- 2001-10-25 TW TW090126403A patent/TW584755B/zh not_active IP Right Cessation
-
2002
- 2002-05-21 JP JP2002146632A patent/JP4170666B2/ja not_active Expired - Lifetime
- 2002-09-06 EP EP02019833A patent/EP1293957B1/en not_active Expired - Lifetime
- 2002-09-07 CN CNB02148208XA patent/CN1272662C/zh not_active Expired - Lifetime
- 2002-09-09 US US10/237,303 patent/US7339569B2/en not_active Expired - Lifetime
-
2008
- 2008-01-07 US US11/970,040 patent/US8031148B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP1293957B1 (en) | 2013-02-27 |
JP2003084737A (ja) | 2003-03-19 |
TW584755B (en) | 2004-04-21 |
US20030058375A1 (en) | 2003-03-27 |
EP1293957A3 (en) | 2008-04-30 |
CN1272662C (zh) | 2006-08-30 |
EP1293957A2 (en) | 2003-03-19 |
KR20030021668A (ko) | 2003-03-15 |
KR100777705B1 (ko) | 2007-11-21 |
CN1409164A (zh) | 2003-04-09 |
US8031148B2 (en) | 2011-10-04 |
US20080198123A1 (en) | 2008-08-21 |
US7339569B2 (en) | 2008-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4170666B2 (ja) | 液晶表示装置及びその駆動方法 | |
KR100767364B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
US5640174A (en) | Method of driving an active matrix liquid crystal display panel with asymmetric signals | |
KR0176295B1 (ko) | 액정 표시 장치 | |
US8094108B2 (en) | Liquid crystal display device and liquid crystal display driving circuit | |
KR100498542B1 (ko) | 액정표시장치의 신호구동회로 및 구동방법 | |
US20120086873A1 (en) | Liquid crystal display device, driving method thereof, liquid crystal television having the liquid crystal display device and liquid crystal monitor having the liquid crystal display device | |
JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
JP2009128825A (ja) | 液晶表示装置 | |
JPH0553534A (ja) | 表示装置の駆動回路 | |
JP2006171742A (ja) | 表示装置及びその駆動方法 | |
JPH1062748A (ja) | アクティブマトリクス型表示装置の調整方法 | |
JP4536190B2 (ja) | 液晶表示装置 | |
EP0656615A1 (en) | Active matrix liquid crystal display with improvements to the connection of the last line | |
KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
KR20030029485A (ko) | 표시구동장치 및 그 구동제어방법 | |
KR20070116408A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
JP2002041003A (ja) | 液晶表示装置、及び液晶駆動方法 | |
KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2001272959A (ja) | 液晶表示装置 | |
JP4874731B2 (ja) | 液晶表示装置 | |
KR100389023B1 (ko) | 액정표시장치의 감마전압 보정 방법 및 장치 | |
JP2012037772A (ja) | 液晶表示装置 | |
JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4170666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |