JP2000020147A

JP2000020147A - 電源装置

Info

Publication number: JP2000020147A
Application number: JP10195150A
Authority: JP
Inventors: Katsumi Watanabe; 克己渡辺
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-06-26
Filing date: 1998-06-26
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】正確な値の安定した電圧を低消費電力で生成
する。【解決手段】分圧回路２３が生成する分圧電圧Ｖｄ１
〜Ｖｄ４のそれぞれを、Ｐ型駆動のオペアンプ２４１Ｐ
〜２４４ＰとＮ型駆動のオペアンプ２４１Ｎ〜２４４Ｎ
との対応する対で増幅する。オペアンプ２４１Ｐ〜２４
４Ｐ、２４１Ｎ〜２４４Ｎの各対の出力端は、対応する
トランジスタＴｒ１〜Ｔｒ８を介して共通の出力端子Ｔ
１〜Ｔ４に接続されている。トランジスタ制御回路２４
５は、オペアンプ２４１Ｐ〜２４４Ｐ、２４１Ｎ〜２４
４Ｎとの各対に接続された２つのトランジスタＴｒ１〜
Ｔｒ８を交互にオン・オフして、Ｐ型駆動のオペアンプ
２４１Ｐ〜２４４Ｐの出力電圧とＮ型駆動のオペアンプ
２４１Ｎ〜２４４Ｎの出力電圧とを交互に選択して端子
Ｔ１〜Ｔ４から出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示素子の電源
装置に関し、特に、表示素子を駆動するための駆動電圧
として正確な値の電圧を低消費電力で生成する表示素子
の電源装置に関する。

【０００２】

【従来の技術】液晶表示装置の電源装置は、例えば４つ
の駆動電圧を生成する場合、図５に示すように、電源電
圧ＶDDを分圧抵抗Ｒ１〜Ｒ４により分圧し、インピーダ
ンス変換回路によりインピーダンス変換し、駆動電圧Ｖ
Ａ〜ＶＤとして出力する。

【０００３】インピーダンス変換回路を構成しているオ
ペアンプには、図６（ａ）に示すＰ型半導体トランジス
タから構成されるＰ型駆動のオペアンプと、図６（ｂ）
に示すＮ型半導体トランジスタから構成されるＮ型駆動
のオペアンプとがある。

【０００４】しかし、Ｐ型、Ｎ型駆動のオペアンプから
構成されるインピーダンス変換回路の出力電圧は、それ
ぞれ電源電圧、グランド電圧に偏倚した電圧を出力する
傾向がある。このため、表示素子の駆動電圧として正確
な値の電圧を得るためには、Ｐ型、Ｎ型駆動のオペアン
プの差動増幅回路のグランド電圧側、または電源電圧側
に流す電流を多めにしなくてはならず、消費電流が増大
するという欠点があった。

【０００５】また、電源電圧に偏倚した電圧を出力する
Ｐ型駆動のオペアンプとグランド電圧に偏倚した電圧を
出力するＮ型駆動のオペアンプとを一つの対にして出力
端を共通に接続することにより、Ｐ型駆動のオペアンプ
とＮ型駆動のオペアンプそれぞれの出力電圧を平均化す
ることにより、安定した正確な値の出力電圧を得ようと
する方法が考えられている。この場合、Ｐ型とＮ型駆動
のオペアンプの動作特性から、図７に示すように、一対
のＰ型駆動のオペアンプの入力端とＮ型駆動のオペアン
プの入力端間に微少抵抗８１〜８４を接続することによ
り、Ｐ型駆動のオペアンプの入力電位をＰ型駆動のオペ
アンプの入力電位より若干低くし、Ｐ型駆動のオペアン
プとＮ型駆動のオペアンプそれぞれの動作の安定化が図
られている。

【０００６】

【発明が解決しようとする課題】しかし、図７に示す電
源装置は、Ｐ型駆動のオペアンプとＮ型駆動のオペアン
プそれぞれの入力端間に接続された微少抵抗８１〜８４
により入力端に電位差が有るため、出力端の電圧にも電
位差が生じ、Ｐ型駆動のオペアンプまたはＮ型駆動のオ
ペアンプの動作に応じて出力電圧にリプルが発生する。
また、一対のＰ型駆動のオペアンプとＮ型駆動のオペア
ンプの動作特性のバラツキによりそれぞれの出力電圧の
うち、Ｐ型のオペアンプの出力電圧の方がＮ型駆動のオ
ペアンプの出力電圧より高くなってしまうという電圧逆
転現象が発生し、直流電流が増加する。

【０００７】したがって、従来の電源装置では、その電
源装置自体の消費電力が大きく、所望の安定化された駆
動電圧を低消費電力で出力することができないという問
題があった。本発明は、上記実状に鑑みてなされたもの
で、表示素子を駆動するための駆動電圧を安定した正確
な値で、且つ、低消費電力で生成する電源装置を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、この発明の電源装置は、供給された電圧から複数の
電圧を発生する電圧発生手段と、Ｎチャネル電界効果ト
ランジスタから構成され、前記電圧発生手段によりされ
たされた電圧を増幅する第１の増幅素子と前記第１の増
幅素子と電流路が直列に接続された第１のスイッチとか
ら構成される第１の増幅回路と、Ｐチャネル電界効果ト
ランジスタから構成され、前記電圧発生手段により発生
された電圧を増幅する第２の増幅素子と前記第２の増幅
素子と電流路が直列に接続された第２のスイッチとから
構成される第２の増幅回路と、が、前記電圧発生手段と
出力端との間に並列に接続されてなる増幅手段と、前記
第１のスイッチと前記第２のスイッチとを交互にオンま
たはオフすることにより、前記第１の増幅回路と前記第
２の増幅回路との出力電圧を交互に切り替えて出力する
スイッチ制御回路と、を備えた、ことを特徴とする。

【０００９】この構成によれば、第１の増幅回路と第２
の増幅回路は、電圧発生手段から供給される同一の電圧
を増幅し、それぞれが増幅した電圧を交互に出力する。
このため、第１の増幅回路と第２の増幅回路とが並列接
続されてなる増幅手段の出力は、第１の増幅回路からの
出力電圧と第２の増幅回路からの出力電圧とを平均化し
た電圧を出力する。従って、この電源装置は、従来の電
源装置と比較して表示素子駆動用の電圧を安定した正確
な値で生成することができる。この発明の電源装置にお
いて、前記スイッチ制御回路は前記第１のスイッチと前
記第２のスイッチの両方をオフさせた後に、前記第１の
スイッチと前記第２のスイッチのオンまたはオフを切り
替える制御手段を備えるのが望ましい。この場合、第１
の増幅回路と第２の増幅回路の出力端が同一のタイミン
グで接続されることがないため、図７に示す電源装置に
おける電圧逆転現象が発生しない。従って、電源装置自
体の消費電流を著しく低下させることができる。

【００１０】この電源装置の電圧発生手段としては、直
列接続された複数の抵抗と、前記複数の抵抗の接続点か
ら導出された出力端とからなる抵抗分割型分圧回路、あ
るいは、直列接続された複数の容量素子と、前記複数の
容量素子の接続点から導出された出力端と、前記複数の
容量素子の接続状態を順次切り替えることにより前記複
数の容量素子に異なる電圧に充電させる容量素子型分圧
回路を適用することができる。また、前記電圧発生手段
は、直列接続された複数の容量素子と、前記複数の容量
素子の接続点から導出された出力端と、前記容量素子に
所定の電荷を順次分配する手段とからなる容量分配型の
昇圧回路にも適用することができる。特に、前記容量型
の分圧回路あるいは昇圧回路を用いることにより、複数
の電圧を発生させる回路部分に貫通電流が流れないの
で、消費電流を一層低下させることができる。さらに、
前記分圧回路は供給された電圧を複数の分圧電圧に分圧
して出力し、前記増幅手段は前記分圧回路により分圧さ
れた複数の分圧電圧に対応して複数配されていてもよ
い。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態に係る
電源装置を４つの駆動電圧により駆動する液晶表示装置
に適用した場合を例として図面を参照しつつ説明する。
本発明の実施の形態に係る液晶表示装置は、図１に示す
ように、表示パネル１、電源装置２、行ドライバ３、列
ドライバ４、制御装置５から構成される。液晶表示パネ
ル１は、対向して配置された第１の基板と第２の基板
と、第１の基板に行方向に配置された複数の走査電極１
１と、第２の基板に列方向に配置された複数の信号電極
１３と、両基板間に封止された液晶とを備え、走査電極
１１と信号電極１３の交点で定義される複数の画素によ
り画像を表示する。

【００１２】電源装置２は、図２に示すように、昇圧回
路２１、増幅回路２２、分圧回路２３、出力回路２４か
ら構成され、液晶表示パネル１を駆動するための駆動電
圧Ｖ４，Ｖ３，Ｖ２，Ｖ１（Ｖ４＞Ｖ３＞Ｖ２＞Ｖ１）
と、接地電圧Ｖ０（Ｖ１＞Ｖ０）を生成し、行ドライバ
３及び列ドライバ４に供給する。

【００１３】昇圧回路２１は、電源電圧ＶＤＤを出力す
る電源２１ａ、電源２１ａから出力された電源電圧ＶＤ
Ｄを昇圧して出力する昇圧部２１ｂ及び昇圧部２１ｂか
ら出力された電圧を平滑化する平滑用コンデンサ２１ｃ
から構成され、平滑化された昇圧電圧Ｖｐを増幅回路２
２に供給する。

【００１４】増幅回路２２は、オペアンプ２２ａと抵抗
Ｒａ、Ｒｂから構成され、昇圧回路２１から供給される
昇圧電圧Ｖｐをオペアンプ２２ａの電源として、外部か
ら供給される基準電圧Ｖｒｅｆをほぼ（Ｒａ＋Ｒｂ）／
Ｒｂ倍に増幅し、増幅した増幅電圧Ｖｄ４を分圧回路２
３に供給する。

【００１５】分圧回路２３は、抵抗Ｒ１〜Ｒ４の直列回
路から構成され、増幅回路２２から供給された増幅電圧
Ｖｄ４を抵抗Ｒ１〜Ｒ４により分圧し、分圧電圧Ｖｄ１
〜Ｖｄ４を出力回路２４に供給する。

【００１６】出力回路２４は、図２に示すように、Ｐ型
駆動のオペアンプ２４１Ｐ〜２４４Ｐ、Ｎ型駆動のオペ
アンプ２４１Ｎ〜２４４Ｎ、トランジスタＴｒ１〜Ｔｒ
８、トランジスタ制御回路２４５及びインバータ２４６
〜２４９から構成される。

【００１７】Ｐ型駆動のオペアンプ２４１Ｐ〜２４４Ｐ
は、分圧回路２３から供給される分圧電圧Ｖｄ１〜Ｖｄ
４のうち、対応する分圧電圧Ｖｄ１〜Ｖｄ４を約１倍に
増幅して出力する。また、Ｐ型駆動のオペアンプ２４１
Ｐ〜２４４Ｐに一対一に対応してＮ型駆動のオペアンプ
２４１Ｎ〜２４４Ｎが配置されている。Ｎ型駆動のオペ
アンプ２４１Ｎ〜２４４Ｎは、分圧回路２３から供給さ
れる分圧電圧Ｖｄ１〜Ｖｄ４のうち、対応する分圧電圧
Ｖｄ１〜Ｖｄ４を約１倍に増幅して出力する。

【００１８】トランジスタ制御回路２４５は、高周波数
（例えば１００ＫＨｚ）のクロック信号をクロックライ
ンＣＬに印加する。トランジスタＴｒ１〜Ｔｒ８は、例
えば、ｎチャネル電界効果トランジスタから構成されて
いる。トランジスタＴｒ１〜Ｔｒ８のうち、トランジス
タＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ７は、電流路の一端
（ドレイン）が対応するオペアンプ２４１Ｐ〜２４４Ｐ
の出力端に接続され、他端（ソース）が対応する端子Ｔ
１〜Ｔ４に接続され、そのゲートがクロックラインＣＬ
に接続されている。一方、トランジスタＴｒ２，Ｔｒ
４，Ｔｒ６，Ｔｒ８は、電流路の一端（ドレイン）が対
応するオペアンプ２４１Ｎ〜２４４Ｎの出力端に接続さ
れ、他端（ソース）が対応する端子Ｔ１〜Ｔ４に接続さ
れ、そのゲートがインバータ２４６〜２４９の出力端に
接続されている。

【００１９】インバータ２４６〜２４９は、その入力端
がクロックラインＣＬに接続され、クロックラインを介
してトランジスタ制御回路２４５から供給されるクロッ
ク信号のレベルを反転してトランジスタＴｒ２，Ｔｒ
４，Ｔｒ６，Ｔｒ８に供給する。

【００２０】図１の行ドライバ３は、液晶表示パネル１
の走査電極１１に接続され、電源装置２から供給される
複数の駆動電圧から走査電圧を生成し、制御装置５から
のタイミング制御信号に従って選択した走査電極１１に
順次走査電圧を印加する。

【００２１】列ドライバ４は、液晶表示パネル１の信号
電極１３に接続され、電源装置２から供給される複数の
駆動電圧から信号電圧を生成し、制御装置５からのタイ
ミング制御信号に従って信号電極１３に信号電圧を印加
する。

【００２２】制御装置５は、行ドライバ３及び列ドライ
バ４の動作全体を制御する。例えば、行ドライバ３と列
ドライバ４に走査電圧と信号電圧を出力するためのタイ
ミング信号を供給する。

【００２３】次に、このように構成された液晶表示装置
の動作を説明する。図２の電源装置２の電源２１ａから
出力された電源電圧ＶＤＤは、昇圧部２１ｂにより昇圧
され、且つ、平滑用コンデンサ２１ｃにより平滑化さ
れ、昇圧電圧Ｖｐとして増幅回路２２に供給される。増
幅回路２２は、昇圧回路２１から供給される昇圧電圧Ｖ
ｐをオペアンプ２２ａの電源として、外部から供給され
る基準電圧Ｖｒｅｆを（Ｒａ＋Ｒｂ）／Ｒａ倍に増幅
し、増幅電圧Ｖｄ４として分圧回路２３に供給する。分
圧回路２３は、増幅回路２２から供給された増幅電圧Ｖ
ｄ４を抵抗Ｒ１〜Ｒ４により分圧し、分圧電圧Ｖｄ１〜
Ｖｄ４として出力回路２４に供給する。

【００２４】図２の出力回路２４のトランジスタ制御回
路２４５は、高周波数（例えば、１００ＫＨｚ）のクロ
ック信号をクロックラインＣＬに印加し、トランジスタ
Ｔｒ１〜Ｔｒ８のオン・オフを制御する。これにより、
一対のＰ型駆動のオペアンプ２４１Ｐ〜２４４Ｐの出力
電圧とＮ型駆動のオペアンプ２４１Ｎ〜２４４Ｎの出力
電圧とを交互に端子Ｔ１〜Ｔ４から出力する。

【００２５】例えば、分圧電圧Ｖｄ３を増幅する一対の
Ｐ型駆動のオペアンプ２４３ＰとＮ型駆動のオペアンプ
２４３Ｎは、それぞれ、クロック信号により交互にオン
されるトランジスタＴｒ３とＴｒ４を介して交互に端子
Ｔ３から電圧を出力する。

【００２６】前述したように、Ｐ型駆動のオペアンプ２
４３Ｐの出力電圧は電源電圧側に偏倚して高くなる傾向
があり、Ｎ型駆動のオペアンプ２４３Ｎはグランド電圧
側に偏倚して低くなる傾向がある。しかし、一対のＰ型
駆動のオペアンプ２４３ＰとＮ型駆動のオペアンプ２４
３Ｎは、高周波数のクロック信号により高速、且つ、交
互にオンされるトランジスタＴｒ３とＴｒ４を介して端
子Ｔ３から高速、且つ、交互に電圧を出力する。このた
め、Ｐ型駆動のオペアンプ２４３Ｐの出力電圧とＮ型駆
動のオペアンプ２４３Ｎの出力電圧とが平均化された電
圧が駆動電圧Ｖ３として端子Ｔ３から出力される。

【００２７】行ドライバ３は、制御装置５から供給され
たタイミング信号に従って、接地電圧Ｖ０と駆動電圧Ｖ
１〜Ｖ４の中から適切な走査電圧を選択し、選択状態の
走査電極１１にあらかじめ定められた波形の選択信号
を、非選択状態の走査電極１１にあらかじめ定められた
波形の非選択信号を、それぞれ印加する。

【００２８】列ドライバ４は、供給された画像信号に従
って、接地電圧Ｖ０と駆動電圧Ｖ１〜Ｖ４の中から適切
な信号電圧を選択し、制御装置５からのタイミング信号
に従って選択した信号電圧を各信号電極１３に印加す
る。

【００２９】このようにして、液晶表示パネル１の選択
状態の走査電極１１と信号電極１３との交点で定義され
る画素に画像信号に従った画像を表示する。

【００３０】上述したように、この発明の電源装置は、
一対のＰ型駆動のオペアンプの出力電圧とＮ型駆動のオ
ペアンプの出力電圧とを高速に切り替えて出力すること
により、一対のＰ型駆動のオペアンプの出力電圧とＮ型
駆動のオペアンプの出力電圧とを平均化した電圧を駆動
電圧として出力する。このため、この電源装置は、従来
の電源装置と比較して表示素子を駆動するための駆動電
圧を正確な電圧値を出力する。

【００３１】また、この発明の電源装置によれば、トラ
ンジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ７とＴｒ２，Ｔ
ｒ４，Ｔｒ６，Ｔｒ８とを交互に切り替えているので、
並列的に接続された一対のＰ型駆動のオペアンプとＮ型
駆動のオペアンプの間で、電圧逆転現象が生じることが
なく消費電力を抑えることができる。

【００３２】さらに、この電源装置によれば、図７に示
す電源装置の微少抵抗がないため、図７の電源装置と比
較して、リプルの少ない安定した駆動電圧を得ることが
できる。このため、走査電極１１および信号電極１３に
より降下した駆動電圧に対するリプルの割合が従来の電
源装置と比較して小さいため、比較的大きな表示素子を
駆動することが可能である。

【００３３】なお、この発明は、上記実施の形態に限定
されず、種々の変形及び応用が可能である。例えば、こ
の実施の形態では、一対のＮ型オペアンプとＰ型オペア
ンプを４つ用いて４つの駆動電圧を得た。しかし、一対
のＮ型オペアンプとＰ型オペアンプの数を必要とする駆
動電圧の数だけ用いることにより、必要な数の駆動電圧
を得ることができる。

【００３４】また、上記説明では、トランジスタ制御回
路２４５から出力されるクロック信号の周波数は１００
ＫＨｚであった。しかし、一対のＰ型駆動のオペアンプ
の出力電圧とＮ型駆動のオペアンプの出力電圧とが平均
化された電圧が安定して出力回路２４から出力されるな
らば、クロック信号の周波数は１００ＫＨｚに限定され
ず任意に変更可能である。

【００３５】また、上記説明では、トランジスタＴｒ１
〜Ｔｒ８はｎチャネル電界効果トランジスタから構成さ
れていた。しかし、トランジスタＴｒ１〜Ｔｒ８の構成
は、一対のＰ型駆動のオペアンプの出力電圧とＮ型駆動
のオペアンプの出力電圧とが平均化された電圧が安定し
て出力回路２４から出力されるのであれば、任意に変更
可能である。例えば、トランジスタＴｒ１〜Ｔｒ８は、
Ｐチャネル電界効果トランジスタから構成されてもよ
く、リレースイッチでもよい。

【００３６】なお、図２の出力回路２４のＰ型駆動オペ
アンプ２４４ＰとＮ型駆動オペアンプ２４４Ｎ及びトラ
ンジスタＴｒ１とＴｒ２から構成される回路は、分圧回
路２３から供給される分圧電圧Ｖｄ４が十分安定してい
るならば、設けなくてもよい。

【００３７】Ｐ型駆動のオペアンプ２４１Ｐ〜２４４Ｐ
に接続されたトランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔ
ｒ７とＮ型駆動のオペアンプ２４１Ｎ〜２４４Ｎに接続
されたトランジスタＴｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ８と
は、一旦全てをオフさせた後に、オンさせることが望ま
しい。即ち、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔ
ｒ７を完全にオフさせた後に、トランジスタＴｒ２，Ｔ
ｒ４，Ｔｒ６，Ｔｒ８をオンさせ、トランジスタＴｒ
２，Ｔｒ４，Ｔｒ６，Ｔｒ８を完全にオフさせた後に、
トランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ７をオンさ
せる動作を繰り返すように制御することが望ましい。

【００３８】このような動作にすれば、一対のＰ型駆動
のオペアンプ２４１Ｐ〜２４４Ｐの出力端とＮ型駆動の
オペアンプ２４１Ｎ〜２４４Ｎの出力端が端子Ｔ１〜Ｔ
４に同一のタイミングで接続されることがないため、電
圧逆転現象の発生をより確実に抑制することができる。
従って、電源装置自体の消費電流をより低下させること
ができる。

【００３９】この制御動作を実現するためには、例え
ば、２本のクロックラインを用い、一方のクロックライ
ン（以降、クロックラインＣＬ１）にトランジスタＴｒ
１，Ｔｒ３，Ｔｒ５，Ｔｒ７のゲートを接続し、他方の
クロックライン（クロックラインＣＬ２）にトランジス
タＴｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ８のゲートを接続す
る。トランジスタ制御回路２４５は、例えば、クロック
ラインＣＬ１にハイレベルのパルス（オン制御信号）を
印加し、これを完全にオフしてから、クロックラインＣ
Ｌ２にハイレベルのパルスを印加し、これを完全にオフ
してから、クロックラインＣＬ１にハイレベルのパルス
を印加する。このような構成によれば、簡単な構成で、
トランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ７のオンと
トランジスタＴｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ８のオンと
の間に、全てのトランジスタをオフさせることができ
る。但し、このような構成に限定されず、任意の構成を
採用可能である。

【００４０】図２に示す電源装置２の分圧回路２３は、
抵抗Ｒ１〜Ｒ４を貫通電流が常時流れてしまい、消費電
力が大きい。貫通電流を低減するためには、コンデンサ
を用いる分圧回路が有効である。コンデンサを用いた分
圧回路としては、コンデンサの直列回路から構成される
分圧回路を使用することも可能であるが、例えば、図３
に示す分圧回路６３を採用してもよい。なお、図３にお
いて、電源装置の昇圧回路２１、増幅回路２２及び出力
回路２４は、図２に示す構成と実質的に同一の構成であ
る。

【００４１】図３に示す分圧回路６３は、出力回路２４
に分圧電圧を出力するための電荷を蓄える電荷蓄積用コ
ンデンサＣ１〜Ｃ３と、増幅回路２２から供給される増
幅電圧Ｖｄ４により電荷が充電され、電荷蓄積用コンデ
ンサＣ１〜Ｃ３に充電する電荷を運搬する電荷運搬用コ
ンデンサＣＣ１と、電荷蓄積用コンデンサＣ１〜Ｃ３と
電荷運搬用コンデンサＣＣ１の接続関係を切り替えるス
イッチＳＷ１〜ＳＷ８と、スイッチＳＷ１〜ＳＷ８のオ
ン・オフを制御する分圧用スイッチ制御回路６３１とを
備える。

【００４２】分圧用スイッチ制御回路６３１は、まず、
スイッチＳＷ１とＳＷ２をオンし、ＳＷ３〜ＳＷ８をオ
フして、電荷運搬用コンデンサＣＣ１と電荷蓄積用コン
デンサＣ３とを直列に接続して、電圧Ｖｄ４で充電す
る。次に、スイッチＳＷ７とＳＷ８をオンし、ＳＷ１〜
ＳＷ６をオフして、電荷運搬用コンデンサＣＣ１を電荷
蓄積用コンデンサＣ１に並列に接続し、電荷蓄積用コン
デンサＣ１を充電する。

【００４３】次に、スイッチＳＷ５とＳＷ６をオンし、
ＳＷ１〜ＳＷ４，ＳＷ７，ＳＷ８をオフして、電荷運搬
用コンデンサＣＣ１を電荷蓄積用コンデンサＣ１に直列
に接続し、且つ、電荷蓄積用コンデンサＣ２を電荷運搬
用コンデンサＣＣ１と電荷蓄積用コンデンサＣ１の直列
回路に並列に接続し、電荷蓄積用コンデンサＣ２を充電
する。

【００４４】次に、スイッチＳＷ３とＳＷ４をオンし、
ＳＷ１、ＳＷ２，ＳＷ５〜ＳＷ８をオフして、電荷運搬
用コンデンサＣＣ１を電荷蓄積用コンデンサＣ２に直列
に接続し、且つ、電荷蓄積用コンデンサＣ３を電荷運搬
用コンデンサＣＣ１と電荷蓄積用コンデンサＣ２の直列
回路に並列に接続し、電荷蓄積用コンデンサＣ３を充電
する。

【００４５】このような、スイッチＳＷ１〜ＳＷ８のオ
ン・オフの切り替え動作を高速に繰り返すことにより、
電荷蓄積用コンデンサＣ１，Ｃ２，Ｃ３は次第に充電さ
れ、安定した電位に保たれる。そして、電荷蓄積用コン
デンサＣ１，Ｃ２，Ｃ３に充電された電圧として分圧電
圧Ｖｄ１〜Ｖｄ４が出力回路２４に出力される。

【００４６】出力回路２４のトランジスタ制御回路２４
５は、前述したように、トランジスタＴｒ１〜Ｔｒ８を
オン・オフする動作を１００ＫＨｚ程度の高周波数で繰
り返す。これにより、一対のＰ型駆動のオペアンプ２４
１Ｐ〜２４４Ｐの出力電圧とＮ型駆動のオペアンプ２４
１Ｎ〜２４４Ｎの出力電圧とが平均化され、所望の駆動
電圧Ｖ１１〜Ｖ１４が端子Ｔ１〜Ｔ４から出力される。

【００４７】このような構成によれば、電源装置は、複
数の電荷蓄積用コンデンサＣ１〜Ｃ３に電荷運搬用コン
デンサＣＣ１に充電された電圧を分配することにより、
増幅電圧Ｖｄ４を分圧して複数の分圧電圧Ｖｄ１〜Ｖｄ
４を生成する。このため、図２の構成の電源装置２と比
較して、図２の分圧抵抗Ｒ１〜Ｒ４を貫通して流れる電
流をなくすことができ、消費電流を低減することができ
る。

【００４８】また、一対のＰ型駆動のオペアンプの出力
電圧とＮ型駆動のオペアンプの出力電圧とを高速に切り
替えて出力することにより、一対のＰ型駆動のオペアン
プの出力電圧とＮ型駆動のオペアンプの出力電圧とを平
均化した電圧を駆動電圧として出力する。このため、こ
の発明の電源装置は、従来の電源装置と比較して表示素
子を駆動するための駆動電圧を正確な値で出力すること
ができる。

【００４９】上記説明では、電源装置２は、供給された
電圧を分圧して複数の電圧を生成して出力回路２４に出
力したが、分圧回路２３を用いず、昇圧回路により複数
の電圧を生成し、出力回路に直接出力することも可能で
ある。

【００５０】この場合、電源装置は、例えば、図４に示
すように、供給された電源電圧ＶDDを昇圧した複数の電
圧を発生する昇圧回路７１と、昇圧回路７１から供給さ
れた昇圧電圧を約１倍に増幅して駆動電圧として出力す
る出力回路７２から構成される。図示するように、出力
回路７２は、図２に示す出力回路２４に加えて、Ｐ型駆
動のオペアンプ２４０Ｐと、Ｎ型駆動のオペアンプ２４
０Ｎと、トランジスタＴｒ９，Ｔｒ１０と、インバータ
２５０とを備える。

【００５１】昇圧回路７１は、出力回路７２に昇圧電圧
を出力するために電荷を蓄える昇圧用コンデンサＣ１１
〜Ｃ１４、昇圧用コンデンサＣ１１〜Ｃ１４に電荷を供
給する電荷搬送コンデンサＣＣ２、昇圧用コンデンサＣ
１１〜Ｃ１４と電荷搬送コンデンサＣＣ２の接続関係を
切り替えるスイッチＳＷ１１〜ＳＷ１８及びスイッチＳ
Ｗ１１〜ＳＷ１８のオン・オフを制御する昇圧用スイッ
チ制御回路７１１から構成され、電源電圧ＶDDを昇圧し
た電圧Ｖ２１〜Ｖ２４（Ｖ２４＞Ｖ２３＞Ｖ２２＞）と
電圧ＶｄｄとＶ２１（Ｖ２２＞ＶDD＞Ｖ２１）を出力す
る。

【００５２】昇圧用スイッチ制御回路７１１は、まず、
スイッチＳＷ１１とＳＷ１２をオンし、電源電圧ＶDDと
基準電圧Ｖ２１（＝０Ｖ）を電荷搬送コンデンサＣＣ２
に印加し、電荷搬送コンデンサＣＣ２がほぼＶDD−Ｖ２
１に充電される。

【００５３】昇圧用スイッチ制御回路７１１は、次に、
スイッチＳＷ１１とＳＷ１２をオフし、スイッチＳＷ１
３とＳＷ１４をオンし、電荷搬送コンデンサＣＣ２と昇
圧用コンデンサＣ１１の直列回路に昇圧用コンデンサＣ
１２を並列に接続する。昇圧用コンデンサＣ１１の両端
の電圧はＶDD−Ｖ２１であり、昇圧用コンデンサＣ１２
は、ほぼ２・（ＶDD−Ｖ２１）で充電される。

【００５４】次に、昇圧用スイッチ制御回路７１１は、
スイッチＳＷ１３とＳＷ１４をオフし、スイッチＳＷ１
５とＳＷ１６をオンし、電荷搬送コンデンサＣＣ２と昇
圧用コンデンサＣ１２の直列回路に昇圧用コンデンサＣ
１３を並列に接続す。従って、昇圧用コンデンサＣ１３
は、ほぼ３・（ＶDD−Ｖ２１）で充電される。

【００５５】次に、昇圧用スイッチ制御回路７１１は、
スイッチＳＷ１５とＳＷ１６をオフし、スイッチＳＷ１
７とＳＷ１８をオンする。これにより、電荷搬送コンデ
ンサＣＣ２と昇圧用コンデンサＣ１３の直列回路に昇圧
用コンデンサＣ１４が並列に接続される。従って、昇圧
用コンデンサＣ１４は、ほぼ４・（ＶDD−Ｖ２１）で充
電される。

【００５６】このような動作を繰り返すことにより、昇
圧用コンデンサＣ１１〜Ｃ１４は、次第に充電され、安
定した電位に保たれる。そして、昇圧用コンデンサＣ１
１〜Ｃ１４に充電された電圧として、昇圧電圧（Ｖｄ
ｄ、Ｖｐ１〜Ｖｐ４）が出力回路７２に出力される。

【００５７】出力回路７２のトランジスタ制御回路２４
５は、トランジスタＴｒ１〜Ｔｒ１０をオン・オフする
動作を１００ＫＨｚ程度の高周波数で繰り返す。これに
より、一対のＰ型駆動のオペアンプの出力電圧とＮ型駆
動のオペアンプの出力電圧とが平均化され、所望の駆動
電圧Ｖ２１〜Ｖ２４、Ｖｄｄが出力される。

【００５８】このような構成によれば、電源装置は、供
給された電源電圧ＶDDを複数の電圧に昇圧し、分圧回路
を介さずに、昇圧電圧（Ｖｐ１〜Ｖｐ４、Ｖｐｄ）を出
力回路７２に直接出力する。このため、図２の構成の電
源装置２と比較して、分圧回路を省略することができる
ため、回路の構成を簡素化することができる。さらに、
この電源装置は、図２の電源装置２の抵抗Ｒ１〜Ｒ４に
常時流れる貫通電流がないため、図２の電源装置と比較
して消費電力を低下させることができる。

【００５９】また、一対のＰ型駆動のオペアンプの出力
電圧とＮ型駆動のオペアンプの出力電圧とを高速に切り
替えて出力することにより、一対のＰ型駆動のオペアン
プの出力電圧とＮ型駆動のオペアンプの出力電圧とを平
均化した電圧を駆動電圧として出力する。このため、こ
の発明の電源装置は、従来の電源装置と比較して表示素
子を駆動するための駆動電圧を正確な値で出力すること
ができる。

【００６０】また、この発明の電源装置は、液晶表示素
子の電源装置に限定されず、ＰＤＰ（プラズマディスプ
レイ）、ＥＬ（エレクトロルミネッセンス）パネル、Ｆ
ＥＤ（フィールドエミッションディスプレイ）等を駆動
するための駆動電圧を出力する電源装置として広く適用
可能である。

【００６１】

【発明の効果】以上説明したように、本発明の電源装置
によれば、一対のＰ型駆動のオペアンプの出力電圧とＮ
型駆動のオペアンプの出力電圧とを高速に切り替えて出
力することにより、一対のＰ型駆動のオペアンプの出力
電圧とＮ型駆動のオペアンプの出力電圧とを平均化した
電圧を駆動電圧として出力する。このため、この電源装
置は、従来の電源装置と比較して表示素子を駆動するた
めの駆動電圧を正確な値で、且つ、低消費電力で出力す
ることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態にかかる液晶表示装置の
構成を説明するためのブロック図である。

【図２】図１の電源装置の構成を示すブロック図であ
る。

【図３】図２の電源装置の変形例を示すブロック図であ
る。

【図４】図２の電源装置の変形例を示すブロック図であ
る。

【図５】従来の電源装置の構成を示す図である。

【図６】（ａ）はＰ型駆動のオペアンプの回路図であ
り、（ｂ）はＮ型駆動のオペアンプの回路図である。

【図７】従来の電源装置の構成を示す図である。

【符号の説明】

１・・・表示パネル、２・・・電源装置、３・・・行ドライバ、
４・・・列ドライバ、５・・・制御装置、２１・・・昇圧回路、
２２・・・増幅回路、２３・・・分圧回路、２４出力回路、６
３・・・分圧回路、７１・・・昇圧回路、７２・・・出力回路、
８１〜８４・・・微少抵抗、８５〜８８・・・分圧抵抗、２１
ａ・・・電源、２１ｂ・・・昇圧部、２１ｃ・・・平滑用コンデ
ンサ、２２ａ・・・オペアンプ、２４０Ｐ〜２４４Ｐ・・・Ｐ
型駆動のオペアンプ、２４０Ｎ〜２４４Ｎ・・・Ｎ型駆動
のオペアンプ、２４５・・・トランジスタ制御回路、２４
６〜２５０・・・インバータ、７１１・・・昇圧用スイッチ制
御回路、ＳＷ１〜ＳＷ１８・・・スイッチ、Ｔ０〜Ｔ４・・・
端子、ＣＣ１・・・電荷運搬用コンデンサ、ＣＣ２・・・電荷
搬送コンデンサ、Ｃ１〜Ｃ１４・・・電荷蓄積用コンデン
サ

Claims

【特許請求の範囲】

【請求項１】供給された電圧から複数の電圧を発生する
電圧発生手段と、Ｎチャネル電界効果トランジスタから構成され、前記電
圧発生手段から発生された電圧を増幅する第１の増幅素
子と前記第１の増幅素子と電流路が直列に接続された第
１のスイッチとから構成される第１の増幅回路と、Ｐチ
ャネル電界効果トランジスタから構成され、前記電圧発
生手段から発生された電圧を増幅する第２の増幅素子と
前記第２の増幅素子と電流路が直列に接続された第２の
スイッチとから構成される第２の増幅回路とが、前記電
圧発生手段と出力端との間に並列に接続されてなる増幅
手段と、前記第１のスイッチと前記第２のスイッチとを交互にオ
ンまたはオフすることにより、前記第１の増幅回路と前
記第２の増幅回路との出力電圧を交互に切り替えて出力
するスイッチ制御回路と、を備えた、ことを特徴とする電源装置。
【請求項２】前記スイッチ制御回路は、前記第１のスイ
ッチと前記第２のスイッチの両方をオフさせた後に、前
記第１のスイッチと前記第２のスイッチのオンまたはオ
フを切り替える制御手段を備えていることを特徴とする
請求項１に記載の電源装置。
【請求項３】前記電圧発生手段は、直列接続された複数
の抵抗と、前記複数の抵抗の接続点から導出された出力
端とを備えた抵抗型分圧回路からなることを特徴とする
請求項１または２に記載の電源装置。
【請求項４】前記電圧発生手段は、複数の容量素子と、
前記複数の容量素子の接続点から導出された出力端と、
前記複数の容量素子の接続状態を順次切り替えることに
より前記複数の容量素子に異なる電圧に充電させる容量
素子型分圧回路からなることを特徴とする請求項１また
は２に記載の電源装置。
【請求項５】前記電圧発生手段は、直列接続された複数
の容量素子と、前記複数の容量素子の接続点から導出さ
れた出力端と、前記容量素子に所定の電荷を順次分配し
て蓄積させる手段とからなる容量分配型の昇圧回路であ
ることを特徴とする請求項１または２に記載の電源装
置。
【請求項６】前記分圧回路は供給された電圧を複数の分
圧電圧に分圧して出力し、前記増幅手段は前記分圧回路により分圧された複数の分
圧電圧に対応して複数配されている、ことを特徴とする
請求項３または４に記載の電源装置。