CN117559962A - 高速接收机中实现可编程低频均衡器的电路 - Google Patents

高速接收机中实现可编程低频均衡器的电路 Download PDF

Info

Publication number
CN117559962A
CN117559962A CN202311709161.3A CN202311709161A CN117559962A CN 117559962 A CN117559962 A CN 117559962A CN 202311709161 A CN202311709161 A CN 202311709161A CN 117559962 A CN117559962 A CN 117559962A
Authority
CN
China
Prior art keywords
transistor
filter
resistor
drain
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311709161.3A
Other languages
English (en)
Inventor
苗凯博
姚豫封
李承哲
钟英权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiyiwei Semiconductor Shanghai Co ltd
Original Assignee
Jiyiwei Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiyiwei Semiconductor Shanghai Co ltd filed Critical Jiyiwei Semiconductor Shanghai Co ltd
Priority to CN202311709161.3A priority Critical patent/CN117559962A/zh
Publication of CN117559962A publication Critical patent/CN117559962A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/38—One-way transmission networks, i.e. unilines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及集成电路技术领域，公开了一种高速接收机中实现可编程低频均衡器的电路，包括：放大器、滤波器和积分器，输入电压分别输入到放大器和滤波器的输入端，放大器和滤波器的输出端分别输入到积分器。当滤波器为低通滤波器时，积分器对放大器的输出和滤波器的输出进行相减并生成输出电压，放大器的增益为A，滤波器的增益为输出电压相对于输入电压的增益为当滤波器为高通滤波器时，积分器对放大器的输出和滤波器的输出进行相加并生成输出电压，放大器的增益为A，滤波器的增益为输出电压相对于输入电压的增益为 0<k<1，p为低通滤波器的主极点，s为拉普拉斯变换复数。本申请可以实现功率、面积和线性度之间的权衡。

Description

高速接收机中实现可编程低频均衡器的电路
技术领域
本申请涉及集成电路技术领域，特别涉及一种高速接收机中实现可编程低频均衡器的电路。
背景技术
在高速有线接收机中，模拟前端(AFE)的基本功能之一是恢复远端发射机到近端接收机之间有损有线信道的插入损耗。图1显示了有线信道的典型插入损耗曲线。图2显示了典型有线接收机AFE的传递函数，其函数是均衡信道的插入损耗。如果AFE能够理想地均衡信道损耗，那么AFE的输出响应应是一条从直流到奈奎斯特频率的平坦曲线。图3显示了两条AFE输出响应曲线。其中上部曲线来自不带低频均衡器的AFE，它在整个频谱上并不平坦。其低频分量的幅度大于高频分量的幅度。下部曲线来自使用了低频均衡器的AFE，它在频带外频率下降之前，整个频谱较为平坦。
图4显示了实现低频均衡器的传统方法。但这种设计有两个缺点，原因如下：首先，低频均衡器通常要求零点和极点都出现在相对较低的频率上(例如，200MHz～500MHz左右)。在图4所示的电路中，零点频率为1/(2*pi*Cd*Rd)，极点频率为1/{2*pi*Cd*[Rd||(1/gm)]}，其中gm是栅极连接到“Vip”和“Vim”的晶体管的跨导。如果极点频率需要接近零频率，那么Cd*[Rd||(1/gm)]的值应该接近Cd*Rd，也就是说Rd与(1/gm)相比应该很小。合理的Rd值为(1/gm)的10％～30％。另一方面，零频率较低，这意味着Cd*Rd项需要较大。例如，如果给定1/gm＝50欧姆，Rd＝0.2*(1/gm)＝10欧姆，零点频率设为300MHz，则Cd的值需要为53pF，这在实际的高速AFE集成电路设计中是无法实现的。其次，高速AFE电路通常需要达到一定的线性度要求。为了获得良好的线性度，输入差分对通常采用源衰减技术。在图4所示的电路中，电阻Rd充当源衰减电阻。为了获得良好的线性度，Rd需要很大，通常相当于(1/gm)的5倍至20倍，但这与低频均衡器中Rd需要很小的事实相反。
发明内容
本申请的目的在于提供一种高速接收机中实现可编程低频均衡器的电路，实现功率、面积和线性度之间的权衡。
本申请公开了一种高速接收机中实现可编程低频均衡器的电路，包括：放大器、滤波器和积分器，其中输入电压分别输入到所述放大器和滤波器的输入端，所述放大器和滤波器的输出端分别输入到所述积分器；
当所述滤波器为低通滤波器时，所述积分器对所述放大器的输出和所述滤波器的输出进行相减并生成输出电压，其中所述放大器的增益为A，所述滤波器的增益为所述输出电压相对于所述输入电压的增益为/> 其中，0<k<1，p为所述低通滤波器的主极点，s为拉普拉斯变换复数；
当所述滤波器为高通滤波器时，所述积分器对所述放大器的输出和所述滤波器的输出进行相加并生成输出电压，其中所述放大器的增益为A，所述滤波器的增益为所述输出电压相对于所述输入电压的增益为/> 其中，0<k<1，p为所述低通滤波器的主极点，s为拉普拉斯变换复数。
在一个优选例中，所述k的取值范围为0.1～0.2。
在一个优选例中，所述放大器包括第一晶体管、第二晶体管、第一滤波电路、第二滤波电路、第三电阻、第四电阻和第一电流源，其中，所述第一晶体管的栅极接收一对差分输入电压的正相输入电压，所述第二晶体管的栅极接收一对差分输入电压的负相输入电压，所述第一晶体管的源极通过所述第一滤波电路连接所述第一电流源，所述第二晶体管的源极通过所述第二滤波电路连接所述第一电流源，所述第一晶体管的漏极经由所述第三电阻连接电源端，所述第二晶体管的漏极经由所述第四电阻连接电源端；
当所述滤波器为低通滤波器时，所述滤波器包括第一电阻、第一电容、第二电阻、第二电容、第三晶体管、第四晶体管和第二电流源，其中，所述第一电阻的一端接收所述正相输入电压，另一端连接所述第三晶体管的栅极，所述第一电容并联于所述第三晶体管的栅极和地端之间，所述第三晶体管漏极连接所述第二晶体管的漏极，所述第二电阻的一端接收所述负相输入电压，另一端连接所述第四晶体管的栅极，所述第二电容并联于所述第四晶体管的栅极和地端之间，所述第四晶体管的漏极连接所述第一晶体管的漏极，所述第三晶体管的源极和所述第四晶体管的源极均连接到所述第二电流源。
在一个优选例中，所述第一晶体管与所述第三晶体管的宽长比的比值以及所述第二晶体管与所述第四晶体管的宽长比的比值为5～10，所述第一电流源与所述第二电流源的比值为5～10。
在一个优选例中，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管为NMOS晶体管。
在一个优选例中，所述放大器包括第五晶体管、第六晶体管、第一滤波电路、第二滤波电路、第七电阻、第八电阻和第三电流源，其中，所述第五晶体管的栅极接收一对差分输入电压的正相输入电压，所述第六晶体管的栅极接收一对差分输入电压的负相输入电压，所述第五晶体管的源极通过所述第一滤波电路连接所述第三电流源，所述第六晶体管的源极通过所述第二滤波电路连接所述第三电流源，所述第五晶体管的漏极经由所述第七电阻连接电源端，所述第六晶体管的漏极经由所述第八电阻连接电源端；
当所述滤波器为高通滤波器时，所述滤波器包括第三电容、第四电容、第五电阻、第六电阻、第七晶体管、第八晶体管和第四电流源，其中，所述第三电容的一端接收所述正相输入电压，所述第三电容的另一端连接所述第八晶体管的栅极，所述第五电阻并联于所述第八晶体管的栅极和地端之间，所述第八晶体管漏极连接所述第五晶体管的漏极，所述第四电容的一端接收所述负相输入电压，所述第四电容的另一端连接所述第七晶体管的栅极，所述第六电阻并联于所述第七晶体管的栅极和地端之间，所述第七晶体管的漏极连接所述第六晶体管的漏极，所述第七晶体管的源极和所述第八晶体管的源极均连接到所述第四电流源。
在一个优选例中，所述第五晶体管与所述第七晶体管的宽长比的比值以及所述第六晶体管与所述第八晶体管的宽长比的比值为5～10，所述第三电流源与所述第四电流源的比值为5～10。
在一个优选例中，所述放大器包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一滤波电路、第二滤波电路、第七电容、第八电容、第十一电阻、第十二电阻、第十三电阻和第五电流源，其中，所述第五晶体管的栅极接收一对差分输入电压的正相输入电压，所述第六晶体管的栅极接收一对差分输入电压的负相输入电压，所述第五晶体管的源极通过所述第一滤波电路连接所述第五电流源，所述第六晶体管的源极通过所述第二滤波电路连接所述第五电流源，所述第五晶体管的漏极连接所述第七晶体管的漏极，所述第七晶体管的源极连接电源端，所述第六晶体管的漏极连接所述第八晶体管的漏极，所述第八晶体管的源极连接电源端，所述第七电容的一端接收一对差分输入电压的正相输入电压，所述第七电容的另一端连接所述第七晶体管的栅极，所述第十一电阻连接于所述第七晶体管的栅极与地端之间，所述第八电容的一端接收一对差分输入电压的负相输入电压，所述第八电容的另一端连接所述第八晶体管的栅极，所述第十二电阻连接于所述第八晶体管的栅极与地端之间，所述第十三电阻连接于所述第五晶体管的漏极和所述第六晶体管的漏极之间；
当所述滤波器为高通滤波器时，所述滤波器包括第五电容、第六电容、第九电阻、第十电阻、第九晶体管和第十晶体管，其中，所述第九晶体管的漏极连接所述第五晶体管的漏极，所述第九晶体管的源极连接电源端，所述第十晶体管的漏极连接所述第六晶体管的漏极，所述第十晶体管的源极连接电源端，所述第五电容的一端接收一对差分输入电压的正相输入电压，所述第五电容的另一端连接所述第九晶体管的栅极，所述第九电阻连接于所述第九晶体管的栅极与地端之间，所述第六电容的一端接收一对差分输入电压的负相输入电压，所述第六电容的另一端连接所述第十晶体管的栅极，所述第十电阻连接于所述第十晶体管的栅极与地端之间。
在一个优选例中，所述第七晶体管与所述第九晶体管的宽长比的比值以及所述第八晶体管与所述第十晶体管的宽长比的比值为5～10。
在一个优选例中，所述第五晶体管和第六晶体管为NMOS晶体管，所述第七晶体管、第八晶体管、第九晶体管和第十晶体管为PMOS晶体管。
相对于现有技术，本申请至少具有以下有益效果：
首先，本申请的实现方式比传统设计的功耗小，因为传统设计在主AFE信号路径中插入了一个带有低频零极对的单AFE级，功耗很大。但本申请提出的设计在原有AFE级的任一级上并行引入了辅助路径，而这些辅助路径只需要主路径中一个AFE级的10％～20％，这比传统设计节省了大量功耗。
其次，本申请中的RC滤波器所需的面积小于传统设计中的Rd和Cd面积。在传统设计中，Rd非常小，Cd非常大，但在提出的设计设计中，RC滤波器中的R值和C值的选择是R*C＝Rd*Cd。但R和C的值可以任意选择，经过优化后，其面积比Rd和Cd小得多。
第三，本申请的设计不影响AFE主通路的设计，因此主通路中的AFE级可以使用相对较大的Rd作为其源衰减网络，从而使AFE设计具有更好的线性度。此外，即使没有源衰减，低频归零路径的线性度也很容易满足设计要求。因为低频归零路径的增益很小，所以该通路的非线性效应也相对较小。此外，调整低频归零路径中输入差分对晶体管的过驱动电压也能提高该通路的线性度。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1示出了有线信道的典型插入损耗曲线。
图2示出了典型有线接收机AFE的传递函数。
图3分别示出了不带低频均衡器的AFE和带低频均衡器的AFE的输出响应曲线。
图4示出了传统的实现低频均衡器的电路。
图5是根据本申请一个实施例中的高速接收机中实现可编程低频均衡器的电路的原理示意图。
图6是根据本申请另一个实施例中的高速接收机中实现可编程低频均衡器的电路的原理示意图。
图7是根据本申请一个实施例中的高速接收机中实现可编程低频均衡器的电路的具体结构示意图。
图8是根据本申请另一个实施例中的高速接收机中实现可编程低频均衡器的电路的具体结构示意图。
图9是根据本申请又一个实施例中的高速接收机中实现可编程低频均衡器的电路的具体结构示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为了克服传统设计的困难，本申请提出了两种低频均衡器的设计结构。所提出的高速有线接收机低频均衡器的基本结构如图5和图6所示。如图5所示，一种典型放入低频均衡器设计包括从输入节点“Vin”到输出节点“Vout”的两条路径，这两条路径包括一条主路径和一条低通滤波路径。如图6所示，另一种典型的低频均衡器设计包括从输入节点“Vin”到输出节点“Vout”的两条路径，这两条路径包括一条主路径和一条高通滤波路径。
在有线接收机的AFE设计中引入低频均衡器。低频均衡器包含两个通路。图5的设计方案是主通路加上极性相反的低通滤波通路。图6的设计方案是主通路加上极性相同的高通滤波通路。
在图5的主通路加低通滤波器通路的设计中，低频均衡器的直流增益可通过改变低通滤波器通路的直流增益来调整；低频均衡器的零点和极点位置可通过改变低通滤波器通路的直流增益和极点位置来调整。
在图6的主通路加高通滤波通路设计中，低频均衡器的高频增益可通过改变高通滤波通路的高频增益来调整；低频均衡器的零点和极点位置可通过改变高通滤波通路的高频增益和极点位置来调整。此外，AFE设计结构可增加另一条低频均衡器路径。
在AFE设计中，低频均衡器的实现非常灵活，它可以作为级联级AFE设计中的单级，也可以与级联级AFE设计中的一级合并。图7、图8和图9显示了AFE中低频均衡器级的三种典型实现方式。在这三种低频均衡器的实现中，它们都打破了图4所示传统设计中难以打破的功率、面积和线性度之间的权衡。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
实施例一
图5中高速接收机中实现可编程低频均衡器的电路包括放大器(A)101、滤波器102和积分器103。其中输入电压Vin分别输入到放大器101和滤波器102的输入端，放大器101和滤波器102的输出端分别输入到积分器103。当滤波器102为低通滤波器时，积分器103对放大器101的输出和滤波器102的输出进行相减并生成输出电压Vout。
在图5中，主通路放大器101的增益为A，低通滤波通路滤波器102的增益为其中0<k<1，kA为低通滤波通路的直流增益，p为低通滤波通路的主极点，s为拉普拉斯变换复数。主通路和低通滤波通路的极性相反。从输入节点“Vin”到输出节点“Vout”的传递函数如式(1)所示。
该传递函数包含一个零点和一个极点。该传递函数的直流增益为A*(1-k)。为了使零点频率接近极点频率，通常将k设为一个较小的值，取值范围约为0.1～0.2。
图7示出了包括一条主通路和一条极性相反的低通滤波通路的具体设计方案。其中放大器101包括第一晶体管M1、第二晶体管M2、第一滤波电路104、第二滤波电路105、第三电阻R3、第四电阻R4和第一电流源I1，其中，第一晶体管M1的栅极接收一对差分输入电压的正相输入电压Vip，第二晶体管M2的栅极接收一对差分输入电压的负相输入电压Vim，第一晶体管M1的源极通过第一滤波电路104连接第一电流源I1，第二晶体管M2的源极通过第二滤波电路105连接第一电流源I1，第一晶体管M1的漏极经由第三电阻R3连接电源端VDDA，第二晶体管M2的漏极经由第四电阻R3连接电源端VDDA。第一滤波电路104包括并联连接于第一晶体管M1的源极和地端之间的电阻Rd和电容Cd。第二滤波电路105包括并联连接于第二晶体管M2的源极和地端之间的电阻Rd和电容Cd。在一个实施例中，第一晶体管M1和第二晶体管M2为NMOS晶体管。
继续参考图7所示，滤波器102包括第一电阻R1、第一电容C1、第二电阻R2、第二电容C2、第三晶体管M3、第四晶体管M4和第二电流源I2，其中，第一电阻R1的一端接收正相输入电压Vip，第一电阻R1的另一端连接第三晶体管M3的栅极，第一电容C1并联于第三晶体管M3的栅极和地端之间，第三晶体管M3漏极连接第二晶体管M2的漏极，第二电阻R2的一端接收负相输入电压Vim，第二电阻R2的另一端连接第四晶体管M4的栅极，第二电容C2并联于第四晶体管M4的栅极和地端之间，第四晶体管M4的漏极连接第一晶体管M1的漏极，第三晶体管M3的源极和第四晶体管M4的源极均连接到第二电流源I2。在一个实施例中，第三晶体管M3和第四晶体管M4为NMOS晶体管。
在一个实施例中，第一晶体管M1与第三晶体管M3的宽长比的比值以及第二晶体管M2与第四晶体管M4的宽长比的比值为5～10。
在一个实施例中，第一电流源I1与第二电流源I2的比值为5～10。
在图7中，主通路的直流增益为A，低通滤波通路的直流增益为k*A，其中系数k可通过调整栅极连接到“Vip_lpf”和“Vim_lpf”的差分对的偏置电流进行调整。低频均衡器的直流增益为A*(1-k)。低频均衡器的极点位置可通过在“Vip”和“Vip_lpf”(或“Vim”和“Vim_lpf”)之间调节RC低通滤波器的电容和电阻值来调整。低频均衡器的零点位置可通过在“Vip”和“Vip_lpf”(或“Vim”和“Vim_lpf”)之间调节RC低通滤波器的电容和电阻值以及系数k来调整。
实施例二
图6中高速接收机中实现可编程低频均衡器的电路包括放大器(A)201、滤波器202和积分器203。其中输入电压Vin分别输入到放大器201和滤波器202的输入端，放大器201和滤波器202的输出端分别输入到积分器203。当滤波器202为高通滤波器时，积分器203对放大器201的输出和滤波器202的输出进行相加并生成输出电压Vout。
在图6中，主通路放大器201的增益为A，高通滤波通路滤波器202的增益为其中0<k<1。kA为低通滤波通路的高频增益，p为高通滤波通路的主极点，s为拉普拉斯变换复数。主通路和高通滤波通路的极性相同。从输入节点“Vin”到输出节点“Vout”的传递函数如式(2)所示。
该传递函数包含一个零点和一个极点。该传递函数的直流增益为A*(1+k)。为了使零点频率接近极点频率，通常将k设为一个较小的值，取值范围约为0.1～0.2。
图8示出了包括一条主通路和一条极性相同的高通滤波通路的具体设计方案。其中放大器201包括第五晶体管M5、第六晶体管M6、第一滤波电路204、第二滤波电路205、第七电阻R7、第八电阻R8和第三电流源I3，其中，第五晶体管M5的栅极接收一对差分输入电压的正相输入电压Vip，第六晶体管M6的栅极接收一对差分输入电压的负相输入电压Vim，第五晶体管M5的源极通过第一滤波电路204连接第三电流源I3，第六晶体管M6的源极通过第二滤波电路205连接第三电流源I3，第五晶体管M5的漏极经由第七电阻R7连接电源端，第六晶体管M6的漏极经由第八电阻R8连接电源端VDDA。第一滤波电路204包括并联连接于第五晶体管M5的源极和地端之间的电阻Rd和电容Cd。第二滤波电路205包括并联连接于第六晶体管M6的源极和地端之间的电阻Rd和电容Cd。在一个实施例中，第五晶体管M5和第六晶体管M6为NMOS晶体管。
继续参考图8所示，当滤波器202为高通滤波器时，滤波器202包括第三电容C3、第四电容C4、第五电阻R5、第六电阻R6、第七晶体管M7、第八晶体管M8和第四电流源I4。第三电容C3的一端接收正相输入电压Vip，第三电容C3的另一端连接第八晶体管M8的栅极，第五电阻R5并联于第八晶体管M8的栅极和地端之间，第八晶体管M8漏极连接第五晶体管M5的漏极，第四电容C4的一端接收负相输入电压Vim，第四电容C4的另一端连接第七晶体管M7的栅极，第六电阻R6并联于第七晶体管M7的栅极和地端之间，第七晶体管M7的漏极连接第六晶体管M6的漏极，第七晶体管M7的源极和第八晶体管M8的源极均连接到第四电流源I4。在一个实施例中，第七晶体管M7和第八晶体管M8为NMOS晶体管。
在一个实施例中，第五晶体管M5与第七晶体管M7的宽长比的比值以及第六晶体管M6与第八晶体管M8的宽长比的比值为5～10。
在一个实施例中，第三电流源M3与第四电流源M4的比值为5～10。
在图8中，主通路的增益为A，低频均衡器的高频增益为A*(1+k)。低频均衡器的极点位置可通过调整RC高通滤波器“Vip”和“Vip_hpf”(或“Vim”和“Vim_hpf”)之间的电阻和电容值来调整。低频均衡器的零点位置可通过在“Vip”和“Vip_hpf”(或“Vim”和“Vim_hpf”)之间调整RC高通滤波器的电容和电阻值以及增益系数k来调整。系数k可通过调整栅极连接到“Vip_hpf”和“Vim_hpf”的差分对的偏置电流进行调整。
实施例三
在另一个实施例中，高速接收机中实现可编程低频均衡器的电路的具体结构如图9所示，放大器201包括第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一滤波电路、第二滤波电路、第七电容C7、第八电容C8、第十一电阻R11、第十二电阻R12、第十三电阻R13和第五电流源I5，其中，第五晶体管M5的栅极接收一对差分输入电压的正相输入电压Vip，第六晶体管M6的栅极接收一对差分输入电压的负相输入电压Vim，第五晶体管M5的源极通过第一滤波电路连接第五电流源I5，第六晶体管M6的源极通过第二滤波电路连接第五电流源I5，第五晶体管M5的漏极连接第七晶体管M7的漏极，第七晶体管M7的源极连接电源端VDDA，第六晶体管M6的漏极连接第八晶体管M8的漏极，第八晶体管M8的源极连接电源端VDDA，第七电容C7的一端接收一对差分输入电压的正相输入电压Vip，第七电容C7的另一端连接第七晶体管M7的栅极，第十一电阻R11连接于第七晶体管M7的栅极与地端之间，第八电容C8的一端接收一对差分输入电压的负相输入电压Vim，第八电容C8的另一端连接第八晶体管M8的栅极，第十二电阻R12连接于第八晶体管M8的栅极与地端之间，第十三电阻R13连接于第五晶体管M5的漏极和第六晶体管M6的漏极之间。在一个实施例中，第五晶体管M5和第六晶体管M6为NMOS晶体管，第七晶体管M7和第八晶体管M8为PMOS晶体管。
继续参考图9所示，当滤波器202为高通滤波器时，滤波器202包括第五电容C5、第六电容C6、第九电阻R9、第十电阻R10、第九晶体管M9和第十晶体管M10，其中，第九晶体管M9的漏极连接第五晶体管M5的漏极，第九晶体管M9的源极连接电源端VDDA，第十晶体管M10的漏极连接第六晶体管M6的漏极，第十晶体管M10的源极连接电源端VDDA，第五电容C5的一端接收一对差分输入电压的正相输入电压Vip，第五电容C5的另一端连接第九晶体管M9的栅极，第九电阻R9连接于第九晶体管M9的栅极与地端之间，第六电容C6的一端接收一对差分输入电压的负相输入电压Vim，第六电容C6的另一端连接第十晶体管M10的栅极，第十电阻R10连接于第十晶体管M10的栅极与地端之间。在一个实施例中，第九晶体管M9和第十晶体管M10为PMOS晶体管。
在一个实施例中，第七晶体管M7与第九晶体管M9的宽长比的比值以及第八晶体管M8与第十晶体管M10的宽长比的比值为5～10。
在图9中，包括一条主通路(由M5、M6、I5组成)和一条高频归零路径(由C7、C8、R11、R12、M7、M8组成)。图9中设计还引入了另一条低频归零路径(由C5、C6、R9、R10、M9、M10组成)。高频归零路径可在高频(5G～10GHz以上)提供额外的信号增益。而低频频归零路径则起到低频均衡器的作用(频率为200MHz～500MHz)。
在传统设计中，PMOS电流源器件M7～M10通常连接在一个固定的偏置电压上。为了实现低频和/或高频均衡器，需要引入额外的差分对用于信号注入，这意味着更多的电流消耗。
这种设计方案的优点在于无需为“Vip_hpf_LO”、“Vim_hpf_LO”、“Vip_hpf_HI”和“Vim_hpf_HI”的信号注入引入其他差分对。相反，可以将电流源分成几个部分(M7+M9、M8+M10)，通过这些电流源器件的栅极节点注入高通滤波器的信号。例如，“Vip_hpf_HI”和“Vip_hpf_LO”信号可分别注入M7和M9的栅极节点。
综上所述，本申请在原有AFE级的任一级上并行引入了辅助路径，这些辅助路径只需要主路径中一个AFE级的10％～20％，这比传统设计节省了大量功耗。其次，本申请中的RC滤波器所需的面积小于传统设计中的Rd和Cd面积。再次，主通路中的AFE级可以使用相对较大的Rd作为其源衰减网络，从而使AFE设计具有更好的线性度，不影响AFE主通路的设计。再次，即使没有源衰减，因为低频归零路径的增益很小，所以该通路的非线性效应也相对较小，低频归零路径的线性度也很容易满足设计要求。此外，调整低频归零路径中输入差分对晶体管的过驱动电压也能提高该通路的线性度。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (10)

1.一种高速接收机中实现可编程低频均衡器的电路，其特征在于，包括：放大器、滤波器和积分器，其中输入电压分别输入到所述放大器和滤波器的输入端，所述放大器和滤波器的输出端分别输入到所述积分器；
当所述滤波器为低通滤波器时，所述积分器对所述放大器的输出和所述滤波器的输出进行相减并生成输出电压，其中所述放大器的增益为A，所述滤波器的增益为所述输出电压相对于所述输入电压的增益为/> 其中，0<k<1，p为所述低通滤波器的主极点，s为拉普拉斯变换复数；
当所述滤波器为高通滤波器时，所述积分器对所述放大器的输出和所述滤波器的输出进行相加并生成输出电压，其中所述放大器的增益为A，所述滤波器的增益为所述输出电压相对于所述输入电压的增益为/> 其中，0<k<1，p为所述低通滤波器的主极点，s为拉普拉斯变换复数。
2.如权利要求1所述的电路，其特征在于，所述k的取值范围为0.1～0.2。
3.如权利要求1所述的电路，其特征在于，所述放大器包括第一晶体管、第二晶体管、第一滤波电路、第二滤波电路、第三电阻、第四电阻和第一电流源，其中，所述第一晶体管的栅极接收一对差分输入电压的正相输入电压，所述第二晶体管的栅极接收一对差分输入电压的负相输入电压，所述第一晶体管的源极通过所述第一滤波电路连接所述第一电流源，所述第二晶体管的源极通过所述第二滤波电路连接所述第一电流源，所述第一晶体管的漏极经由所述第三电阻连接电源端，所述第二晶体管的漏极经由所述第四电阻连接电源端；
当所述滤波器为低通滤波器时，所述滤波器包括第一电阻、第一电容、第二电阻、第二电容、第三晶体管、第四晶体管和第二电流源，其中，所述第一电阻的一端接收所述正相输入电压，另一端连接所述第三晶体管的栅极，所述第一电容并联于所述第三晶体管的栅极和地端之间，所述第三晶体管漏极连接所述第二晶体管的漏极，所述第二电阻的一端接收所述负相输入电压，另一端连接所述第四晶体管的栅极，所述第二电容并联于所述第四晶体管的栅极和地端之间，所述第四晶体管的漏极连接所述第一晶体管的漏极，所述第三晶体管的源极和所述第四晶体管的源极均连接到所述第二电流源。
4.如权利要求3所述的电路，其特征在于，所述第一晶体管与所述第三晶体管的宽长比的比值以及所述第二晶体管与所述第四晶体管的宽长比的比值为5～10，所述第一电流源与所述第二电流源的比值为5～10。
5.如权利要求3所述的电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管为NMOS晶体管。
6.如权利要求1所述的电路，其特征在于，所述放大器包括第五晶体管、第六晶体管、第一滤波电路、第二滤波电路、第七电阻、第八电阻和第三电流源，其中，所述第五晶体管的栅极接收一对差分输入电压的正相输入电压，所述第六晶体管的栅极接收一对差分输入电压的负相输入电压，所述第五晶体管的源极通过所述第一滤波电路连接所述第三电流源，所述第六晶体管的源极通过所述第二滤波电路连接所述第三电流源，所述第五晶体管的漏极经由所述第七电阻连接电源端，所述第六晶体管的漏极经由所述第八电阻连接电源端；
当所述滤波器为高通滤波器时，所述滤波器包括第三电容、第四电容、第五电阻、第六电阻、第七晶体管、第八晶体管和第四电流源，其中，所述第三电容的一端接收所述正相输入电压，所述第三电容的另一端连接所述第八晶体管的栅极，所述第五电阻并联于所述第八晶体管的栅极和地端之间，所述第八晶体管漏极连接所述第五晶体管的漏极，所述第四电容的一端接收所述负相输入电压，所述第四电容的另一端连接所述第七晶体管的栅极，所述第六电阻并联于所述第七晶体管的栅极和地端之间，所述第七晶体管的漏极连接所述第六晶体管的漏极，所述第七晶体管的源极和所述第八晶体管的源极均连接到所述第四电流源。
7.如权利要求6所述的电路，其特征在于，所述第五晶体管与所述第七晶体管的宽长比的比值以及所述第六晶体管与所述第八晶体管的宽长比的比值为5～10，所述第三电流源与所述第四电流源的比值为5～10。
8.如权利要求1所述的电路，其特征在于，所述放大器包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一滤波电路、第二滤波电路、第七电容、第八电容、第十一电阻、第十二电阻、第十三电阻和第五电流源，其中，所述第五晶体管的栅极接收一对差分输入电压的正相输入电压，所述第六晶体管的栅极接收一对差分输入电压的负相输入电压，所述第五晶体管的源极通过所述第一滤波电路连接所述第五电流源，所述第六晶体管的源极通过所述第二滤波电路连接所述第五电流源，所述第五晶体管的漏极连接所述第七晶体管的漏极，所述第七晶体管的源极连接电源端，所述第六晶体管的漏极连接所述第八晶体管的漏极，所述第八晶体管的源极连接电源端，所述第七电容的一端接收一对差分输入电压的正相输入电压，所述第七电容的另一端连接所述第七晶体管的栅极，所述第十一电阻连接于所述第七晶体管的栅极与地端之间，所述第八电容的一端接收一对差分输入电压的负相输入电压，所述第八电容的另一端连接所述第八晶体管的栅极，所述第十二电阻连接于所述第八晶体管的栅极与地端之间，所述第十三电阻连接于所述第五晶体管的漏极和所述第六晶体管的漏极之间；
当所述滤波器为高通滤波器时，所述滤波器包括第五电容、第六电容、第九电阻、第十电阻、第九晶体管和第十晶体管，其中，所述第九晶体管的漏极连接所述第五晶体管的漏极，所述第九晶体管的源极连接电源端，所述第十晶体管的漏极连接所述第六晶体管的漏极，所述第十晶体管的源极连接电源端，所述第五电容的一端接收一对差分输入电压的正相输入电压，所述第五电容的另一端连接所述第九晶体管的栅极，所述第九电阻连接于所述第九晶体管的栅极与地端之间，所述第六电容的一端接收一对差分输入电压的负相输入电压，所述第六电容的另一端连接所述第十晶体管的栅极，所述第十电阻连接于所述第十晶体管的栅极与地端之间。
9.如权利要求8所述的电路，其特征在于，所述第七晶体管与所述第九晶体管的宽长比的比值以及所述第八晶体管与所述第十晶体管的宽长比的比值为5～10。
10.如权利要求8所述的电路，其特征在于，所述第五晶体管和第六晶体管为NMOS晶体管，所述第七晶体管、第八晶体管、第九晶体管和第十晶体管为PMOS晶体管。
CN202311709161.3A 2023-12-13 2023-12-13 高速接收机中实现可编程低频均衡器的电路 Pending CN117559962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311709161.3A CN117559962A (zh) 2023-12-13 2023-12-13 高速接收机中实现可编程低频均衡器的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311709161.3A CN117559962A (zh) 2023-12-13 2023-12-13 高速接收机中实现可编程低频均衡器的电路

Publications (1)

Publication Number Publication Date
CN117559962A true CN117559962A (zh) 2024-02-13

Family

ID=89811005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311709161.3A Pending CN117559962A (zh) 2023-12-13 2023-12-13 高速接收机中实现可编程低频均衡器的电路

Country Status (1)

Country Link
CN (1) CN117559962A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047636A1 (en) * 2005-08-30 2007-03-01 Lg Electronics Inc. High speed line equalizer and method thereof
US20140195577A1 (en) * 2012-08-30 2014-07-10 Avatekh, Inc. Method and Apparatus for Signal Filtering and for Improving Properties of Electronic Devices
US20150341196A1 (en) * 1998-10-21 2015-11-26 Parkervision, Inc. Method and System for Down-Converting an Electromagnetic Signal, and Transforms for Same, and Aperture Relationships
CN111835305A (zh) * 2020-07-01 2020-10-27 牛芯半导体(深圳)有限公司 新型可编程线性均衡电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150341196A1 (en) * 1998-10-21 2015-11-26 Parkervision, Inc. Method and System for Down-Converting an Electromagnetic Signal, and Transforms for Same, and Aperture Relationships
US20070047636A1 (en) * 2005-08-30 2007-03-01 Lg Electronics Inc. High speed line equalizer and method thereof
US20140195577A1 (en) * 2012-08-30 2014-07-10 Avatekh, Inc. Method and Apparatus for Signal Filtering and for Improving Properties of Electronic Devices
CN111835305A (zh) * 2020-07-01 2020-10-27 牛芯半导体(深圳)有限公司 新型可编程线性均衡电路

Similar Documents

Publication Publication Date Title
EP0851578B1 (en) Filter circuit
Lewinski et al. A 30-MHz fifth-order elliptic low-pass CMOS filter with 65-dB spurious-free dynamic range
Safari et al. CMOS first-order current-mode all-pass filter with electronic tuning capability and its applications
US9531335B2 (en) Method and circuitry for CMOS transconductor linearization
CN102723918B (zh) 一种跨导放大器、电阻、电感以及滤波器
Chen Current‐mode dual‐output ICCII‐based tunable universal biquadratic filter with low‐input and high‐output impedances
CN117559962A (zh) 高速接收机中实现可编程低频均衡器的电路
El-Gamal et al. Balanced log-domain filters for VHF applications
Kumngern et al. Fully‐balanced four‐terminal floating nullor for ultra‐low voltage analogue filter design
KR100298090B1 (ko) 주파수의존저항기
Castello et al. A very linear BiCMOS transconductor for high-frequency filtering applications
Tangsrirat Electronically tunable multi-terminal floating nullor and its application
Komanapalli et al. A new realization of third-order Inverse Bandpass filter and its application as an oscillator
CN111835304B (zh) 一种用于传感器模拟前端的跨导运算放大器
Souliotis et al. Current-mode differential wave active filters
Kumngern et al. High-input impedance four-input one-output voltage-mode universal filter using OTAs
Upathamkuekool et al. A compensation technique for compact low-voltage low-power active-RC filters
Lopez‐Martin et al. A proposal for high‐performance CCII‐based analogue CMOS design
Deng et al. Design of a 1 V 250 MHz current-mode filter in conventional CMOS process
US6240131B1 (en) Digitally controlled transmission line equalizer
Acosta et al. A CMOS transconductor with 90 dB SFDR and low sensitivity to mismatch
Zaffer et al. First order lowpass and highpass filter using pole model of operational amplifier
WO2019169567A1 (zh) 一种低压高速可编程均衡电路
Mehrmanesh et al. An ultra low-voltage Gm-C filter for video applications
CN109302163A (zh) 一种改进型抗混叠滤波电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination