CN115242585B - 基于前馈技术的连续时间线性均衡器电路 - Google Patents

基于前馈技术的连续时间线性均衡器电路 Download PDF

Info

Publication number
CN115242585B
CN115242585B CN202211150974.9A CN202211150974A CN115242585B CN 115242585 B CN115242585 B CN 115242585B CN 202211150974 A CN202211150974 A CN 202211150974A CN 115242585 B CN115242585 B CN 115242585B
Authority
CN
China
Prior art keywords
load
frequency
mos tube
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211150974.9A
Other languages
English (en)
Other versions
CN115242585A (zh
Inventor
丁浩
刘继斌
查淞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202211150974.9A priority Critical patent/CN115242585B/zh
Publication of CN115242585A publication Critical patent/CN115242585A/zh
Application granted granted Critical
Publication of CN115242585B publication Critical patent/CN115242585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种基于前馈技术的连续时间线性均衡器电路，属于电路设计技术领域。所述电路包括：输入端口，用于输入信道传输过程中的输入差分信号；基本放大模块，用于对输入差分信号进行低频补偿，得到低频增益信号传输至输出端口；前馈模块，用于根据高通选频网络提取输入差分信号中的高频信号进行高频补偿，得到高频增益信号传输至输出端口；输出端口，用于接收并叠加高频增益信号和低频增益信号，得到输出差分信号。采用本方法可以根据高通选频网络将信道传输过程中受到损耗的输入差分信号中的高频信号提取至前馈模块进行高频补偿，有效避免了传统结构中高频补偿强度与低频增益相互制约的问题，从而保证了信号传输的质量。

Description

基于前馈技术的连续时间线性均衡器电路
技术领域
本申请涉及电路设计技术领域，特别是涉及一种基于前馈技术的连续时间线性均衡器电路。
背景技术
连续时间线性均衡（Continuous Time Linear Equalization，CTLE）通常用在高速串口的接收端，用于补偿非理想信道对高频分量的损耗。传统连续时间线性均衡采用源极退化形式的共源极放大器，电路结构如图1(a)所示，幅频响应如图1(b)所示，根据图1可以知道，传统连续时间线性均衡电路中包括输入信号Vip/Vin、输出信号Vout、电容CL、负载RL、源极退化电阻RS、退化电容CS和尾电流源，电路中的退化电阻RS和退化电容CS在传递函数中引入了一个零极点对(ωz，ωp1)，从而在频率响应中引入了+20dB/dec的斜率，其中
Figure 560023DEST_PATH_IMAGE001
为零点，
Figure 227765DEST_PATH_IMAGE002
为第一极点，还存在
Figure 365485DEST_PATH_IMAGE003
为第二极点，零点处对应的低频增益为
Figure 624428DEST_PATH_IMAGE004
，第一极点和第二极点对应的高频增益为
Figure 847599DEST_PATH_IMAGE005
。通过调整RS和CS的值，可以实现对高频损耗的补偿。从图1可以看出，传统连续时间线性均衡结构是通过降低低频增益，提升高频分量的相对幅度，来实现高频损耗补偿。在高补偿强度下会导致低频增益恶化，输出信号眼图的眼高受到压缩，进而增大电平判决误码率，降低信号传输质量。
发明内容
基于此，有必要针对上述技术问题，提供一种能够保证信号传输质量，平衡高频补偿和低频增益的基于前馈技术的连续时间线性均衡器电路。
一种基于前馈技术的连续时间线性均衡器电路，所述电路包括：
输入端口，用于输入信道传输过程中的输入差分信号；
基本放大模块，用于对输入差分信号进行低频补偿，得到低频增益信号传输至输出端口；
前馈模块，用于根据高通选频网络提取输入差分信号中的高频信号进行高频补偿，得到高频增益信号传输至输出端口；
输出端口，用于接收并叠加高频增益信号和低频增益信号，得到输出差分信号。
在其中一个实施例中，基本放大模块包括第一MOS管、第三MOS管、第一负载、第二负载和第一尾电流源；
第一MOS管的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第一输入信号，第三MOS管的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第二输入信号，第一MOS管的漏极和第三MOS管的漏极通过第一负载和第二负载接入电源，第一MOS管的漏极连接输出端口输出所述输出差分信号中的第一输出信号，第三MOS管的漏极连接输出端口输出所述输出差分信号中的第二输出信号，第一MOS管的源极和第三MOS管的源极耦合在一起通过第一尾电流源接地。
在其中一个实施例中，前馈模块包括第二MOS管、第四MOS管、耦合电容、前馈负载和第二尾电流源；
第二MOS管的漏极和第四MOS管的漏极通过前馈负载接入电源，第二MOS管的源极和第四MOS管的源极耦合在一起通过第二尾电流源接地，耦合电容的两端分别跨接在前馈负载的第二端和第一负载的第二端之间。
在其中一个实施例中，高通选频网络包括第一负载、前馈负载和耦合电容；
第一负载的第一端和前馈负载的第一端连接电源，第一负载的第二端与第二负载的第一端相连，前馈负载的第二端与第二MOS管的漏极或第四MOS管的漏极相连，耦合电容的两端分别跨接在前馈负载的第二端和第一负载的第二端之间。
在其中一个实施例中，电路产生的第一电路传递函数为
Figure 53452DEST_PATH_IMAGE006
其中，RL1表示第一负载，RL2表示第二负载，Cf表示耦合电容，Rf表示前馈负载，gm1表示第一MOS管或第三MOS管的跨导，gm2表示第二MOS管或第四MOS管的跨导，s表示频域。
在其中一个实施例中，第一电路传递函数产生的低频增益由基本放大模块确定，低频增益为
Figure 45679DEST_PATH_IMAGE007
，第一电路传递函数产生的高频增益为
Figure 678786DEST_PATH_IMAGE008
。
在其中一个实施例中，第一负载和前馈负载包括电阻或二极管形式的MOS管。
在其中一个实施例中，基本放大模块的组成形式还包括第一MOS管、第三MOS管、第一负载、第二负载、第一尾电流源以及退化电阻和退化电容，退化电阻和退化电容的两端分别跨接在第一MOS管的源极和第三MOS管的源极之间，退化电阻和退化电容并联，第一MOS管的源极和第三MOS管的源极分别通过第一尾电流源接地；
前馈模块的组成形式还包括第二MOS管、第四MOS管、耦合电容、前馈负载和第二尾电流源；
高通选频网络的组成形式还包括第一负载、前馈负载和耦合电容。
在其中一个实施例中，电路产生的第二电路传递函数为
Figure 389253DEST_PATH_IMAGE009
其中，RL1表示所述第一负载，RL2表示所述第二负载，Cf表示所述耦合电容，Rf表示所述前馈负载，gm1表示第一MOS管或第三MOS管的跨导，gm2表示第二MOS管或第四MOS管的跨导，s表示频域，RS表示退化电阻，CS表示退化电容。
在其中一个实施例中，第二电路传递函数产生的低频增益由基本放大模块确定，低频增益为
Figure 133218DEST_PATH_IMAGE010
，第二电路传递函数产生的高频增益为
Figure 42268DEST_PATH_IMAGE011
。当
Figure 846276DEST_PATH_IMAGE012
时，高频增益大于低频增益，可实现高频补偿功能。
上述基于前馈技术的连续时间线性均衡器电路，通过输入端口将信道传输过程中的差分信号输入连续时间均衡器进行均衡处理，电路中的基本放大模块对输入差分信号进行低频补偿，得到低频增益信号，电路中的前馈模块根据高通选频网络提取输入差分信号中的高频分量并进行放大，得到高频增益信号，最后通过输出端口接收并叠加高频增益信号和低频增益信号，得到输出差分信号。采用本电路中的高通选频网络，可以将信道传输过程中受到损耗的输入差分信号中的高频信号提取至前馈模块进行高频补偿，使得低频增益与高频补偿之间相互独立，互不影响，有效避免了传统结构中高频补偿强度与低频增益相互制约的问题，从而保证了信号传输的质量。
附图说明
图1为传统连续时间线性均衡图：图1(a)为电路结构示意图，图1(b)为幅频响应示意图；
图2为一个实施例中基于前馈技术的连续时间线性均衡器电路示意图；
图3为一个实施例中基于前馈技术的连续时间线性均衡器电路的幅频响应示意图；
图4为一个实施例中负载为二极管形式的MOS管时的电路结构示意图：图4(a) 表示前馈负载为二极管形式的MOS管，图4(b)表示第一负载为二极管形式的MOS管；
图5为另一个实施例中基于前馈技术的连续时间线性均衡器电路示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在一个实施例中，提供了一种基于前馈技术的连续时间线性均衡器电路，电路结构如图2所示，包括：
输入端口，用于输入信道传输过程中的输入差分信号Vip/Vin。
基本放大模块，用于对所述输入差分信号进行低频补偿，得到低频增益信号传输至输出端口。其中，基本放大模块包括第一MOS管M1、第三MOS管M3、第一负载RL1、第二负载RL2和第一尾电流源I1；第一MOS管M1的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第一输入信号Vip，第三MOS管M3的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第二输入信号Vin，第一MOS管M1的漏极和第三MOS管M3的漏极通过第一负载RL1和第二负载RL2接入电源，第一MOS管M1的漏极连接输出端口输出所述输出差分信号中的第一输出信号Von，第三MOS管M3的漏极连接输出端口输出所述输出差分信号中的第二输出信号Vop，第一MOS管M1的源极和第三MOS管M3的源极耦合在一起通过第一尾电流源I1接地。
前馈模块，用于根据高通选频网络提取所述输入差分信号中的高频信号进行高频补偿，得到高频增益信号传输至输出端口。其中，前馈模块包括第二MOS管M2、第四MOS管M4、耦合电容Cf、前馈负载Rf和第二尾电流源I2；第二MOS管M2的漏极和第四MOS管M4的漏极通过前馈负载Rf接入电源，第二MOSM2管的源极和第四MOS管M4的源极耦合在一起通过第二尾电流源I2接地，耦合电容Cf的两端分别跨接在前馈负载Rf的第二端和第一负载RL1的第二端之间。
具体地，高通选频网络包括第一负载RL1、前馈负载Rf和耦合电容Cf；第一负载RL1的第一端和前馈负载Rf的第一端连接电源，第一负载RL1的第二端与第二负载RL2的第一端相连，前馈负载Rf的第二端与第二MOS管M2的漏极或第四MOS管M4的漏极相连，耦合电容Cf的两端分别跨接在前馈负载Rf的第二端和第一负载RL1的第二端之间。
输出端口，用于接收并叠加所述高频增益信号和所述低频增益信号，得到输出差分信号Vop/Von。
在本实施例中，通过上述基于前馈技术的连续时间线性均衡器电路产生的第一电路传递函数为
Figure 44039DEST_PATH_IMAGE013
式中，gm1表示第一MOS管或第三MOS管的跨导，gm2表示第二MOS管或第四MOS管的跨导，s表示频域。
第一电路传递函数对应的幅频响应曲线如图3所示，由图3可知，前馈模块使得第一电路传递函数中产生了一对零极点(ωz，ωp)，从而在幅频响应中引入了+20dB/dec的斜率，实现了高频补偿，其中，零点ωz处的低频增益由基本放大模块确定，不受前馈模块影响，低频增益为
Figure 591695DEST_PATH_IMAGE014
，极点ωp处的高频增益为
Figure 292935DEST_PATH_IMAGE015
。当gm2/gm1>RL1/Rf时，高频增益大于低频增益，可实现高频补偿功能。可以发现，本发明所提电路中的高频补偿强度由 gm2和Rf决定，与低频增益无关，避免了传统结构中补偿强度与低频增益相互制约的问题。
在其中一个实施例中，如图4所示，本发明所提的基于前馈技术的连续时间线性均衡器电路中的第一负载RL1和前馈负载Rf可以采用电阻形式，也可以采用连接成二极管形式的MOS管代替，由连接成二极管形式的MOS管组成的前馈负载Rf如图4(a)所示，其中
Figure 533423DEST_PATH_IMAGE016
，gmf表示使用的MOS管跨导。由连接成二极管形式的MOS管组成的第一负载RL1如图4(b)所示，其中
Figure 952903DEST_PATH_IMAGE017
，gmL1表示使用的MOS管跨导。
在另一个实施例中，本发明所提的基于前馈技术的连续时间线性均衡器电路可以由将前馈模块与图1中的传统连续时间线性均衡电路进行叠加得到，电路结构如图5所示，包括：
输入端口，用于输入信道传输过程中的输入差分信号Vip/Vin。
基本放大模块，用于对所述输入差分信号进行低频补偿，得到低频增益信号传输至输出端口。其中，基本放大模块包括第一MOS管M1、第三MOS管M3、第一负载RL1、第二负载RL2、第一尾电流源I1、退化电阻Rs与退化电容Cs；第一MOS管M1的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第一输入信号Vip，第三MOS管M3的栅极连接输入端口，根据输入端口输入所述输入差分信号中的第二输入信号Vin，第一MOS管M1的漏极和第三MOS管M3的漏极通过第一负载RL1和第二负载RL2接入电源，第一MOS管M1的漏极连接输出端口输出所述输出差分信号中的第一输出信号Von，第三MOS管M3的漏极连接输出端口输出所述输出差分信号中的第二输出信号Vop，退化电阻RS和退化电容CS的两端分别跨接在第一MOS管M1的源极和第三MOS管M3的源极之间，退化电阻RS和退化电容CS并联，第一MOS管M1的源极和第三MOS管M3的源极分别通过第一尾电流源I1接地。
前馈模块，用于根据高通选频网络提取所述输入差分信号中的高频信号进行高频补偿，得到高频增益信号传输至输出端口。其中，前馈模块包括第二MOS管M2、第四MOS管M4、耦合电容Cf、前馈负载Rf和第二尾电流源I2；第二MOS管M2的漏极和第四MOS管M4的漏极通过前馈负载Rf接入电源，第二MOS管M2的源极和第四MOS管M4的源极耦合在一起通过第二尾电流源I2接地，耦合电容Cf的两端分别跨接在前馈模块上的前馈负载Rf的第二端和基本放大模块上的第一负载RL1的第二端之间。
具体地，高通选频网络包括第一负载RL1、前馈负载Rf和耦合电容Cf；基本放大模块上的第一负载RL1的第一端连接电源，第一负载RL1的第二端与第二负载RL2的第一端相连，前馈模块上的前馈负载Rf的第一端连接电源，前馈负载Rf的第二端与第二MOS管M2的漏极或第四MOS管M4的漏极相连，耦合电容Cf的两端分别跨接在在前馈模块上的前馈负载Rf的第二端和基本放大模块上的第一负载RL1的第二端之间。
输出端口，用于接收并叠加所述高频增益信号和所述低频增益信号，得到输出差分信号Vop/Von。
在本实施例中，通过上述基于前馈技术的连续时间线性均衡器电路产生的第二电路传递函数为
Figure 100988DEST_PATH_IMAGE018
可以发现，第二电路传递函数的低频增益由基本放大模块确定，低频增益为低频增益为
Figure 922313DEST_PATH_IMAGE019
，不受前馈模块的影响，高频增益为
Figure 333703DEST_PATH_IMAGE020
。当
Figure 974900DEST_PATH_IMAGE021
时，高频增益大于低频增益，可实现高频补偿功能。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种基于前馈技术的连续时间线性均衡器电路，其特征在于，所述电路包括：
输入端口，用于输入信道传输过程中的输入差分信号；
基本放大模块，用于对所述输入差分信号进行低频补偿，得到低频增益信号传输至输出端口；
前馈模块，用于根据高通选频网络提取所述输入差分信号中的高频信号进行高频补偿，得到高频增益信号传输至输出端口；
输出端口，用于接收并叠加所述高频增益信号和所述低频增益信号，得到输出差分信号；
所述前馈模块包括第二MOS管、第四MOS管、耦合电容、前馈负载和第二尾电流源；
所述第二MOS管的漏极和所述第四MOS管的漏极通过所述前馈负载接入电源，所述第二MOS管的源极和所述第四MOS管的源极耦合在一起通过所述第二尾电流源接地，所述耦合电容的两端分别跨接在所述前馈负载的第二端和第一负载的第二端之间；
所述基本放大模块包括第一MOS管、第三MOS管、第一负载、第二负载和第一尾电流源；
所述第一MOS管的栅极连接所述输入端口，根据所述输入端口输入所述输入差分信号中的第一输入信号，所述第三MOS管的栅极连接所述输入端口，根据所述输入端口输入所述输入差分信号中的第二输入信号，所述第一MOS管的漏极和所述第三MOS管的漏极通过所述第一负载和所述第二负载接入电源，所述第一MOS管的漏极连接所述输出端口输出所述输出差分信号中的第一输出信号，所述第三MOS管的漏极连接所述输出端口输出所述输出差分信号中的第二输出信号，所述第一MOS管的源极和所述第三MOS管的源极耦合在一起通过所述第一尾电流源接地。
2.根据权利要求1所述的电路，其特征在于，所述高通选频网络包括所述第一负载、前馈负载和耦合电容；
所述第一负载的第一端和所述前馈负载的第一端连接电源，所述第一负载的第二端与所述第二负载的第一端相连，所述前馈负载的第二端与所述第二MOS管的漏极或所述第四MOS管的漏极相连，所述耦合电容的两端分别跨接在所述前馈负载的第二端和所述第一负载的第二端之间。
3.根据权利要求2所述的电路，其特征在于，所述电路产生的第一电路传递函数为
Figure 336529DEST_PATH_IMAGE002
其中，RL1表示所述第一负载，RL2表示所述第二负载，Cf表示所述耦合电容，Rf表示所述前馈负载，gm1表示第一MOS管或第三MOS管的跨导，gm2表示第二MOS管或第四MOS管的跨导，s表示频域。
4.根据权利要求3所述的电路，其特征在于，所述第一电路传递函数产生的低频增益由所述基本放大模块确定所述低频增益为
Figure 784828DEST_PATH_IMAGE004
，所述第一电路传递函数产生的高频增益为
Figure 361303DEST_PATH_IMAGE006
。
5.根据权利要求4所述的电路，其特征在于，所述第一负载和前馈负载包括电阻或二极管形式的MOS管。
6.根据权利要求1所述的电路，其特征在于，所述基本放大模块的组成形式还包括第一MOS管、第三MOS管、第一负载、第二负载、第一尾电流源以及退化电阻和退化电容，所述退化电阻和所述退化电容的两端分别跨接在所述第一MOS管的源极和所述第三MOS管的源极之间，所述退化电阻和所述退化电容并联，所述第一MOS管的源极和所述第三MOS管的源极分别通过第一尾电流源接地；
所述高通选频网络的组成形式还包括所述第一负载、前馈负载和耦合电容。
7.根据权利要求6所述的电路，其特征在于，所述电路产生的第二电路传递函数为
Figure 287670DEST_PATH_IMAGE008
其中，RL1表示所述第一负载，RL2表示所述第二负载，Cf表示所述耦合电容，Rf表示所述前馈负载，gm1表示第一MOS管或第三MOS管的跨导，gm2表示第二MOS管或第四MOS管的跨导，s表示频域，RS表示所述退化电阻，CS表示所述退化电容。
8.根据权利要求7所述的电路，其特征在于，所述第二电路传递函数产生的低频增益由所述基本放大模块确定，所述低频增益为
Figure 836463DEST_PATH_IMAGE010
，所述第二电路传递函数产生的高频增益为
Figure DEST_PATH_IMAGE012
。
CN202211150974.9A 2022-09-21 2022-09-21 基于前馈技术的连续时间线性均衡器电路 Active CN115242585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211150974.9A CN115242585B (zh) 2022-09-21 2022-09-21 基于前馈技术的连续时间线性均衡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211150974.9A CN115242585B (zh) 2022-09-21 2022-09-21 基于前馈技术的连续时间线性均衡器电路

Publications (2)

Publication Number Publication Date
CN115242585A CN115242585A (zh) 2022-10-25
CN115242585B true CN115242585B (zh) 2022-12-09

Family

ID=83681714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211150974.9A Active CN115242585B (zh) 2022-09-21 2022-09-21 基于前馈技术的连续时间线性均衡器电路

Country Status (1)

Country Link
CN (1) CN115242585B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115514598B (zh) * 2022-10-28 2023-02-17 中国人民解放军国防科技大学 基于反相器负电容补偿的连续时间线性均衡电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器
US9473330B1 (en) * 2015-06-05 2016-10-18 International Business Machines Corporation Continuous time linear equalizer with a programmable negative feedback amplification loop
CN108353044A (zh) * 2015-10-28 2018-07-31 华为技术有限公司 组合低频和高频连续时间线性均衡器
CN113489465A (zh) * 2021-07-22 2021-10-08 苏州瀚宸科技有限公司 一种放大器电路
CN113691234A (zh) * 2020-05-18 2021-11-23 恩智浦有限公司 高带宽连续时间线性均衡电路
CN114301441A (zh) * 2021-12-31 2022-04-08 苏州芯动微电子科技有限公司 一种线性均衡器及mipi c-phy电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263815B1 (en) * 2017-12-11 2019-04-16 Xilinx, Inc. Continuous time linear equalization
US11165456B2 (en) * 2018-04-03 2021-11-02 Semiconductor Components Industries, Llc Methods and apparatus for a continuous time linear equalizer
EP3979579B1 (en) * 2020-09-30 2023-11-15 MediaTek Singapore Pte. Ltd. Low power receiver with equalization circuit, communication unit and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器
US9473330B1 (en) * 2015-06-05 2016-10-18 International Business Machines Corporation Continuous time linear equalizer with a programmable negative feedback amplification loop
CN108353044A (zh) * 2015-10-28 2018-07-31 华为技术有限公司 组合低频和高频连续时间线性均衡器
CN113691234A (zh) * 2020-05-18 2021-11-23 恩智浦有限公司 高带宽连续时间线性均衡电路
CN113489465A (zh) * 2021-07-22 2021-10-08 苏州瀚宸科技有限公司 一种放大器电路
CN114301441A (zh) * 2021-12-31 2022-04-08 苏州芯动微电子科技有限公司 一种线性均衡器及mipi c-phy电路

Also Published As

Publication number Publication date
CN115242585A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US9473330B1 (en) Continuous time linear equalizer with a programmable negative feedback amplification loop
JP3576702B2 (ja) 可変ハイパスフィルタ
US6775529B1 (en) Active resistive summer for a transformer hybrid
US20040071219A1 (en) High speed data link with transmitter equalization and receiver equalization
US8045946B2 (en) Active resistive summer for a transformer hybrid
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
US9467313B2 (en) Continuous-time linear equalizer for high-speed receiving unit
US20100141340A1 (en) Method and apparatus for a high bandwidth amplifier with wide band peaking
CN108353044B (zh) 组合低频和高频连续时间线性均衡器
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
CN115242585B (zh) 基于前馈技术的连续时间线性均衡器电路
US20140029143A1 (en) Receiver having a wide common mode input range
DE112006001042T5 (de) Zeitkontinuierlicher Equalizer
JPH077345A (ja) 可変等化増幅器
CN111464203B (zh) 高速全双工收发器
US11211972B2 (en) High speed serializer-deserializer systems and methods
US8891704B2 (en) Transimpedance amplifier with equalization
US6545622B1 (en) Low power analog equalizer with current mode digital to analog converter
CN208015693U (zh) 一种低压高速可编程均衡电路
US8059705B2 (en) Channel equalization using frequency and phase compensation
US6489838B1 (en) Apparatus and method for equalizing received network signals using a single zero high-pass filter having selectable impedance
KR102064676B1 (ko) 판정 궤환 등화기 회로
WO2004019512A1 (en) Adaptive equalizer
CN115242586B (zh) 基于反相器的连续时间线性均衡器电路
US7200371B1 (en) Inter-modulation interference inhibiting line amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant