CN208015693U - 一种低压高速可编程均衡电路 - Google Patents
一种低压高速可编程均衡电路 Download PDFInfo
- Publication number
- CN208015693U CN208015693U CN201820306687.5U CN201820306687U CN208015693U CN 208015693 U CN208015693 U CN 208015693U CN 201820306687 U CN201820306687 U CN 201820306687U CN 208015693 U CN208015693 U CN 208015693U
- Authority
- CN
- China
- Prior art keywords
- resistance
- gain
- input terminal
- triode
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种低压高速可编程均衡电路,其包括增益提升放大级、CML差分放大级、发射极跟随器,所述增益提升放大级的输入端为均衡电路输入端,增益提升放大级的输出端连接CML差分放大级的输入端;所述CML差分放大级的输出端连接发射极跟随器的输入端;而发射极跟随器的输出端为均衡电路的输出端。本实用新型通过增益提升放大级使输入信号一路通过纯电阻网络全通通路,另一路通过电阻电容网络高通通路,从而实现高通滤波,并使有效高速信号损耗降到最小;且增益提升放大级中的两可变电流源实现均衡补偿大小可编程,根据不同应用场景不同电缆长度,调节两可变电流源的比例,从而实现合适的均衡补偿,满足多种应用需求。
Description
技术领域
本实用新型涉及电子电路技术领域,具体涉及一种低压高速可编程均衡电路。
背景技术
高速信号技术相比一般的数字信号存在很多问题,一个关键的问题就是在所有的传输介质中都存在与频率相关的传输损耗。它主要是由趋肤效应和介质损耗引起的,频率越高,趋肤效应和介质损耗就越明显,导致的传输损耗就越大。这种传输损耗引起信号的高频分量的衰减比低频分量衰减大,使得接收机接收到的信号ISI(码间干扰)严重,从而导致难以进行时钟数据恢复和高的BER(误码率),在很大程度上限制了数据传输频率和传输距离。
均衡电路就是能解决高速数据传输中由于传输线损耗引起衰减问题的一种方法。其主要作用就是抵消或减小电缆的非线性对数据传输误码率的影响,它可以明显减小数据传输的码间干扰,减小误码率。由于其在高速数据传输中的重要作用,均衡电路成为高速数据传输收发机关键部分。
现有技术中,均衡电路用一个带源极负反馈的高速差分放大器实现,反馈由固定的电阻和电容组成,电阻相当于一条全通通路,电容相当于高通通路。这个反馈由电阻和电容组成的源极负反馈差分放大器就相当于分离路径放大器,等效高通滤波器。
但目前的均衡电路存在以下问题:均衡电路的负反馈电阻和电容是固定的,一旦均衡电路设计完成后,由于电容值和电阻值是固定的,其传输函数的零点和极点也被固定,其高频增益和低频增益就是固定的。在这种情况下,如果电缆长度发生变化,导致信号的高频衰减发生变化,这个均衡电路就不能随意调节来补偿各种不同长度电缆带来的衰减。如果补偿的不充分,信号不能得到很好的恢复,影响信号质量;如果补偿过度,则信号会变形,信号质量也会受到影响。
实用新型内容
本实用新型的目的在于提供一种低压高速可编程均衡电路,其通过设置可编程均衡补偿因子,可以选择合适的均衡补偿因子,达到自适应调节的目的。
为实现上述目的,本实用新型采用的技术方案是:
一种低压高速可编程均衡电路,所述均衡电路包括增益提升放大级、CML差分放大级、发射极跟随器,所述增益提升放大级的输入端为均衡电路输入端,增益提升放大级的输出端连接CML差分放大级的输入端;所述CML差分放大级的输出端连接发射极跟随器的输入端;而发射极跟随器的输出端为均衡电路的输出端;
所述增益提升放大级包括输入共模电压偏置单元、输入阻抗匹配单元、纯电阻网络通路单元、电阻电容网络高通通路单元、第一差分放大电路和第二差分放大电路,输入共模电压偏置单元用于设置增益放大级的偏置电压,输入阻抗匹配单元用于匹配增益放大级的输入阻抗与连接芯片的输入模块板的阻抗;增益提升放大级的输入端连接纯电阻网络通路单元,而纯电阻网络通路单元连接第一差分放大电路,第一差分放大电路连接增益提升放大级的输出端;增益提升放大级的输入端连接电阻电容网络高通通路单元,电阻电容网络高通通路单元连接第二差分放大电路,第二差分放大电路连接增益提升放大级的输出端;
所述第一差分放大电路和第二差分放大电路中均设有一可变电流源,两个可变电流源的电流总和保持恒定。
所述输入共模电压偏置单元包括电阻R5和电阻R6,电阻R5和电阻R6串联,电阻R5一端连接恒压电源VDD,电阻R6一端接地;
所述输入阻抗匹配单元包括电阻R3和电阻R4,电阻R3一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级的输入端INP;电阻R4一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级的输入端INN;
所述纯电阻网络通路单元包括电阻R7、电阻R8和电阻R9,电阻R7一端连接增益提升放大级的输入端INP,另一端连接电阻R9的一端;电阻R8一端连接增益提升放大级的输入端INN,另一端连接电阻R9的另一端;
所述第一差分放大电路包括三极管Q2、三极管Q3、电阻R13、电阻R14和可变电流源I2,三极管Q2的基极连接于电阻R7和电阻R8之间,发射极经可变电流源I2后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTN0;三极管Q3的基极连接于电阻R8和电阻R9之间,发射极经由可变电流源I2后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTP0;
所述电阻电容网络高通通路单元包括电阻R10、电阻R11、电阻R12、电容C1和电容C2,电阻R10和电容C1并联,其一端连接增益提升放大级的输入端INP,另一端电阻R12的一端;电阻R11和电容C2并联,其一端连接增益提升放大级的输入端INN,另一端连接电阻R12的另一端;
所述第二差分放大电路包括三极管Q4、三极管Q5、电阻R13、电阻R14和可变电流源I3,三极管Q4的基极连接电阻R12连接电阻R10、电容C1的一端,发射极经由可变电流源I3后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTN0;三极管Q5的基极连接电阻R12连接电阻R11、电容C2的一端,发射极经由可变电流源I3后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTP0。
所述CML差分放大级包括三极管Q6、三极管Q7、电阻R15、电阻R16和电流源I4,三极管Q6的基极连接CML差分放大级的输入端INP1,而该输入端INP1连接增益提升放大级的输出端OUTP0;三极管Q6的发射极经由电流源I4接地,集电极经由电阻R15连接电源VDD,同时,集电极还连接CML差分放大级的输出端OUTN1;三极管Q7的基极连接CML差分放大级的输入端INN1,而该输入端INN1连接增益提升放大级的输出端OUTN0,三极管Q7的发射极经由电流源I4接地,集电极经由电阻R16连接电源VDD,同时,集电极还连接CML差分放大级的输出端OUTP1。
所述发射极跟随器包括三极管Q8、三极管Q9、电流源I5、电流源I6,三极管Q8的基极连接发射极跟随器的输入端INP2,而该输入端INP2连接CML差分放大级的输出端OUTP1;三极管Q8的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器的输出端OUTP;三极管Q9的基极连接发射极跟随器的输入端INN2,而该输入端INN2连接差分放大级的输出端OUTN1;三极管Q9的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器的输出端OUTN。
采用上述方案后,本实用新型通过增益提升放大级使输入信号一路通过纯电阻网络全通通路,另一路通过电阻电容网络高通通路,从而实现高通滤波,并使有效高速信号损耗降到最小;且,增益提升放大级中第一差分放大电路和第二差分放大电路的两可变电流源实现均衡补偿大小可编程,根据不同应用场景不同电缆长度,调节两可变电流源的比例,从而实现合适的均衡补偿,满足多种应用需求;而且不会影响高速信号的带载能力。
本实用新型在增益提升放大级之后使用CML差分放大级,可以更好地抑制电源噪声,使高速传输信号有更好的线性度,并提供一定的增益和带宽,保证高速信号正常传输。本实用新型采用发射级跟随器作为输出级,一方面实现高速信号共模电平位移,另一方面提高高速信号的带载能力。
此外,本实用新型采用1.8V电源供电,降低电路功耗,电路性能随工艺偏差小。
附图说明
图1为现有技术的均衡电路的电路图;
图2为本实用新型均衡电路的功能框图;
图3为本实用新型高速信号差分放大级的电路图;
图4为本实用新型第二级CML差分放大级的电路图;
图5为本实用新型发射极跟随器的电路图。
具体实施方式
本实用新型揭示了一种低压高速可编程均衡电路,其主要应用于高速SFP+、XFP光收发模块,相比3.3V电源电压供电的传统电路结构,本实用新型均衡电路采用1.8V低压外部电源供电,降低功耗,电路基于0.18um SiGe BiCMOS工艺平台设计。
图2为本实用新型均衡电路的功能框图,图中,Gain boost为增益提升放大级1,CML amp为CML差分放大级2,Emitter follow为发射极跟随器3。如图2所示,本实用新型低压高速可编程均衡电路包括增益提升放大级1、CML差分放大级2、发射极跟随器3,其中,增益提升放大级1的输入端为均衡电路输入端,增益提升放大级1的输出端连接CML差分放大级2的输入端;CML差分放大级2的输出端连接发射极跟随器3的输入端;而发射极跟随器3的输出端为均衡电路的输出端。
其中,如图3所示,增益提升放大级1包括输入共模电压偏置单元11、输入阻抗匹配单元12、纯电阻网络通路单元13、电阻电容网络高通通路单元14、第一差分放大电路15和第二差分放大电路16,输入共模电压偏置单元11用于设置增益提升放大级1的偏置电压,输入阻抗匹配单元12用于匹配增益提升放大级1的输入阻抗与连接芯片的输入模块板的阻抗;增益提升放大级1的输入端连接纯电阻网络通路单元13,而纯电阻网络通路单元13连接第一差分放大电路15,第一差分放大电路15连接增益提升放大级1的输出端;增益提升放大级1的输入端连接电阻电容网络高通通路单元14,电阻电容网络高通通路单元14连接第二差分放大电路16,第二差分放大电路16连接增益提升放大级1的输出端。
上述输入共模电压偏置单元11由电阻R5和电阻R6构成,电阻R5和电阻R6串联,电阻R5一端连接恒压电源VDD,电阻R6一端接地。输入阻抗匹配单元12包括电阻R3和电阻R4,电阻R3一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级1的输入端INP;电阻R4一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级1的输入端INN。电阻R3和电阻R4分别为50Ω,组成100Ω的输入阻抗,和连接芯片的输入模块板阻抗相同,使输入阻抗匹配效果最好。
纯电阻网络通路单元13包括电阻R7、电阻R8和电阻R9,电阻R7一端连接增益提升放大级1的输入端INP,另一端连接电阻R9的一端;电阻R8一端连接增益提升放大级1的输入端INN,另一端连接电阻R9的另一端。第一差分放大电路15包括三极管Q2、三极管Q3、电阻R13、电阻R14和可变电流源I2,三极管Q2的基极连接于电阻R7和电阻R8之间,发射极经可变电流源I2后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级1的输出端OUTN0;三极管Q3的基极连接于电阻R8和电阻R9之间,发射极经由可变电流源I2后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级1的输出端OUTP0。
电阻电容网络高通通路单元14包括电阻R10、电阻R11、电阻R12、电容C1和电容C2,电阻R10和电容C1并联,其一端连接增益提升放大级1的输入端INP,另一端电阻R12的一端;电阻R11和电容C2并联,其一端连接增益提升放大级1的输入端INN,另一端连接电阻R12的另一端。第二差分放大电路16包括三极管Q4、三极管Q5、电阻R13、电阻R14和可变电流源I3,三极管Q4的基极连接电阻R12连接电阻R10、电容C1的一端,发射极经由可变电流源I3后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级1的输出端OUTN0;三极管Q5的基极连接电阻R12连接电阻R11、电容C2的一端,发射极经由可变电流源I3后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级1的输出端OUTP0。
上述增益提升放大级1中,第一差分放大电路15的可变电流源I2和第二差分放大电路16的可变电流源I3的电流总和保持恒定,可通过外置MCU(微处理器)控制调节两个差分放大电路的尾电流的比例,实现不同均衡补偿因子,调节零极点的位置,从而调节高频增益,实现高通滤波,然后再通过不同权重的差分放大电路进一步处理,从而实现高频信号增益提升的目的。比如I2+I3=a,当I2=0.1a时,I3=0.9a,由I2、I3不同比例,可实现不同的均衡补偿因子。
如图4所示,CML差分放大级2包括三极管Q6、三极管Q7、电阻R15、电阻R16和电流源I4,三极管Q6的基极连接CML差分放大级2的输入端INP1,而该输入端INP1连接增益提升放大级1的输出端OUTP0;三极管Q6的发射极经由电流源I4接地,集电极经由电阻R15连接电源VDD,同时,集电极还连接CML差分放大级2的输出端OUTN1;三极管Q7的基极连接CML差分放大级2的输入端INN1,而该输入端INN1连接增益提升放大级1的输出端OUTN0,三极管Q7的发射极经由电流源I4接地,集电极经由电阻R16连接电源VDD,同时,集电极还连接CML差分放大级2的输出端OUTP1。
CML差分放大级2将两条相同的单端信号路径结合起来,分别处理两个差动相位信号。相比单端信号放大级,有以下优点:更高的电源噪声抑制能力,更大的输出电压摆幅,更高的线性度。因此,使用CML差分放大级2,可以更好地抑制电源噪声,使高速传输信号有更好的线性度,并提供一定的增益和带宽,保证高速信号正常传输。
如图5所示,发射极跟随器3包括三极管Q8、三极管Q9、电流源I5、电流源I6,三极管Q8的基极连接发射极跟随器3的输入端INP2,而该输入端INP2连接CML差分放大级2的输出端OUTP1;三极管Q8的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器3的输出端OUTP;三极管Q9的基极连接发射极跟随器3的输入端INN2,而该输入端INN2连接CML差分放大级2的输出端OUTN1;三极管Q9的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器3的输出端OUTN。
发射极跟随器3具有高输入阻抗,低输出阻抗和近似为1的电压增益,以减小作为后级输入阻抗的前级信号源负载。因为直流输出电压跟随直流输入电压VBE变化,所以用于单位增益电平位移电路。
本实用新型将增益提升放大级1、CML差分放大级2、发射极跟随器3结合在一起,首先,本实用新型通过增益提升放大级1使输入信号一路通过纯电阻网络全通通路,另一路通过电阻电容网络高通通路,从而实现高通滤波,并使有效高速信号损耗降到最小;并增益提升放大级1的两可变电流源实现均衡补偿大小可编程,满足多种应用需求,从而可根据不同应用场景不同电缆长度,实现合适的均衡补偿大小。而且,调节两可变电流源的比例,不会影响高速信号的带载能力。
此外,本实用新型采用发射级跟随器3作为输出级,一方面实现高速信号共模电平位移,另一方面提高高速信号的带载能力。本实用新型采用1.8V电源供电,降低电路功耗。电路性能随工艺偏差小。
以上所述,仅是本实用新型实施例而已,并非对本实用新型的技术范围作任何限制,故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (4)
1.一种低压高速可编程均衡电路,其特征在于:所述均衡电路包括增益提升放大级、CML差分放大级、发射极跟随器,所述增益提升放大级的输入端为均衡电路输入端,增益提升放大级的输出端连接CML差分放大级的输入端;所述CML差分放大级的输出端连接发射极跟随器的输入端;而发射极跟随器的输出端为均衡电路的输出端;
所述增益提升放大级包括输入共模电压偏置单元、输入阻抗匹配单元、纯电阻网络通路单元、电阻电容网络高通通路单元、第一差分放大电路和第二差分放大电路,输入共模电压偏置单元用于设置增益放大级的偏置电压,输入阻抗匹配单元用于匹配增益放大级的输入阻抗与连接芯片的输入模块板的阻抗;增益提升放大级的输入端连接纯电阻网络通路单元,而纯电阻网络通路单元连接第一差分放大电路,第一差分放大电路连接增益提升放大级的输出端;增益提升放大级的输入端连接电阻电容网络高通通路单元,电阻电容网络高通通路单元连接第二差分放大电路,第二差分放大电路连接增益提升放大级的输出端;
所述第一差分放大电路和第二差分放大电路中均设有一可变电流源,两个可变电流源的电流总和保持恒定。
2.根据权利要求1所述的一种低压高速可编程均衡电路,其特征在于:所述输入共模电压偏置单元包括电阻R5和电阻R6,电阻R5和电阻R6串联,电阻R5一端连接恒压电源VDD,电阻R6一端接地;
所述输入阻抗匹配单元包括电阻R3和电阻R4,电阻R3一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级的输入端INP;电阻R4一端连接于电阻R5和电阻R6之间,另一端连接增益提升放大级的输入端INN;
所述纯电阻网络通路单元包括电阻R7、电阻R8和电阻R9,电阻R7一端连接增益提升放大级的输入端INP,另一端连接电阻R9的一端;电阻R8一端连接增益提升放大级的输入端INN,另一端连接电阻R9的另一端;
所述第一差分放大电路包括三极管Q2、三极管Q3、电阻R13、电阻R14和可变电流源I2,三极管Q2的基极连接于电阻R7和电阻R8之间,发射极经可变电流源I2后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTN0;三极管Q3的基极连接于电阻R8和电阻R9之间,发射极经由可变电流源I2后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTP0;
所述电阻电容网络高通通路单元包括电阻R10、电阻R11、电阻R12、电容C1和电容C2,电阻R10和电容C1并联,其一端连接增益提升放大级的输入端INP,另一端电阻R12的一端;电阻R11和电容C2并联,其一端连接增益提升放大级的输入端INN,另一端连接电阻R12的另一端;
所述第二差分放大电路包括三极管Q4、三极管Q5、电阻R13、电阻R14和可变电流源I3,三极管Q4的基极连接电阻R12连接电阻R10、电容C1的一端,发射极经由可变电流源I3后接地,集电极经由电阻R13连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTN0;三极管Q5的基极连接电阻R12连接电阻R11、电容C2的一端,发射极经由可变电流源I3后接地,集电极经由电阻R14连接电源VDD,同时,集电极还连接增益提升放大级的输出端OUTP0。
3.根据权利要求2所述的一种低压高速可编程均衡电路,其特征在于:所述CML差分放大级包括三极管Q6、三极管Q7、电阻R15、电阻R16和电流源I4,三极管Q6的基极连接CML差分放大级的输入端INP1,而该输入端INP1连接增益提升放大级的输出端OUTP0;三极管Q6的发射极经由电流源I4接地,集电极经由电阻R15连接电源VDD,同时,集电极还连接CML差分放大级的输出端OUTN1;三极管Q7的基极连接CML差分放大级的输入端INN1,而该输入端INN1连接增益提升放大级的输出端OUTN0,三极管Q7的发射极经由电流源I4接地,集电极经由电阻R16连接电源VDD,同时,集电极还连接CML差分放大级的输出端OUTP1。
4.根据权利要求3所述的一种低压高速可编程均衡电路,其特征在于:所述发射极跟随器包括三极管Q8、三极管Q9、电流源I5、电流源I6,三极管Q8的基极连接发射极跟随器的输入端INP2,而该输入端INP2连接CML差分放大级的输出端OUTP1;三极管Q8的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器的输出端OUTP;三极管Q9的基极连接发射极跟随器的输入端INN2,而该输入端INN2连接差分放大级的输出端OUTN1;三极管Q9的集电极连接电源VDD,发射极经由电流源I5接地,同时,发射极还连接发射极跟随器的输出端OUTN。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820306687.5U CN208015693U (zh) | 2018-03-06 | 2018-03-06 | 一种低压高速可编程均衡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820306687.5U CN208015693U (zh) | 2018-03-06 | 2018-03-06 | 一种低压高速可编程均衡电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208015693U true CN208015693U (zh) | 2018-10-26 |
Family
ID=63887299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820306687.5U Withdrawn - After Issue CN208015693U (zh) | 2018-03-06 | 2018-03-06 | 一种低压高速可编程均衡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208015693U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108183696A (zh) * | 2018-03-06 | 2018-06-19 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
WO2019169567A1 (zh) * | 2018-03-07 | 2019-09-12 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
CN113746470A (zh) * | 2021-08-16 | 2021-12-03 | 厦门优迅高速芯片有限公司 | 一种实现信号低通与高通传输结合的电路 |
CN115940855A (zh) * | 2023-03-14 | 2023-04-07 | 苏州锴威特半导体股份有限公司 | 一种高共模抑制跨阻放大器和光耦芯片 |
-
2018
- 2018-03-06 CN CN201820306687.5U patent/CN208015693U/zh not_active Withdrawn - After Issue
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108183696A (zh) * | 2018-03-06 | 2018-06-19 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
CN108183696B (zh) * | 2018-03-06 | 2023-10-10 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
WO2019169567A1 (zh) * | 2018-03-07 | 2019-09-12 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
CN113746470A (zh) * | 2021-08-16 | 2021-12-03 | 厦门优迅高速芯片有限公司 | 一种实现信号低通与高通传输结合的电路 |
CN115940855A (zh) * | 2023-03-14 | 2023-04-07 | 苏州锴威特半导体股份有限公司 | 一种高共模抑制跨阻放大器和光耦芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208015693U (zh) | 一种低压高速可编程均衡电路 | |
CN108183696A (zh) | 一种低压高速可编程均衡电路 | |
Momeni et al. | A 10-Gb/s inductorless transimpedance amplifier | |
CN201663584U (zh) | 前置均衡放大电路 | |
US8138851B2 (en) | High bandwidth programmable transmission line equalizer | |
CN106656883A (zh) | 一种低频增益分段可调的线性均衡器 | |
CN103379063A (zh) | 线性均衡器 | |
CN106656880B (zh) | 一种可线性调整均衡强度的rc负反馈均衡器电路 | |
JP2019161393A (ja) | フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法 | |
CN111431599A (zh) | 一种基于可见光通信的发射系统 | |
CN105515536A (zh) | 轨到轨放大器 | |
US20200412316A1 (en) | Low-voltage high-speed programmable equalization circuit | |
CN105027430A (zh) | 加重电路 | |
CN111756343B (zh) | 一种高速运放轨到轨输出电路 | |
Gimeno et al. | Continuous-time linear equalizer for multigigabit transmission through SI-POF in factory area networks | |
CN113489465A (zh) | 一种放大器电路 | |
US20230370038A1 (en) | Low-voltage high-speed programmable equalization circuit | |
CN107733383B (zh) | 一种跨阻放大电路及其设计方法 | |
Shammugasamy et al. | A 24mW, 5Gb/s fully balanced differential output trans-impedance amplifier with active inductor and capacitive degeneration techniques in 0.18 µm CMOS technology | |
CN112953506B (zh) | 一种单端输入、差分输出转换电路 | |
Güngördü et al. | Ultra low power transimpedance amplifier design for receivers with large-area photodetectors | |
JP5469222B1 (ja) | 差動アンプ接続回路および差動アンプ回路 | |
US11695383B2 (en) | Termination circuits and attenuation methods thereof | |
CN108390657B (zh) | 一种基于有源电感的宽带模拟均衡器集成电路 | |
Li et al. | A 56-gb/s pam4 variable gain amplifier in 40-nm cmos technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20181026 Effective date of abandoning: 20231010 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20181026 Effective date of abandoning: 20231010 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |