CN113746470A - 一种实现信号低通与高通传输结合的电路 - Google Patents
一种实现信号低通与高通传输结合的电路 Download PDFInfo
- Publication number
- CN113746470A CN113746470A CN202110937657.0A CN202110937657A CN113746470A CN 113746470 A CN113746470 A CN 113746470A CN 202110937657 A CN202110937657 A CN 202110937657A CN 113746470 A CN113746470 A CN 113746470A
- Authority
- CN
- China
- Prior art keywords
- source
- resistor
- mos transistor
- pass
- stage differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种实现信号低通与高通传输结合的电路，包括第一级差分共源放大电路、第二级差分共源放大电路和匹配电路；第一级差分共源放大电路包括第一电源端、第一输入端、第二输入端、第一输出端和第二输出端，第二级差分共源放大电路包括第二电源端、第三输入端、第四输入端、第三输出端和第四输出端；匹配电路包括第一电流源I1、第二电流源I2、PMOS管P1、PMOS管P2、电阻R1、电阻R2、交流耦合电容C1和交流耦合电容C2。本发明将信号的传输路径分为两路，具有低通特性的信号通过电流源和PMOS管构成的源跟随器传输，具有高通特性的信号则通过交流耦合电容传输，低通路径信号的共模电平被抬升后再与高通路径信号结合，进而实现从信号的无损传输。
Description
技术领域
本发明涉及传输电路技术领域，尤其涉及一种实现信号低通与高通传输结合的电路。
背景技术
在现代的高速集成电路设计中，一般采用先进的深亚微米CMOS工艺或SiGeBiCMOS工艺来设计，这些工艺中一般都具有高Ft值的NMOS管或NPN器件，而PMOS管或PNP管等器件则Ft值相对低很多，所以高速信号放大传输通道一般都采用NMOS管或NPN器件来设计。但在某些情况下，由于静态电平设置问题，或是由于其它原因，信号传输的前后级电路的共模电平不匹配，需要采用PMOS或PNP等器件进行电平变换等，但PMOS或PNP器件的Ft值又较低，无法支持足够的带宽需求。
传统的解决办法是采用交流耦合方式，隔离掉相邻级的直流工作点，如图1所示。由于前级电路的输出共模电平过低，无法直接给下一级电路提供直流偏置，故通过交流耦合方式，将交流信号传输给下一级电路，下一级电路再自己独立采用电阻分压等方式自行偏置。但这样做，存在明显的缺点，即交流耦合具有高通特性，只有高频信号可以传输过去，低频信号无法传输过去，从整个信号传输链路上看，传输函数具有高通特性，低频分量信号会被丢失掉，对于某些应用，如超宽带通信，这是不可接受的。
发明内容
针对现有技术存在的问题，本发明的目的在于提供一种实现信号低通与高通传输结合的电路，其能够匹配前后两级电路的共模电平，同时保障信号传输频带的完整性，实现无损传输。
为实现上述目的，本发明采用的技术方案是：
一种实现信号低通与高通传输结合的电路，其包括第一级差分共源放大电路、第二级差分共源放大电路和匹配电路；
所述第一级差分共源放大电路包括第一电源端、第一输入端、第二输入端、第一输出端和第二输出端，所述第二级差分共源放大电路包括第二电源端、第三输入端、第四输入端、第三输出端和第四输出端；
所述匹配电路包括第一电流源I1、第二电流源I2、PMOS管P1、PMOS管P2、电阻R1、电阻R2、交流耦合电容C1和交流耦合电容C2；其中，第一电流源I1的输入端、第二电流源I2的输入端、第一电源端和第二电源端均与电源连接；第一电流源I1的输出端与PMOS管P1的源极以及电阻R1的一端连接，电阻R1的另一端则与第三输入端连接，第二电流源I2的输出端与PMOS管P2的源极以及电阻R2的一端连接，电阻R2的另一端则与第四输入端连接；PMOS管P1的栅极与第一输出端以及交流耦合电容C1的一端连接，PMOS管P2的栅极与第二输出端以及交流耦合电容C2的一端连接，交流耦合电容C1的另一端则与第三输入端连接，交流耦合电容C2的另一端则与第四输入端连接；PMOS管P1的漏极和PMOS管P2的漏极接地。
优选地，所述第一级差分共源放大电路包括电阻R3、电阻R4、MOS管N1、MOS管N2和电流源I3；电阻R3的一端和电阻R4的一端连接形成第一电源端，电阻R3的另一端和电阻R4的另一端则分别连接MOS管N1的漏极和MOS管N2的漏极；MOS管N1的源极和MOS管N2的源极与电流源I3的输入端连接，电流源I3的输出端则接地；MOS管N1的栅极和漏极以及MOS管N2的栅极和漏极分别为第一输入端、第一输出端、第二输入端和第二输出端；
所述第一级差分共源放大电路包括电阻R5、电阻R6、MOS管N3、MOS管N4和电流源I4；电阻R5的一端和电阻R6的一端连接形成第二电源端，电阻R5的另一端和电阻R6的另一端则分别连接MOS管N3的漏极和MOS管N4的漏极；MOS管N3的源极和MOS管N4的源极与电流源I4的输入端连接，电流源I4的输出端则接地GND；MOS管N3的栅极和漏极以及MOS管N4的栅极和漏极分别为第三输入端、第三输出端、第四输入端和第四输出端。
采用上述方案后，本发明将第一级差分共源放大电路输出的信号的传输路径分为两路，一路具有低通特性，一路具有高通特性，具有低通特性的信号通过电流源和PMOS管构成的源跟随器传输，具有高通特性的信号则通过交流耦合电容传输，在匹配电路中，通过在高速信号通道中插入低速器件来实现电平转移匹配，低通路径信号的共模电平被抬升后在第二级差分共源放大电路的输入端与高通路径信号结合，因为低通传输路径的上限截止频率和高通传输路径的下限截止频率相同，故两路信号结合后，可以实现从信号的无损传输，保障了信号传输频带的完整性。
附图说明
图1为交流耦合方式电路的示意图；
图2为本发明的示意图；
图3为低通和高通传输结合的原理图；
图4为仿真第一输出端到第三输入端的独立低通、独立高通和低通高通结合路径的幅频响应曲线图。
标号说明：
第一级差分共源放大电路10；
第二级差分共源放大电路20；
匹配电路30。
具体实施方式
如图2所示，本发明揭示了一种实现信号低通与高通传输结合的电路，其包括第一级差分共源放大电路10、第二级差分共源放大电路20和匹配电路30。其中，第一级差分共源放大电路10输出信号的共模电平低于第二级差分共源放大电路20输入端所需的共模电平，匹配电路30的用途在于将第一级差分共源放大电路10输出信号的共模电平抬升后传输给第二级差分共源放大电路20，同时保证传输过程中信号频带的完整性。
第一级差分共源放大电路10包括电阻R3、电阻R4、MOS管N1、MOS管N2和电流源I3。电阻R3的一端和电阻R4的一端连接形成第一电源端，电阻R3的另一端和电阻R4的另一端则分别连接MOS管N1的漏极和MOS管N2的漏极。MOS管N1的源极和MOS管N2的源极与电流源I3的输入端连接，电流源I3的输出端则接地GND。MOS管N1的栅极和漏极以及MOS管N2的栅极和漏极分别为第一输入端IN1、第一输出端OUT1、第二输入端IN2和第二输出端OUT2。
第二级差分共源放大电路20则包括电阻R5、电阻R6、MOS管N3、MOS管N4和电流源I4。电阻R5的一端和电阻R6的一端连接形成第二电源端，电阻R5的另一端和电阻R6的另一端则分别连接MOS管N3的漏极和MOS管N4的漏极。MOS管N3的源极和MOS管N4的源极与电流源I4的输入端连接，电流源I4的输出端则接地GND。MOS管N3的栅极和漏极以及MOS管N4的栅极和漏极分别为第三输入端IN3、第三输出端OUT3、第四输入端IN4和第四输出端OUT4。
匹配电路30包括第一电流源I1、第二电流源I2、PMOS管P1、PMOS管P2、电阻R1、电阻R2、交流耦合电容C1和交流耦合电容C2。其中，第一电流源I1的输入端、第二电流源I2的输入端、第一电源端和第二电源端均与电源VCC连接。第一电流源I1的输出端与PMOS管P1的源极以及电阻R1的一端连接，电阻R1的另一端则与第三输入端IN3连接，所述第二电流源I2的输出端与PMOS管P2的源极以及电阻R2的一端连接，电阻R2的另一端则与第四输入端IN4连接。PMOS管P1的栅极与第一输出端OUT1以及交流耦合电容C1的一端连接，PMOS管P2的栅极与第二输出端OUT2以及交流耦合电容C2的一端连接，交流耦合电容C1的另一端则与第三输入端IN3连接，交流耦合电容C2的另一端则与第四输入端IN4连接。PMOS管P1的漏极和PMOS管P2的漏极与地GND连接。
本发明的设计原理如图3所示，通过将信号传输路径分为两路，一路为具有低通特性，一路具有高通特性，信号分别经过这两个路径传输后再汇合在一起，通过分别设置相同频率的低通上限截止频率级高通下限截止频率，最后汇总得到一个平坦的传输幅频曲线。具体到本案中，电流源和PMOS管构成了源跟随器（即I1和P1，I2和P2），源跟随器可以将第一级差分共源放大电路10的输出共模电平抬升Vth_p+Von_p（Vth_p为PMOS管的阈值电压，Von_p为其过饱和电压），以满足第二级差分共源放大电路20的输入共模电平要求。由于PMOS管的Ft值较低，经过源跟随器传输后，信号通道带宽会严重下降，故通过交流耦合电容跨接在第一级差分共源放大电路10的输出端与第二级差分共源放大电路20输入端。此外，为进一步降低信号通过源跟随器传输的上限带宽，在跟随器输出到第二级差分共源放大电路20的输入端的路径上串接了较大阻值的电阻（R1/R2）。通过在高速信号通道中插入低速器件达到了电平转移匹配的目的，同时实现信号的无损传输。
如图4所示，图中显示了仿真第一输出端到第三输入端的独立低通、独立高通和低通高通结合路径的幅频响应曲线结果。仿真结果与上述分析结果一致，低通的上限-3dB带宽与高通的下限-3dB带宽一致，两路结合后的幅频曲线在带内保持平坦。
本发明的关键在于，将第一级差分共源放大电路10输出的信号的传输路径分为两路，一路具有低通特性，一路具有高通特性，具有低通特性的信号通过电流源和PMOS管构成的源跟随器传输，具有高通特性的信号则通过交流耦合电容传输，在匹配电路30中，通过在高速信号通道中插入低速器件来实现电平转移匹配，两路信号的共模电平被抬升后在第二级差分共源放大电路20的输入端结合，因为低通传输路径的上限截止频率和高通传输路径的下限截止频率相同，故两路信号结合后，可以实现从信号的无损传输，保障了信号传输频带的完整性。
以上所述，仅是本发明实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (2)
1.一种实现信号低通与高通传输结合的电路，其特征在于：包括第一级差分共源放大电路、第二级差分共源放大电路和匹配电路；
所述第一级差分共源放大电路包括第一电源端、第一输入端、第二输入端、第一输出端和第二输出端，所述第二级差分共源放大电路包括第二电源端、第三输入端、第四输入端、第三输出端和第四输出端；
所述匹配电路包括第一电流源I1、第二电流源I2、PMOS管P1、PMOS管P2、电阻R1、电阻R2、交流耦合电容C1和交流耦合电容C2；其中，第一电流源I1的输入端、第二电流源I2的输入端、第一电源端和第二电源端均与电源连接；第一电流源I1的输出端与PMOS管P1的源极以及电阻R1的一端连接，电阻R1的另一端则与第三输入端连接，第二电流源I2的输出端与PMOS管P2的源极以及电阻R2的一端连接，电阻R2的另一端则与第四输入端连接；PMOS管P1的栅极与第一输出端以及交流耦合电容C1的一端连接，PMOS管P2的栅极与第二输出端以及交流耦合电容C2的一端连接，交流耦合电容C1的另一端则与第三输入端连接，交流耦合电容C2的另一端则与第四输入端连接；PMOS管P1的漏极和PMOS管P2的漏极接地。
2.根据权利要求1所述的一种实现信号低通与高通传输结合的电路，其特征在于：所述第一级差分共源放大电路包括电阻R3、电阻R4、MOS管N1、MOS管N2和电流源I3；电阻R3的一端和电阻R4的一端连接形成第一电源端，电阻R3的另一端和电阻R4的另一端则分别连接MOS管N1的漏极和MOS管N2的漏极；MOS管N1的源极和MOS管N2的源极与电流源I3的输入端连接，电流源I3的输出端则接地；MOS管N1的栅极和漏极以及MOS管N2的栅极和漏极分别为第一输入端、第一输出端、第二输入端和第二输出端；
所述第二级差分共源放大电路包括电阻R5、电阻R6、MOS管N3、MOS管N4和电流源I4；电阻R5的一端和电阻R6的一端连接形成第二电源端，电阻R5的另一端和电阻R6的另一端则分别连接MOS管N3的漏极和MOS管N4的漏极；MOS管N3的源极和MOS管N4的源极与电流源I4的输入端连接，电流源I4的输出端则接地GND；MOS管N3的栅极和漏极以及MOS管N4的栅极和漏极分别为第三输入端、第三输出端、第四输入端和第四输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110937657.0A CN113746470A (zh) | 2021-08-16 | 2021-08-16 | 一种实现信号低通与高通传输结合的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110937657.0A CN113746470A (zh) | 2021-08-16 | 2021-08-16 | 一种实现信号低通与高通传输结合的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113746470A true CN113746470A (zh) | 2021-12-03 |
Family
ID=78731282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110937657.0A Pending CN113746470A (zh) | 2021-08-16 | 2021-08-16 | 一种实现信号低通与高通传输结合的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113746470A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040080368A1 (en) * | 2002-10-29 | 2004-04-29 | Pravas Pradhan | Low voltage, low power differential receiver |
| US7295071B1 (en) * | 2005-09-16 | 2007-11-13 | National Semiconductor Corporation | High speed, high DC gain and wide dynamic range amplifier |
| CN103928842A (zh) * | 2014-04-23 | 2014-07-16 | 福建一丁芯光通信科技有限公司 | 采用负电容中和技术的高速激光二极管驱动器集成电路 |
| CN105720930A (zh) * | 2016-04-14 | 2016-06-29 | 武汉芯泰科技有限公司 | 一种单端输入双端输出的增益可调的低噪声放大器 |
| CN108183696A (zh) * | 2018-03-06 | 2018-06-19 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
| CN108563881A (zh) * | 2018-04-20 | 2018-09-21 | 重庆邮电大学 | 一种基于遗传算法优化的高增益v波段功率放大器 |
| CN208015693U (zh) * | 2018-03-06 | 2018-10-26 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
| CN110225425A (zh) * | 2019-07-09 | 2019-09-10 | 深圳市中科蓝讯科技有限公司 | 一种麦克风输入电路 |
-
2021
- 2021-08-16 CN CN202110937657.0A patent/CN113746470A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040080368A1 (en) * | 2002-10-29 | 2004-04-29 | Pravas Pradhan | Low voltage, low power differential receiver |
| US7295071B1 (en) * | 2005-09-16 | 2007-11-13 | National Semiconductor Corporation | High speed, high DC gain and wide dynamic range amplifier |
| CN103928842A (zh) * | 2014-04-23 | 2014-07-16 | 福建一丁芯光通信科技有限公司 | 采用负电容中和技术的高速激光二极管驱动器集成电路 |
| CN105720930A (zh) * | 2016-04-14 | 2016-06-29 | 武汉芯泰科技有限公司 | 一种单端输入双端输出的增益可调的低噪声放大器 |
| CN108183696A (zh) * | 2018-03-06 | 2018-06-19 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
| CN208015693U (zh) * | 2018-03-06 | 2018-10-26 | 厦门优迅高速芯片有限公司 | 一种低压高速可编程均衡电路 |
| CN108563881A (zh) * | 2018-04-20 | 2018-09-21 | 重庆邮电大学 | 一种基于遗传算法优化的高增益v波段功率放大器 |
| CN110225425A (zh) * | 2019-07-09 | 2019-09-10 | 深圳市中科蓝讯科技有限公司 | 一种麦克风输入电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101125498B1 (ko) | 고선형성 상보적 증폭기 | |
| US8149055B2 (en) | Semiconductor integrated circuit device | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| US20120001690A1 (en) | System for Driver Amplifier | |
| WO2008002901A1 (en) | An amplifier circuit with cross-coupled cascode transistors | |
| CN110868165B (zh) | 多适应性可切换片上低噪声放大器及工作方法 | |
| US20190334484A1 (en) | Trans-impedance amplifier | |
| US7646241B2 (en) | Low-voltage operational amplifier and operational amplifying method | |
| CN105427575B (zh) | 接收器 | |
| CN113746470A (zh) | 一种实现信号低通与高通传输结合的电路 | |
| CN108155880B (zh) | 一种可编程毫米波数字功率放大器 | |
| CN110798162A (zh) | 射频超宽带驱动放大器芯片 | |
| US10666212B2 (en) | Driver circuit and optical transmitter | |
| CN105207633A (zh) | 功率放大器 | |
| CN112511111B (zh) | 一种采用噪声消除技术的增益可调低噪声放大器 | |
| JP2002344260A (ja) | 入力レールツーレール差動増幅回路 | |
| CN106899271B (zh) | 一种互补式功率放大器 | |
| KR20110135091A (ko) | 전력 증폭기 | |
| CN106130491B (zh) | 一种实现tia自动匹配输出阻抗的电路 | |
| CN109905105B (zh) | 低延迟低电压电流比较器及电路模块 | |
| JP2015019328A (ja) | 増幅回路 | |
| CN114221641B (zh) | 一种宽共模输入电压的快速比较器电路 | |
| US20240154608A1 (en) | High-speed wide-band low-power level shifter for high-speed applications | |
| CN108649906B (zh) | 一种二阶跨阻放大器 | |
| CN110162498B (zh) | 可工作在不同电源电压下的lvds接收电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |