CN105027430A - 加重电路 - Google Patents

加重电路 Download PDF

Info

Publication number
CN105027430A
CN105027430A CN201380074117.8A CN201380074117A CN105027430A CN 105027430 A CN105027430 A CN 105027430A CN 201380074117 A CN201380074117 A CN 201380074117A CN 105027430 A CN105027430 A CN 105027430A
Authority
CN
China
Prior art keywords
amplifier
current value
driving current
constant
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380074117.8A
Other languages
English (en)
Other versions
CN105027430B (zh
Inventor
吉间聪
野田雅树
野上正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105027430A publication Critical patent/CN105027430A/zh
Application granted granted Critical
Publication of CN105027430B publication Critical patent/CN105027430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/20—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers
    • H03G9/24—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45298—Indexing scheme relating to differential amplifiers the AAC comprising one or more combinations of discrete capacitor and resistor elements, e.g. active elements using a transistor as a capacitor or as a resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45372—Indexing scheme relating to differential amplifiers the AAC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

能够获得一种加重电路，其基带放大器部和峰值放大器部彼此并联连接，通过调节各自的驱动电流设定部而调节各自的驱动电流值，使得基带放大器部的驱动电流值与峰值放大器部的驱动电流值之和恒定，由此不使消耗电力(消耗电流)增加，即能够获得抑制了输出信号在高频频带中的波形劣化(高频频带劣化)的期望的加重量。

Description

加重电路
技术领域
本发明涉及加重电路(emphasis circuit)，该加重电路应用于光通信系统中的搭载于光收发器的模拟前端电路，尤其连接于作为接收侧电路的被称为限幅放大器(Limiting Amplifier)或者主放大器(Main Amplifier)的前置放大器(TIA：Transimpedance Amplifier，跨阻放大器)的后级。
背景技术
当前，在使用传送线路传送被前置放大器放大的输出信号(高频信号)的情况下，存在输出信号的高频成分在传送过程中衰减、上升沿/下降沿钝化而产生波形劣化的问题。要避免这样的波形劣化，通过实现加重功能，仅使信号的上升沿/下降沿的边缘附近的振幅增加而对信号输出线中的高频频带的波形劣化进行补偿即可。
在此，为了实现加重功能，存在一种具有延迟电路、主输出驱动器、加重输出驱动器以及输出驱动器的加重电路(例如，参照专利文献1)。在该加重电路中，输入差动信号被分支成两方，通过插入到一方的信号传播线路中的延迟电路施加规定的延迟量，并且通过未插入延迟电路的信号传播线路向主输出驱动器输入信号，通过插入了延迟电路的信号传播线路向加重输出驱动器输入信号。而且，主输出驱动器的正相输出、和加重输出驱动器的反相输出被合波，通过输出驱动器而驱动通用输出负载电阻。
另外，为了实现加重功能，还存在一种具有平坦响应放大器模块(基带放大器)、带通滤波器(BPF)、峰值响应放大器模块(峰值放大器)以及加法电路(线性放大器)的加重电路。在该加重电路中，输入差动信号被分支成两方，且通过扁平响应放大器模块决定了基带的输出振幅。另外，通过输入部被插入了带通滤波器的峰值响应放大器模块，而能够在输出线路中的损失较大的高频频带(例如，6～8GHz)中具有增益峰值。而且，使来自扁平响应放大器模块、和峰值响应放大器模块的输出合波，且通过加法电路驱动输出负载电阻。
另外，还有一种在应用对象不是发送侧的加重功能而是接收侧的均衡器功能的情况下，不向输入部插入带通滤波器(BPF)，而通过向负载电阻加上电感来实现峰值放大器的方法(例如，参照非专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-088693号公报
专利文献2：日本特开2011-160185号公报
非专利文献
非专利文献1：G.Evelina Zhang and M.M.Green，“A 10Gb/s BiCMOSAdaptive Cable Equalizer，”IEEE J.Solid-State Circuits,vol.40,no.11,Nov.2005,pp2132－2040.
发明内容
发明要解决的课题
但是，在现有技术中存在以下课题。
在专利文献1所记载的现有技术中，要实现加重功能，延迟电路是必须的，一般作为延迟电路使用的D-FF等电路，需要与传送信号速度同步的外部时钟源。因此，在未将外部时钟源作为光收发器进行内置的情况下(例如，10G Ethernet(注册商标)用SFP+等)，存在不能应用该结构的问题。
另外，在作为延迟电路而多级连接差动对等放大器的情况下，为了获得期望的延迟量而需要多级连接相当数量的放大器，所以存在消耗电力增加的问题。
另外，在专利文献2所记载的当前技术中，需要使用线性放大器驱动输出负载电阻(例如，在一般的数据通信用高频信号线路中为50Ω)。因此，当实现加重功能时，要仅使信号的上升沿/下降沿边缘附近的振幅增加必须增加驱动电流，结果存在消耗电力增加的问题。
另外，在非专利文献1所记载的现有技术中，通过感性负载实现作为峰值放大器的功能。但是，电感器因为占地面积较大，所以作为结果存在芯片面积较大的问题。
本发明就是为了解决前述所述的课题而完成的，其目的在于获得一种加重电路，该加重电路不使消耗电力(消耗电流)增加、即能够获得输出信号在高频频带中的波形劣化(高频频带劣化)得到抑制的期望的加重量。
用于解决课题的手段
本发明的加重电路将具有如下的频率响应特性的信号作为主信号输出进行输出，该信号的频率响应特性为针对由正相输入信号和反相输入信号构成的差动输入信号具有与频率对应的期望的增益，其中，该加重电路具有：基带放大器部，其具有到第1规定频率附近为止的增益恒定、且用于进行工作的第1驱动电流值越减小则增益在整个频带中越小的第1频率响应特性，且输出根据第1频率响应特性对差动输入信号进行了放大的第1输出信号；峰值放大器部，其具有在第2规定频率附近具有增益峰值、且用于进行工作的第2驱动电流值越增大则增益在整个频带中越大的第2频率响应特性，且输出根据第2频率响应特性对差动输入信号进行了放大的第2输出信号；以及信号合波部，其将对第1输出信号和第2输出信号进行合波后的合波信号作为主信号输出而输出，基带放大器部和峰值放大器部各自具有能够调节用于进行工作的驱动电流值的驱动电流设定部，通过调节各自的驱动电流设定部，使得用于使基带放大器部工作的第1驱动电流值与用于使峰值放大器部工作的第2驱动电流值之和恒定，由此得到高频频带劣化被抑制的期望的加重量。
发明效果
根据本发明，通过使基带放大器部和峰值放大器部彼此并联连接、且调节各自的驱动电流设定部，而调节各自的驱动电流值，使得基带放大器部的驱动电流值和峰值放大器部的驱动电流值之和恒定。由此，能够不使消耗电力(消耗电流)增加、即能够获得输出信号在高频频带中的波形劣化(高频频带劣化)得到抑制的期望的加重量的加重电路。
附图说明
图1是本发明的实施方式1中的加重电路的结构图。
图2是示出本发明的实施方式1中的加重电路整体的频率响应特性的说明图。
图3是本发明的实施方式2中的加重电路的结构图。
图4是示出通过本发明的实施方式2中的加重电路的工作获得的仿真眼图波形的一例的说明图。
图5是本发明的实施方式3中的加重电路的结构图。
具体实施方式
下面，使用附图对本发明的加重电路的优选实施方式进行说明。此外，在附图的说明中，对相同要素标注相同标号并省略重复的说明。
实施方式1.
图1是本发明的实施方式1中的加重电路1的结构图。该图1中的加重电路1具有基带放大器部100、峰值放大器部200以及信号合波部300。
基带放大器部100具有差动对结构的基带放大器110，峰值放大器部200具有差动对结构的峰值放大器210。另外，信号合波部300具有负载电阻310(电阻值R1)、负载电阻320(电阻值R2)以及电源电压Vcc。此外，信号合波部300的结构仅是一例，只要是从基带放大器部100和峰值放大器部200输出的信号被合波、且作为主信号输出而输出合波信号即可，可以是任意的结构，其中该合波信号是具备具有与频率对应的期望增益的频率响应特性的信号。
基带放大器110和峰值放大器210彼此并联连接，各差动对的一方经由负载电阻310与电源电压Vcc连接，另一方经由负载电阻320与电源电压Vcc连接。此外，以后例示作为构成差动对的晶体管而使用了NPN晶体管的情况。
基带放大器110包括晶体管111、112、可变电阻113(电阻值R3)和可变电流源114、115(驱动电流值I1)。另外，在可变电流源114、115中流动用于对基带放大器110进行驱动的驱动电流。此外，可变电流源114、115相当于基带放大器部100内的能够对用于使基带放大器工作的驱动电流的大小即驱动电流值I1进行调节的驱动电流设定部。
另外，在晶体管111、112的各发射极间作为发射极电阻而插入有可变电阻113，晶体管111的发射极连接有可变电流源114，晶体管112的发射极连接有可变电流源115。
峰值放大器210包括晶体管211、212、可变电阻213(电阻值R4)、可变电容器214(电容值C1)、以及可变电流源215、216(驱动电流值I2)。另外，在可变电流源215、216中流动用于对峰值放大器210进行驱动的驱动电流。此外，可变电流源215、216相当于峰值放大器部200内的能够对用于使峰值放大器工作的驱动电流的大小即驱动电流值I2进行调节的驱动电流设定部。
另外，在晶体管211、212的各发射极间以彼此并联的方式插入有可变电阻213和可变电容器214，晶体管211的发射极连接有可变电流源215，晶体管212的发射极连接有可变电流源216。
从未图示的前级的放大器(缓冲区)向加重电路1输入由正相输入信号和反相输入信号构成的差动输入信号。在这种情况下，正相输入信号输入晶体管111、211，反相输入信号输入晶体管112、212。负载电阻310连接于晶体管111、211的各集电极和电源电压Vcc之间，负载电阻320连接于晶体管112、212的各集电极和电源电压Vcc之间。
此外，虽然优选晶体管111、112和晶体管211、212的工作特性相同(Trm＝Trp)，可变电流源114、115的驱动电流值I1和可变电流源215、216的驱动电流值I2相等(I1＝I2)，但并不限定于此。
另外，基带放大器110并不限定于前述的结构，可变电阻113可以是固定电阻，还可以没有可变电阻113。同样，峰值放大器210并不限定于前述的结构，可变电阻213可以是固定电阻，而且可变电容器214也可以是固定电容器。另外，作为可变电阻113和可变电阻213的一例，能够列举出使MOSFET在线性区域中工作的电路等。
另外，如在专利文献2中公开的那样，作为基带放大器110的结构例也可以是向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。同样，作为峰值放大器210的结构例也可以是向发射极间插入可变电容器，并且向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。
接着，参照图2对本实施方式1中的加重电路1的频率响应特性进行说明。图2是示出本发明的实施方式1中的加重电路整体的频率响应特性的说明图。在此，图2的(a)示出基带放大器部100的频率响应特性，图2的(b)示出峰值放大器部200的频率响应特性，图2的(c)示出组合了基带放大器部100和峰值放大器部200的加重电路整体的频率响应特性。
如该图2的(a)所示，在基带放大器110的频率响应特性中，基带放大器110的到截止频率fc附近为止的增益是恒定的。
另外，如果基带放大器110的驱动电流值I1变化，则增益遍及整个频率频带地发生改变。具体地说，随着驱动电流值I1减小，特性向图2的(a)所示的箭头的方向(增益减小的方向)偏移。
另一方面，如上所述，峰值放大器210由可变电阻213和可变电容器214的组合构成。因此，从晶体管211、212的集电极侧流过发射极侧的电流的高频成分流过可变电容器214。另外，晶体管211、212因为以遍及整个频率频带使得发射极侧的电压值维持为相同值的方式进行工作，所以与基带成分相比高频成分的电流增加。
其结果是，在峰值放大器210中能够获得图2的(b)所示的频率响应特性。另外，如图2的(b)所示，在峰值放大器210的频率响应特性中，截止频率fc附近的增益与其它频带的增益相比为峰值状态(能够获得截止频率fc附近的增益峰值)。
另外，如果峰值放大器210的驱动电流值I2变化，则遍及整个频带增益发生改变。具体地说，随着驱动电流值I2增加，特性向图2的(b)所示的箭头的方向(增益增大的方向)偏移。
在此，在加重电路1的整体中能够获得图2的(c)所示的频率响应特性。即，因为被基带放大器110放大的差动输入信号和被峰值放大器210放大的差动输入信号被负载电阻310和负载电阻320合波，所以能够获得图2的(c)所示的频率响应特性。
另外，在该频率响应特性中，能够获得截止频率fc附近的增益峰值，并且在驱动电流值I2是0的情况下，能够获得以标号10所示的特性(加重量最小)。另一方面，在驱动电流值I1是0的情况下，能够获得以标号20所示的特性(加重量最大)。后面进行详细叙述。
此外，在此所谓的加重量是指将截止频率fc附近的增益峰值、与其它频带的增益进行比较情况下的截止频率fc附近的增益的强调程度。即，在标号10所示的特性中，因为截止频率fc附近的增益峰值在与其它频带的增益进行比较的情况下基本未被强调，所以强调程度最小、加重量最小。与此相对，在标号20所示的特性中，因为截止频率fc附近的增益峰值在与其它频带的增益进行比较的情况下最大程度地被强调，所以强调程度最大、加重量最大。
此外，在此，作为一例，对在加重电路1所具有的具有与频率对应的期望增益的频率响应特性中，使获得增益峰值情况下的峰值频率与截止频率fc一致的情况进行了说明，但并不限定于此。即，也可以决定峰值频率使得能够获得与能够对加重电路1的输出(后级)以后的传输路径的频率响应特性进行补偿的最佳频带对应的增益峰值。
接着，参照之前的图1、2对本实施方式1中的加重电路1的工作进行说明。首先，在基带放大器部100和峰值放大器部200中，从前级的放大器(缓冲区)以相同定时输入差动输入信号。
在此，在本实施方式1的加重电路1中，在改变基带放大器110(基带放大器部100)的驱动电流值I1和峰值放大器210(峰值放大器部200)的驱动电流值I2的情况下，由操作员调节驱动电流设定部。由此，能够获得高频频带劣化被抑制的期望的加重量。在这种情况下，驱动电流值I1和驱动电流值I2被调节为使得它们的和始终为恒定值C(I1+I2＝C)。
具体地说，在加重电路1中的期望的加重量最小的情况下进行调节使得驱动电流值I1为C，驱动电流值I2为0。在这种情况下，基带放大器110工作，峰值放大器210不工作。
其结果是，从加重电路1作为主信号输出而输出的合波信号(输出信号)的振幅对应于之前的图2的(c)的标号10所示的特性而放大。即，输出信号的振幅只由驱动电流值I1(＝C)、与负载电阻310和负载电阻320的各自的电阻值之积决定。
具体地说，从加重电路1输出输出信号作为最大振幅为I1×R1至I1×R2的差动信号。此外，优选负载电阻310的电阻值和负载电阻320的电阻值相等(R1＝R2)，但并不限定于此。
另一方面，在加重电路1的输出以后的传输路径中，在输出信号的高频损失较大、且在作为加重电路1的下级的接收电路近端，输出信号的波形中被叠加了抖动的情况下，通过调节驱动电流设定部能够获得期望的加重量，使得抖动量减小(抑制高频频带劣化)。
具体地说，为了使抖动量最小，而通过可变电流源114、115调节驱动电流值I1使其减小规定量，并且调节驱动电流值I2使其增加与驱动电流值I1的减小量相当的规定量。
在这种情况下，在加重电路1的频率响应特性中，随着驱动电流值I2增加，以之前的图2的(c)的标号10所示的特性向箭头方向偏移，如果驱动电流值I2达到C(驱动电流值I1为0)，则能够获得标号20所示的特性。
这样，在使驱动电流值I1和驱动电流值I2之和始终为恒定值的基础上调节驱动电流值I1和驱动电流值I2的情况下，能够使频率响应特性(加重量)变化。因此，通过调节驱动电流值I1和驱动电流值I2，而能够获得抖动量最小的期望的加重量。
因此，在信号的转变点上，输出信号的振幅对应于所获得的期望的加重量而被放大。因此，在来自加重电路1的输出信号通过了传输路径的情况下，在接收端通过传输路径后的输出信号的振幅与同符号连续时的输出信号的振幅大致相同，且抖动量减小。
此外，在此所谓的信号的转变点表示刚刚从标记侧向空间侧转变之后、或者刚刚从空间侧向标记侧转变之后的意思。
另外，即使在使加重量变化的情况下，因为驱动电流值I1和驱动电流值I2之和始终相等，所以具有从加重电路整体观察时的消耗电力未增加的效果。
另外，因为晶体管111、112、211、212的集电极侧的DC电压相同，所以具有电路DC工作点容易设计的效果，并且在与下级的接收电路进行DC结合的情况下，还具有电路DC工作点不会对下级的接收电路发生变动的效果。
以上，根据本实施方式1，使基带放大器和峰值放大器彼此并联连接，且通过各自的可变电流源调节基带放大器的驱动电流值使其减小规定量、并且调节峰值放大器的驱动电流值使其增加与基带放大器的驱动电流值的减小量相当的规定量，以使得基带放大器的驱动电流值和峰值放大器的驱动电流值之和恒定。由此，能够不使消耗电力(消耗电流)增加、即能够获得输出信号的高频频带劣化被抑制的期望的加重量。另外，因为作为延迟电路和输出驱动器未使用线性放大器，所以与现有技术相比，实现了消耗电力得以抑制的加重功能。
实施方式2.
在之前的实施方式1中，对具有基带放大器部100和峰值放大器部200的加重电路1进行了说明，其中，基带放大器部100具有1个基带放大器110，峰值放大器部200具有1个峰值放大器210。与此相对，在本发明的实施方式2中，对具有基带放大器部100a和峰值放大器部200a的加重电路1a进行说明，其中，基带放大器部100a具有多个基带放大器，峰值放大器部200a具有多个峰值放大器。
图3是本发明的实施方式2中的加重电路1a的结构图。该图3中的加重电路1a具有：基带放大器部100a、峰值放大器部200a以及信号合波部300，该信号合波部300具有负载电阻310、负载电阻320和电源电压Vcc。
基带放大器部100a具有n个基带放大器110(1)～110(n)、和与各基带放大器对应的n个切换部120(1)～120(n)。峰值放大器部200a具有m个峰值放大器210(1)～210(m)和与各自的峰值放大器对应的m个切换部220(1)～220(m)。此外，这些基带放大器和峰值放大器与上述的实施方式1相同，是差动对结构，n和m是2以上的自然数。
另外，基带放大器110(1)～110(n)和峰值放大器210(1)～210(m)各自并联连接，且各差动对的一方经由负载电阻310与电源电压Vcc连接，另一方经由负载电阻320与电源电压Vcc连接。
此外，在下文中，因为基带放大器110(1)～110(n)均相同，所以以基带放大器110(1)的结构为中心进行说明，因为各峰值放大器210(1)～210(m)均相同，所以以峰值放大器210(1)的结构为中心进行说明。
基带放大器110(1)包括晶体管111(1)、112(1)、可变电阻113(1)、恒流源116(1)、117(1)。此外，在恒流源116(1)、117(1)中，与之前的实施方式1不同，驱动电流值I1不是可变的而是恒定的。
另外，在晶体管111(1)、112(1)的各发射极间作为发射极电阻而插入有可变电阻113(1)，在晶体管111(1)的发射极连接有恒流源116(1)，在晶体管112(1)的发射极连接有恒流源117(1)。
另外，恒流源116(1)、117(1)通过切换部120(1)切换成接通(On)/断开(Off)状态。在此，在恒流源116(1)、117(1)接通(On)状态的情况下，因为流过驱动电流所以基带放大器110(1)工作，另一方面，在断开(Off)状态的情况下，因为不流过驱动电流，所以基带放大器110(1)不工作。
峰值放大器210(1)包括晶体管211(1)、212(1)、可变电阻213(1)和可变电容器214(1)、恒流源217(1)、218(1)。此外，在恒流源217(1)、218(1)中，与之前的实施方式1不同，驱动电流值I2不是可变的而是恒定的。
另外，在晶体管211(1)、212(1)的各发射极间以彼此并联的方式插入有可变电阻213(1)和可变电容器214(1)，在晶体管211(1)的发射极连接有恒流源217(1)，在晶体管212(1)的发射极连接有恒流源218(1)。
另外，恒流源217(1)、218(1)通过切换部220(1)切换接通(On)/断开(Off)状态。在此，在恒流源217(1)、218(1)为接通(On)状态的情况下，因为流过驱动电流，所以峰值放大器210(1)工作，另一方面，在断开(Off)状态的情况下，因为不流过驱动电流，所以峰值放大器210(1)不工作。
这样，通过能够将与基带放大器部100a所包含的各基带放大器对应的各恒流源切换成接通(On)/断开(Off)状态的第1切换部(相当于切换部120(1)～120(n))而使基带放大器部100a的工作放大器数量变化。同样，通过能够将与峰值放大器部200a所包含的各峰值放大器对应的各恒流源切换成接通(On)/断开(Off)状态的第2切换部(相当于切换部220(1)～220(m))而使峰值放大器部200a的工作放大器数量变化。
而且，通过使基带放大器部100a的工作放大器数量变化，从而流过与各基带放大器对应的每个恒流源的驱动电流值I1的总和即基带放大器部100a的驱动电流值变化。同样，通过使峰值放大器部200a的工作放大器数量变化，从而流过与各峰值放大器对应的每个恒流源的驱动电流值I2的总和即峰值放大器部200a的驱动电流值变化。
此外，第1切换部相当于能够对用于使基带放大器部100a工作的驱动电流值进行调节的驱动电流设定部。另外，第2切换部相当于能够对用于使峰值放大器部200a工作的驱动电流值进行调节的驱动电流设定部。
从未图示的前级的放大器(缓冲区)向加重电路1a输入差动输入信号。在这种情况下，差动输入信号的正相输入信号向晶体管111(1)～111(n)、211(1)～211(m)输入，差动输入信号的反相输入信号向晶体管112(1)～112(n)、212(1)～212(m)输入。
负载电阻310连接于晶体管111(1)～111(n)、211(1)～211(m)的各集电极和电源电压Vcc之间，负载电阻320连接于晶体管112(1)～112(n)、212(1)～212(m)的各集电极和电源电压Vcc之间。
此外，优选晶体管111(1)～111(n)、112(1)～112(n)、和晶体管211(1)～211(m)、212(1)～212(m)的工作特性相同(Trm＝Trp)。另外，优选恒流源116(1)～116(n)、117(1)～117(n)的驱动电流值I1、和恒流源217(1)～217(m)、218(1)～218(m)的驱动电流值I2相等(I1＝I2)。但是，并不限定于这些。
另外，基带放大器110(1)～110(n)并不限定于前述的结构，可变电阻113(1)～113(n)可以是固定电阻，还可以没有可变电阻113(1)～113(n)。同样，峰值放大器210(1)～210(m)并不限定于前述的结构，可变电阻213(1)～213(m)可以是固定电阻，而且可变电容器214(1)～214(m)也可以是固定电容器。另外，作为可变电阻113(1)～113(n)和可变电阻213(1)～213(m)的一例，能够举出使MOSFET在线性区域中工作的电路等。
另外，作为基带放大器110(1)～110(n)的结构例，如专利文献2所公开的那样，也可以设为向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。同样，作为峰值放大器210(1)～210(m)的结构例，也可以设为向发射极间插入可变电容器，并且向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。
接着，参照之前的图3对本实施方式2中的加重电路1a的工作进行说明。首先，与之前的实施方式1相同，从前级的放大器(缓冲区)向基带放大器部100a和峰值放大器部200a以相同定时输入差动输入信号。
在此，在本实施方式2的加重电路1a中，在改变基带放大器部100a的工作放大器数量和峰值放大器部200a的工作放大器数量的情况下，与之前的实施方式1相同，由操作员调节驱动电流设定部。即，通过切换包含于第1切换部的切换部120(1)～120(n)和包含于第2切换部的切换部220(1)～220(m)的接通(On)/断开(Off)状态，使得各工作放大器数量变化。
这样，因为通过改变各工作放大器数量而改变基带放大器部100a和峰值放大器部200a的驱动电流值，所以能够获得高频频带劣化被抑制的期望的加重量。在这种情况下，基带放大器部100a的驱动电流值和峰值放大器部200a的驱动电流值被调节成它们的和始终为恒定值。换言之，调节各工作放大器数量使得流过基带放大器部100a中的接通(On)状态的各恒流源的驱动电流值I1的总和与流过峰值放大器部200a中的接通(On)状态的各恒流源的驱动电流值I2的总和之和相等。
具体地说，在加重电路1a中的期望的加重量最小的情况下，通过切换部120(1)～120(n)使得恒流源116(1)～116(n)、117(1)～117(n)为接通(On)状态。另一方面，通过切换部220(1)～220(m)使得恒流源217(1)～217(m)、218(1)～218(m)为断开(Off)状态。在这种情况下，基带放大器部100a的工作放大器数量是n个，峰值放大器部200a的工作放大器数量是0个。
其结果是，从加重电路1a作为主信号输出而输出的合波信号(输出信号)的振幅根据与之前的实施方式1相同的特性而放大。即，输出信号的振幅仅由基带放大器110(1)～110(n)的各自的驱动电流值I1的总和即驱动电流值I1×n、与负载电阻310和负载电阻320的各自的电阻值之积决定。
具体地说，从加重电路1a输出输出信号作为最大振幅为I1×n×R1至I1×n×R2的差动信号。此外，优选负载电阻310的电阻值和负载电阻320的电阻值相等(R1＝R2)，但并不限定于此。
另一方面，在加重电路1a的输出以后的传输路径中，在输出信号的高频损失较大、且在作为加重电路1a下级的接收电路近端，在输出信号的波形中被叠加了抖动的情况下，通过调节驱动电流设定部获得期望的加重量使得抖动量减小(抑制高频频带劣化)。
具体地说，为了使抖动量最小，而通过切换部120(1)～120(n)切换每个恒流源116(1)～116(n)、117(1)～117(n)的接通(On)/断开(Off)状态，由此调节基带放大器部100a的工作放大器数量使其减少规定数量。与此同时，通过切换部220(1)～220(m)切换每个恒流源217(1)～217(m)、218(1)～218(m)的接通(On)/断开(Off)状态，由此调节峰值放大器部200a的工作放大器数量使其增加规定数量。
即，调节工作放大器数量，使得基带放大器部100a中的流过接通(On)状态的各恒流源的驱动电流值I1的总和、与峰值放大器部200a中的流过接通(On)状态的各恒流源的驱动电流值I2的总和之和相等。在这种情况下，在加重电路1a的频率响应特性中，随着峰值放大器部200a的工作放大器数量增加，而示出与之前的实施方式1相同的特性。此外，在设定为I1＝I2的情况下，峰值放大器部200a的工作放大器的增加数量与基带放大器部100a的工作放大器数量的减少数量相同。
这样，在调节基带放大器部100a和峰值放大器部200a的各自的工作放大器数量的情况下，与之前的实施方式1相同，能够使频率响应特性(加重量)变化。因此，通过调节这些工作放大器数量，而能够与之前的实施方式1同样地获得抖动量最小的期望的加重量。
因此，在信号的转变点上，输出信号的振幅根据所获得的期望的加重量而放大。因此，在来自加重电路1a的输出信号通过了传输路径的情况下，在接收端，通过传输路径后的输出信号的振幅与同符号连续时的输出信号的振幅大致相同，且抖动量减小。
另外，即使在使加重量发生了变化的情况下，因为基带放大器部100a中的流过接通(On)状态的各恒流源的驱动电流值I1的总和、与峰值放大器部200a中的流过接通(On)状态的各恒流源的驱动电流值I2的总和之和始终相等，所以具有从加重电路整体观察时的消耗电力未增加的效果。
另外，因为不改变驱动电流值而仅通过各切换部将各恒流源切换成接通(On)状态或者断开(Off)状态就能够决定加重量，所以与之前的实施方式1相比，具有能够简单地改变加重量的效果。
另外，在设定为I1＝I2的情况下，因为与加重量无关，流过基带放大器部100a和峰值放大器部200a的各差动对的电流恒定，所以具有DC增益或者高频特性等各种特性均稳定的效果。
另外，因为基带放大器部100a和峰值放大器部200a中的NPN晶体管的集电极侧的DC电压相同，所以具有电路DC工作点容易设计的效果，并且在与下级的接收电路进行DC结合的情况下，还具有电路DC工作点不对下级的接收电路发生变动的效果。
接着，参照图4对本实施方式2中的加重电路1a的具体的工作的一例进行说明。图4是示出通过本发明的实施方式2中的加重电路1a的工作获得的仿真眼图波形的一例的说明图。在此，图4的(a)示出峰值放大器部200a的工作放大器数量未优化情况下的仿真眼图波形，图4的(b)示出峰值放大器部200a的工作放大器数量优化情况下的仿真眼图波形。
此外，在此，例示向加重电路1a的输出部设置高频信号成分的损失较大的传输路径模型、且作为向加重电路1a输入的信号而输入10.3125Gb/s的PRBS-7信号的情况。
在此，假定为基带放大器110(1)～110(n)的各恒流源通过各切换部而全部变为接通(On)状态、峰值放大器210(1)～210(m)的各恒流源通过各切换部而全部变为断开(Off)状态的情况。即，基带放大器部100a的工作放大器数量是n个、峰值放大器部200a的工作放大器数量是0个。这样，在峰值放大器部200a的工作放大器数量未被优化的情况下，在接收端获得如图4的(a)所示的仿真眼图波形。
而且，从图4的(a)得知，因为如果来自加重电路1a的输出信号通过传输路径则高频信号成分的振幅减小，所以在接收端，抖动量增大、交叉点处的抖动量是20.81ps。这样，因为抖动量增大，所以有可能在接收端产生错误。
与此相对，如上文所述，通过调节驱动电流设定部而获得抖动量最小的期望的加重量，以使得抖动量减小(抑制高频频带劣化)。这样，如果峰值放大器部200a的工作放大器数量优化，则在接收端获得图4的(b)所示的仿真眼图波形。
从图4的(b)得知，如果峰值放大器部200a的工作放大器数量优化，则交叉点处的抖动量是10.61ps。这样，因为通过使得峰值放大器部200a的工作放大器数量优化而减小抖动量，所以其结果能够降低接收端的错误概率。
以上，根据本实施方式2，通过各切换部调节基带放大器部和峰值放大器部的工作放大器数量使得基带放大器部中的流过接通(On)状态的各恒流源的驱动电流值的总和、与峰值放大器部中的流过接通(On)状态的各恒流源的驱动电流值的总和之和相等。由此，不增加消耗电力(消耗电流)，即能够获得输出信号的高频频带劣化被抑制的期望的加重量。
实施方式3.
在之前的实施方式2中，对具有基带放大器部100a和峰值放大器部200a的加重电路1a进行了说明，其中，基带放大器部100a具有n个基带放大器，峰值放大器部200a具有m个峰值放大器。与此相对，在本发明的实施方式3中，对具有基带放大器部100b的加重电路1b进行说明，其中，基带放大器部100b还具有固定基带放大器110N。
图5是本发明的实施方式3中的加重电路1b的结构图。该图5中的加重电路1b具有：基带放大器部100b、峰值放大器部200b、以及具有负载电阻310、负载电阻320以及电源电压Vcc的信号合波部300。
基带放大器部100b在与基带放大器部100a相同结构的基础上，还具有固定基带放大器110N、以及与该基带放大器对应的切换部120N。峰值放大器部200b是与峰值放大器部200a相同的结构。此外，固定基带放大器110N是与之前的实施方式2相同的差动对结构，n和m是2以上的自然数。
另外，固定基带放大器110N与其它的基带放大器并联连接，差动对的一方经由负载电阻310与电源电压Vcc连接，另一方经由负载电阻320与电源电压Vcc连接。
固定基带放大器110N包括晶体管111N、112N、可变电阻113N(电阻值R3’)、恒流源116N、117N(驱动电流值I1’)。此外，在恒流源116N、117N中，与之前的实施方式2相同，驱动电流值I1’不是可变的而是恒定的。
另外，在晶体管111N、112N的各发射极间作为发射极电阻而插入有可变电阻113N，在晶体管111N的发射极连接有恒流源116N，在晶体管112N的发射极连接有恒流源117N。
另外，恒流源116N、117N通过切换部120N切换成接通(On)状态或者断开(Off)状态。在此，在恒流源116N、117N为接通(On)状态的情况下，因为流过驱动电流所以固定基带放大器110N工作，另一方面，在断开(Off)状态的情况下，因为不流过驱动电流，所以固定基带放大器110N不工作。
从未图示的前级的放大器(缓冲区)向加重电路1b输入差动输入信号。在这种情况下，差动输入信号的正相输入信号被输入晶体管111(1)～111(n)、111N、211(1)～211(m)，差动输入信号的反相输入信号被输入晶体管112(1)～112(n)、112N、212(1)～212(m)。
负载电阻310连接于晶体管111(1)～111(n)、111N、211(1)～211(m)的各集电极和电源电压Vcc之间，负载电阻320连接于晶体管112(1)～112(n)、112N、212(1)～212(m)的各集电极和电源电压Vcc之间。
此外，优选晶体管111(1)～111(n)、112(1)～112(n)、和晶体管211(1)～211(m)、212(1)～212(m)的工作特性相同(Trm＝Trp)。另外，优选恒流源116(1)～116(n)、117(1)～117(n)的驱动电流值I1、和恒流源217(1)～217(m)、218(1)～218(m)的驱动电流值I2相等(I1＝I2)。但是，并不限定于这些。
另外，在本实施方式3中，例示出固定基带放大器110N是1个的情况并进行了说明，但并不需要限定于此，也可以并联多个。
另外，基带放大器110(1)～110(n)、和固定基带放大器110N并不限定于前述的结构，可变电阻113(1)～113(n)、113N可以是固定电阻，还可以没有可变电阻113(1)～113(n)、113N。同样，峰值放大器210(1)～210(m)并不限定于前述的结构，可变电阻213(1)～213(m)可以是固定电阻，而且可变电容器214(1)～214(m)也可以是固定电容器。
另外，作为基带放大器110(1)～110(n)、和固定基带放大器110N的结构例，如专利文献2所公开的那样，也可以设为向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。同样，作为峰值放大器210(1)～210(m)的结构例，也可以设为向发射极间插入可变电容器，并且向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。
接着，参照之前的图5对本实施方式3中的加重电路1b的工作进行说明。首先，与之前的实施方式2相同，从前级的放大器(缓冲区)向基带放大器部100b和峰值放大器部200b以相同定时输入差动输入信号。
在此，在本实施方式3的加重电路1b中，在改变基带放大器部100b的工作放大器数量和峰值放大器部200b的工作放大器数量的情况下，与之前的实施方式2相同，由操作员调节驱动电流设定部。即，通过包含于第1切换部的切换部120(1)～120(n)和包含于第2切换部的切换部220(1)～220(m)对接通(On)/断开(Off)状态的切换，使得各工作放大器数量变化。
另外，在这种情况下，恒流源116N、117N由于切换部120N而始终是接通(On)状态，所以固定基带放大器110N始终工作。这样，因为即使改变各工作放大器数量时固定基带放大器110N也始终工作，所以也可以没有切换部120N。
在此，通常情况下，驱动电流值I1’优选设定作为比驱动电流值I1大的值，因为如果这样设定，则固定基带放大器110N始终工作，所以与之前的实施方式2相比，具有能够使n减小的效果。
即，因为基带放大器部100b的驱动电流值始终确保固定基带放大器110N的驱动电流值的量，所以与之前的实施方式2相比，能够相应地使基带放大器110(1)～110(n)的数量减少。另外，与之前的实施方式2相同，调节基带放大器部100a的工作放大器数量使其减少规定数量，并且调节峰值放大器部200a的工作放大器数量使其增加规定数量。
而且，通过调节这些工作放大器数量，而与之前的实施方式2同样地能够获得抖动量最小的期望的加重量。因此，即使在使加重量变化的情况下，也与之前的实施方式2相同，具有从加重电路整体观察时的消耗电力不增加的效果。
以上，根据本实施方式3，还包括即使对具有n个基带放大器的基带放大器部改变各工作放大器数量时也始终工作的固定基带放大器。由此，与之前的实施方式2相比，能够使基带放大器部需要的放大器数量减少。
实施方式4.
在之前的实施方式2、3中，针对用于对包含于基带放大器部100a、100b和峰值放大器部200a、200b的各放大器进行驱动的电流源是恒流源的情况进行了说明。与此相对，在本发明的实施方式4中，对用于驱动各放大器的驱动电流源不是恒流源而是可变电流源的情况进行说明。
本实施方式4中的加重电路1c代替之前的实施方式2、3中的加重电路1a、1b(参照之前的图3、5)的各恒流源而以可变电流源构成。此外，各切换部被去除，n和m是2以上的自然数。
此外，优选晶体管111(1)～111(n)、112(1)～112(n)、和晶体管211(1)～211(m)、212(1)～212(m)的工作特性相同(Trm＝Trp)。另外，优选恒流源116(1)～116(n)、117(1)～117(n)的驱动电流值I1、和恒流源217(1)～217(m)、218(1)～218(m)的驱动电流值I2相等(I1＝I2)。但是，并不限定于这些。
另外，基带放大器110(1)～110(n)并不限定于前述的结构，可变电阻113(1)～113(n)可以是固定电阻，还可以没有可变电阻113(1)～113(n)。同样，峰值放大器210(1)～210(m)并不限定于前述的结构，可变电阻213(1)～213(m)可以是固定电阻，而且可变电容器214(1)～214(m)也可以是固定电容器。
另外，作为基带放大器110(1)～110(n)的结构例，如专利文献2所公开的那样，也可以设为向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。同样，作为峰值放大器210(1)～210(m)的结构例,也可以设为向发射极间插入可变电容器，并且向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。
接着，对本实施方式4中的加重电路1c的工作进行说明。首先，与之前的实施方式2、3相同，从前级的放大器(缓冲区)向基带放大器部100c和峰值放大器部200c以相同定时输入差动输入信号。
在此，在本实施方式4的加重电路1c中，因为驱动电流源不是恒流源而是可变电流源，所以与之前的实施方式2、3同样地，在调节驱动电流设定部的情况下，能够根据需要改变驱动电流值I1、I2。
因此，与使用事先规定有驱动电流值的恒流源情况下的之前的实施方式2、3不同，能够适当改变驱动电流值，所以在为了获得期望的加重量而调节驱动电流设定部时，能够进行更细致的调节。
以上，根据本实施方式4，作为用于驱动基带放大器部100b和峰值放大器部200b的各放大器的驱动电流源，不使用恒流源而使用可变电流源。由此，因为各放大器的驱动电流值能够被适当改变，所以在为了获得期望的加重量而调节驱动电流设定部时，能够进行更细致的调节。
实施方式5.
在之前的实施方式2中，对基带放大器部100a的每个各放大器是相同的结构、峰值放大器部200a的每个各放大器是相同的结构的情况进行了说明。与此相对，在本发明的实施方式5中，对基带放大器部100d和峰值放大器部200d的各放大器的特性(例如，驱动电流值和晶体管尺寸等)不同的情况进行说明。
本实施方式5中的加重电路1d与之前的实施方式2中的加重电路1a(参照之前的图3)不同，以基带放大器110(1)～110(n)的各自的特性(具体地说，晶体管特性、可变电阻的电阻值R3以及恒流源的驱动电流值I1等)不同的方式进行设定。同样地，也以峰值放大器210(1)～210(m)的各自的特性(具体地说，晶体管特性、可变电阻的电阻值R4、可变电容器的电容值C1以及恒流源的驱动电流值I2等)也不同的方式进行设定。此外，n和m是2以上的自然数。
另外，规定了分别组合了基带放大器110(1)～110(n)的各驱动电流值I1中的1个、和峰值放大器210(1)～210(m)的各驱动电流值I2中的1个的多个组合。而且，在各组合中，使各放大器的驱动电流值I1、I2变化，以使得始终为相同的合计驱动电流值(I1+I2)。如上文所述，因为各放大器的特性不同，所以对于各放大器的驱动电流值I1、I2来说，能够使其各自变化而进行规定。
具体地说，例如，假定n＝m且x为2以上且为n至m以下的自然数的情况。在这种情况下，使各放大器的驱动电流值I1、I2分别变化而规定组合，使得第x个基带放大器110(x)的驱动电流值I1、与第x个峰值放大器210(x)的驱动电流值I2的合计驱动电流值相同。此外，第1个基带放大器110(1)的驱动电流值I1和第1个峰值放大器的驱动电流值I2不构成这种组合。
更具体地说，例如，假定n＝m＝4且x为2以上4以下的自然数的情况。在这种情况下，例如，当设合计驱动电流值为4A时，则作为组合的一例能够列举出以下的组合。即，与第2个各放大器对应的组合为(I1，I2)＝(1，3)，与第3个各放大器对应的组合为(I1，I2)＝(2，2)，与第4个各放大器对应的组合为(I1，I2)＝(3，1)。而且，第1个基带放大器110(1)的驱动电流值I1和第1个峰值放大器的驱动电流值I2分别为4A。
此外，基带放大器110(1)～110(n)并不限定于前述的结构，可变电阻113(1)～113(n)可以是固定电阻，还可以没有可变电阻113(1)～113(n)。同样，峰值放大器210(1)～210(m)并不限定于前述的结构，可变电阻213(1)～213(m)可以是固定电阻，而且可变电容器214(1)～214(m)也可以是固定电容器。
另外，作为基带放大器110(1)～110(n)的结构例，如专利文献2所公开的那样，也可以设为向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。同样，作为峰值放大器210(1)～210(m)的结构例，也可以设为向发射极间插入可变电容器，并且向NPN晶体管的发射极侧或者MOSFET的源极侧分别插入相同值的电阻后以一个电流源进行驱动的方式。
接着，对本实施方式5中的加重电路1d的工作进行说明。首先，与之前的实施方式2相同，从前级的放大器(缓冲区)向基带放大器部100d和峰值放大器部200d以相同定时输入差动输入信号。
在此，在本实施方式5的加重电路1d中，与之前的实施方式2相同，在调节驱动电流设定部的情况下，以使前述的第1个基带放大器110(1)、与规定的各组合对应的第x个基带放大器110(x)和第x个峰值放大器210(x)、以及第1个峰值放大器210(1)中的任意一个工作的方式进行选择。
具体地说，在加重电路1d中的期望的加重量最小的情况下，通过各切换部使得恒流源116(1)、117(1)是接通(On)状态。另一方面，通过各切换部使得其以外的恒流源是断开(Off)状态。在这种情况下，基带放大器部100d的工作放大器数量是1个，峰值放大器部200d的工作放大器数量是0个。
而且，在使加重电路1d中的期望的加重量变化的情况下，通过各切换部选择规定的各组合中的任意一个。在这种情况下，与选择出的组合对应的基带放大器和峰值放大器中的恒流源为接通(On)状态，其以外的恒流源为断开(Off)状态。在这种情况下，基带放大器部100d的工作放大器数量是1个，峰值放大器部200d的工作放大器数量是1个。
而且，在加重电路1d中的期望的加重量最大的情况下，通过各切换部使得恒流源217(1)、218(1)为接通(On)状态。另一方面，通过各切换部使得其以外的恒流源为断开(Off)状态。在这种情况下，基带放大器部100d的工作放大器数量是0个，峰值放大器部200d的工作放大器数量是1个。
这样，因为通过改变基带放大器部100d和峰值放大器部200d的各放大器之间的组合而使加重量变化，所以与之前的实施方式2相同，能够获得抖动量最小的期望的加重量。
另外，因为选择任意组合合计驱动电流值都相同，所以与之前的实施方式2相同，具有从加重电路整体观察时的消耗电力不增加的效果。而且，因为根据规定的组合从基带放大器部100d和峰值放大器部200d中各选择一个工作放大器，所以与之前的实施方式2相比，具有能够更简单地获得期望的加重量的效果。
以上，根据本实施方式5，在基带放大器部和峰值放大器部中，以事先规定各放大器之间的组合使得合计驱动电流值相同、且选择这些组合中的任意一组的方式调节驱动电流设定部。由此，因为从基带放大器部和峰值放大器部中各选择一个工作放大器，所以与之前的实施方式2相比，能够更简单地获得期望的加重量。

Claims (8)

1.一种加重电路，其将具有如下的频率响应特性的信号作为主信号输出进行输出，该信号的频率响应特性为针对由正相输入信号和反相输入信号构成的差动输入信号具有与频率对应的期望的增益，
其中，该加重电路具有：
基带放大器部，其具有到第1规定频率附近为止的增益恒定、且用于进行工作的第1驱动电流值越减小则增益在整个频带中越小的第1频率响应特性，且输出根据所述第1频率响应特性对所述差动输入信号进行了放大的第1输出信号；
峰值放大器部，其具有在第2规定频率附近具有增益峰值、且用于进行工作的第2驱动电流值越增大则增益在整个频带中越大的第2频率响应特性，且输出根据所述第2频率响应特性对所述差动输入信号进行了放大的第2输出信号；以及
信号合波部，其将对所述第1输出信号和所述第2输出信号进行合波后的合波信号作为所述主信号输出而输出，
所述基带放大器部和所述峰值放大器部各自具有能够调节用于进行工作的驱动电流值的驱动电流设定部，通过调节各自的所述驱动电流设定部，使得用于使所述基带放大器部工作的所述第1驱动电流值与用于使所述峰值放大器部工作的所述第2驱动电流值之和恒定，由此得到高频频带劣化被抑制的期望的加重量。
2.根据权利要求1所述的加重电路，其中，
所述基带放大器部具有：
1个基带放大器；以及
第1可变电流源，其相当于所述基带放大器部内的所述驱动电流设定部，且能够调节用于使所述1个基带放大器工作的所述第1驱动电流值，
所述峰值放大器部具有：
1个峰值放大器；以及
第2可变电流源，其相当于所述峰值放大器部内的所述驱动电流设定部，且能够调节用于使所述1个峰值放大器工作的所述第2驱动电流值，
在要得到所述期望的加重量时，通过所述第1可变电流源调节所述第1驱动电流值使其减少规定量，并且通过所述第2可变电流源调节所述第2驱动电流值使其增加与所述第1驱动电流值的减少量相当的所述规定量。
3.根据权利要求1所述的加重电路，其中，
所述基带放大器部具有：
N个基带放大器，它们分别并联连接，N为2以上的自然数；
第1恒流源，其与所述N个基带放大器分别对应，且用于使所述N个基带放大器分别工作；以及
第1切换部，其相当于所述基带放大器部内的所述驱动电流设定部，且能够将各所述第1恒流源切换成接通/断开状态，
所述峰值放大器部具有：
M个峰值放大器，它们分别并联连接，M为2以上的自然数；
第2恒流源，其与所述M个峰值放大器分别对应，且用于使所述M个峰值放大器分别工作；以及
第2切换部，其相当于所述峰值放大器部内的所述驱动电流设定部，且能够将各所述第2恒流源切换成接通/断开状态，
在要得到所述期望的加重量时，通过所述第1切换部对各所述第1恒流源的接通/断开状态的切换、和所述第2切换部对各所述第2恒流源的接通/断开状态的切换而调节所述N个基带放大器和所述M个峰值放大器中的工作放大器的数量，使得所述第1驱动电流值与所述第2驱动电流值之和相等，其中，所述第1驱动电流值相当于流过为了使所述N个基带放大器分别工作而处于接通状态的各所述第1恒流源的驱动电流值的总和，所述第2驱动电流值相当于流过为了使所述M个峰值放大器分别工作而处于接通状态的各所述第2恒流源的驱动电流值的总和。
4.根据权利要求3所述的加重电路，其中，
所述基带放大器部还具有：
1个固定基带放大器，其与所述N个基带放大器并联连接；以及
第3恒流源，其与所述1个固定基带放大器对应，用于使所述1个固定基带放大器工作，
流过所述第3恒流源的驱动电流值比流过各所述第1恒流源的驱动电流值大，
流过所述第3恒流源的驱动电流值与流过各所述第1恒流源的驱动电流值的总和为所述第1驱动电流值。
5.根据权利要求3或4所述的加重电路，其中，
替代恒流源而以可变电流源构成所述基带放大器部和所述峰值放大器部。
6.根据权利要求1所述的加重电路，其中，
所述基带放大器部具有：
N个基带放大器，它们分别并联连接，N为2以上的自然数；
第1恒流源，其与所述N个基带放大器分别对应，且用于使所述N个基带放大器分别工作；以及
第1切换部，其相当于所述基带放大器部内的所述驱动电流设定部，且能够将各所述第1恒流源分别切换成接通/断开状态，
所述峰值放大器部具有：
N个峰值放大器，它们分别并联连接；
第2恒流源，其与所述N个峰值放大器分别对应，且用于使所述N个峰值放大器分别工作；以及
第2切换部，其相当于所述峰值放大器部内的所述驱动电流设定部，且能够将所述第2恒流源分别切换成接通/断开状态，
以包含于所述基带放大器部中的第n个基带放大器的驱动电流值I1(n)与包含于所述峰值放大器部中的第n个峰值放大器的驱动电流值I2(n)的合计驱动电流值I(n)(＝I1(n)+I2(n)对于全部的n相等的方式，事先规定使所述第n个基带放大器和所述第n个峰值放大器各自的驱动电流值变化的组合，其中，n为2以上且为N以下，
流过各所述第1恒流源的驱动电流值的总和是所述第1驱动电流值，且流过各所述第2恒流源的驱动电流值的总和是所述第2驱动电流值，
在要得到所述期望的加重量时，通过所述第1切换部对各所述第1恒流源的接通/断开状态的切换、和所述第2切换部对各所述第2恒流源的接通/断开状态的切换，而从事先规定的所述组合中选择与所述第n个基带放大器和所述第n个峰值放大器对应的组合，由此进行调节。
7.根据权利要求1至6中任一项所述的加重电路，其中，
所述基带放大器部的各差动对被插入有发射极电阻。
8.根据权利要求1至7中任一项所述的加重电路，其中，
所述基带放大器部和所述峰值放大器部由作为差动对的晶体管构成，
所述晶体管是双极晶体管或者MOSFET。
CN201380074117.8A 2013-03-04 2013-03-04 加重电路 Active CN105027430B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/055814 WO2014136170A1 (ja) 2013-03-04 2013-03-04 エンファシス回路

Publications (2)

Publication Number Publication Date
CN105027430A true CN105027430A (zh) 2015-11-04
CN105027430B CN105027430B (zh) 2017-12-08

Family

ID=51490739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380074117.8A Active CN105027430B (zh) 2013-03-04 2013-03-04 加重电路

Country Status (4)

Country Link
US (1) US9722545B2 (zh)
JP (1) JP5859168B2 (zh)
CN (1) CN105027430B (zh)
WO (1) WO2014136170A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755600B1 (en) * 2016-02-22 2017-09-05 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit
JP6941957B2 (ja) * 2017-03-30 2021-09-29 三菱電機株式会社 光送受信器、通信装置、信号調整方法、及びプログラム
JP7497316B2 (ja) * 2021-03-03 2024-06-10 アンリツ株式会社 周波数特性可変差動リニアアンプ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703899B2 (en) * 2002-04-02 2004-03-09 Northrop Grumman Corporation Quad switched gain circuit
US20080218222A1 (en) * 2007-03-02 2008-09-11 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
JP2011160185A (ja) * 2010-02-01 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> プリエンファシス回路
CN102474231A (zh) * 2010-03-10 2012-05-23 松下电器产业株式会社 可变增益放大器
WO2013002388A1 (ja) * 2011-06-30 2013-01-03 日本電信電話株式会社 自動利得調整回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730607B2 (ja) 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
JP5098617B2 (ja) 2007-12-12 2012-12-12 横河電機株式会社 プリエンファシス回路
US8295336B2 (en) 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703899B2 (en) * 2002-04-02 2004-03-09 Northrop Grumman Corporation Quad switched gain circuit
US20080218222A1 (en) * 2007-03-02 2008-09-11 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
JP2011160185A (ja) * 2010-02-01 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> プリエンファシス回路
CN102474231A (zh) * 2010-03-10 2012-05-23 松下电器产业株式会社 可变增益放大器
WO2013002388A1 (ja) * 2011-06-30 2013-01-03 日本電信電話株式会社 自動利得調整回路

Also Published As

Publication number Publication date
JP5859168B2 (ja) 2016-02-10
JPWO2014136170A1 (ja) 2017-02-09
US20150381115A1 (en) 2015-12-31
CN105027430B (zh) 2017-12-08
WO2014136170A1 (ja) 2014-09-12
US9722545B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
US10033412B2 (en) Impedance and swing control for voltage-mode driver
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
Sun et al. A low-power, 20-Gb/s continuous-time adaptive passive equalizer
TWI332750B (en) Current-controlled cmos (c3mos) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
EP2878079B1 (en) Receiver having a wide common mode input range
US20110103267A1 (en) Asymmetric full duplex communication including device power communication
CN110224759B (zh) 一种光发射器
JP2007305762A (ja) レーザダイオードの駆動回路
CN108183696A (zh) 一种低压高速可编程均衡电路
US9853842B2 (en) Continuous time linear equalization for current-mode logic with transformer
US20160182038A1 (en) Linear equalizer with variable gain
EP2761834B1 (en) An apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
CN208015693U (zh) 一种低压高速可编程均衡电路
WO2019078994A1 (en) PROTECTION AGAINST THE REINFORCED BY A PASSIVE EQUALIZATION T-COIL
US20120187980A1 (en) Transmitter circuit
CN110061940B (zh) 一种均衡器系统
US10312873B2 (en) Split cascode circuits and related communication receiver architectures
CN105027430A (zh) 加重电路
US20170117860A1 (en) Amplifier
CN114050793A (zh) 一种采用低成本超频高速跨阻放大器的放大方法
EP2852051B1 (en) Switch-mode amplifier
JP2019161393A (ja) フィードフォワードイコライザ及びフィードフォワードイコライザの高周波特性改善方法
US9860086B1 (en) Equalizer circuit and optical module
Sarkas et al. A 1.8 v SiGe BiCMOS cable equalizer with 40-dB peaking control up to 60 GHz
CN111162740B (zh) 一种射频通用通信接口差共模解耦装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant