JPWO2014136170A1 - エンファシス回路 - Google Patents

エンファシス回路 Download PDF

Info

Publication number
JPWO2014136170A1
JPWO2014136170A1 JP2015504014A JP2015504014A JPWO2014136170A1 JP WO2014136170 A1 JPWO2014136170 A1 JP WO2014136170A1 JP 2015504014 A JP2015504014 A JP 2015504014A JP 2015504014 A JP2015504014 A JP 2015504014A JP WO2014136170 A1 JPWO2014136170 A1 JP WO2014136170A1
Authority
JP
Japan
Prior art keywords
drive current
baseband
peaking
current value
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015504014A
Other languages
English (en)
Other versions
JP5859168B2 (ja
Inventor
聡 吉間
聡 吉間
雅樹 野田
雅樹 野田
正道 野上
正道 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5859168B2 publication Critical patent/JP5859168B2/ja
Publication of JPWO2014136170A1 publication Critical patent/JPWO2014136170A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/20—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers
    • H03G9/24—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45298—Indexing scheme relating to differential amplifiers the AAC comprising one or more combinations of discrete capacitor and resistor elements, e.g. active elements using a transistor as a capacitor or as a resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45372—Indexing scheme relating to differential amplifiers the AAC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

ベースバンドアンプ部と、ピーキングアンプ部とを互いに並列に接続し、それぞれの駆動電流設定部が調整されることにより、ベースバンドアンプ部の駆動電流値と、ピーキングアンプ部の駆動電流値との和が一定となるように、それぞれの駆動電流値が調整されることにより、消費電力（消費電流）を増加させることなく、出力信号の高周波帯域での波形劣化（高周波帯域劣化）が抑制される所望のエンファシス量を得ることのできるエンファシス回路を得ることができる。

Description

本発明は、光通信システムにおける光トランシーバに搭載されるアナログフロントエンド回路に適用され、特に、受信側回路であるリミッティングアンプ（Ｌｉｍｉｔｉｎｇ Ａｍｐｌｉｆｉｅｒ）もしくはメインアンプ（Ｍａｉｎ Ａｍｐｌｉｆｉｅｒ）と呼ばれる、前置増幅器（ＴＩＡ： Ｔｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）の後段に接続されるエンファシス回路に関するものである。
従来、前置増幅器で増幅した出力信号（高周波信号）を伝送線路で伝送する場合、出力信号の高周波成分が伝送途中で減衰し、立上り／立下りが鈍って波形劣化が生じるという問題があった。このような波形劣化を避けるためには、エンファシス機能を実現することにより、信号の立上り／立下りエッジ付近のみの振幅を増加させて、信号出力ラインにおける高周波帯域の波形劣化を補償すればよい。
ここで、エンファシス機能を実現するために、遅延回路、メイン出力ドライバ、エンファシス出力ドライバおよび出力ドライバを備えたエンファシス回路がある（例えば、特許文献１参照）。このエンファシス回路においては、入力差動信号が２分岐され、一方の信号伝搬ラインに挿入された遅延回路により、一定の遅延量が与えられ、遅延回路を挿入しない信号伝搬ラインではメイン出力ドライバへ、遅延回路を挿入した信号伝搬ラインではエンファシス出力ドライバへとそれぞれ信号が入力される。そして、メイン出力ドライバの正相出力と、エンファシス出力ドライバの逆相出力とが合波されて、出力ドライバにより、共通出力負荷抵抗が駆動される。
また、エンファシス機能を実現するために、フラットレスポンスアンプブロック（ベースバンドアンプ）、バンドパスフィルタ（ＢＰＦ）、ピークレスポンスアンプブロック（ピーキングアンプ）および加算回路（リニアアンプ）を備えたエンファシス回路もある。このエンファシス回路においては、入力差動信号が２分岐され、フラットレスポンスアンプブロックにより、ベースバンドの出力振幅を決定される。また、バンドパスフィルタが入力部に挿入されたピークレスポンスアンプブロックにより、出力ラインでの損失の大きい高周波帯域（例えば、６〜８ＧＨｚ）で利得ピークを持つことが可能となる。そして、フラットレスポンスアンプブロックと、ピークレスポンスアンプブロックとからの出力を合波し、加算回路により、出力負荷抵抗が駆動される。
また、適用先が送信側のエンファシス機能ではなく、受信側のイコライザ機能の場合ではあるが、入力部にバンドパスフィルタ（ＢＰＦ）を挿入せずに、負荷抵抗にインダクタンスを加えることによりピーキングアンプを実現する方法もある（例えば、非特許文献１参照）。
特開２００４−０８８６９３号公報 特開２０１１−１６０１８５号公報
Ｇ． Ｅｖｅｌｉｎａ Ｚｈａｎｇ ａｎｄ Ｍ． Ｍ． Ｇｒｅｅｎ， "Ａ １０ Ｇｂ／ｓ ＢｉＣＭＯＳ Ａｄａｐｔｉｖｅ Ｃａｂｌｅ Ｅｑｕａｌｉｚｅｒ，" ＩＥＥＥ Ｊ． Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ． ４０， ｎｏ． １１， Ｎｏｖ． ２００５， ｐｐ． ２１３２−２０４０．
しかしながら、従来技術には以下のような課題がある。
特許文献１に記載の従来技術では、エンファシス機能を実現するために、遅延回路が必須であり、遅延回路として一般的に用いられるＤ−ＦＦなどの回路は、伝送信号速度に同期した外部クロック源を必要とする。したがって、外部クロック源を光トランシーバとして内蔵しない場合（例えば、１０Ｇ Ｅｔｈｅｒｎｅｔ（登録商標）用ＳＦＰ＋等）、この構成を適用することができないという問題があった。
また、遅延回路として差動対などのアンプを多段接続する場合、所望の遅延量を得るために、相当数のアンプを多段接続する必要があるので、消費電力が増加してしまうという問題があった。
また、特許文献２に記載の従来技術では、リニアアンプで出力負荷抵抗（例えば、一般的なデータ通信用高周波信号ラインにおいては、５０Ωとなる）を駆動する必要がある。したがって、エンファシス機能の実現時には、信号の立上り／立下りエッジ付近のみの振幅を増加させるために、駆動電流を増加しなければならず、結果として、消費電力が増加してしまうという問題があった。
また、非特許文献１に記載の従来技術では、ピーキングアンプとしての機能をインダクタ負荷により実現している。しかし、インダクタンスは、占有面積が大きいので、結果として、チップ面積が大きくなってしまうという問題があった。
本発明は、前記のような課題を解決するためになされたものであり、消費電力（消費電流）を増加させることなく、出力信号の高周波帯域での波形劣化（高周波帯域劣化）が抑制される所望のエンファシス量を得ることのできるエンファシス回路を得ることを目的とする。
本発明におけるエンファシス回路は、正相入力信号と逆相入力信号からなる差動入力信号に対して、周波数に応じた所望の利得を有する周波数応答特性を備えた信号を、主信号出力として出力するエンファシス回路であって、第１所定周波数付近までの利得が一定であるとともに、動作させるための第１駆動電流値が減少するほど全周波数帯域に渡って利得が小さくなる第１周波数応答特性を有し、差動入力信号を、第１周波数応答特性に応じて増幅した第１出力信号を出力するベースバンドアンプ部と、第２所定周波数付近に利得ピークがあるとともに、動作させるための第２駆動電流値が増加するほど全周波数帯域に渡って利得が大きくなる第２周波数応答特性を有し、差動入力信号を、第２周波数応答特性に応じて増幅した第２出力信号を出力するピーキングアンプ部と、第１出力信号および第２出力信号を合波した合波信号を、主信号出力として出力する信号合波部と、を備え、ベースバンドアンプ部およびピーキングアンプ部のそれぞれは、動作させるための駆動電流値を調整可能な駆動電流設定部を有し、ベースバンドアンプ部を動作させるための第１駆動電流値と、ピーキングアンプ部を動作させるための第２駆動電流値との和が一定となるように、それぞれの駆動電流設定部が調整されることで、高周波帯域劣化が抑制される所望のエンファシス量を得るものである。
本発明によれば、ベースバンドアンプ部と、ピーキングアンプ部とを互いに並列に接続し、それぞれの駆動電流設定部が調整されることにより、ベースバンドアンプ部の駆動電流値と、ピーキングアンプ部の駆動電流値との和が一定となるように、それぞれの駆動電流値が調整される。これにより、消費電力（消費電流）を増加させることなく、出力信号の高周波帯域での波形劣化（高周波帯域劣化）が抑制される所望のエンファシス量を得ることのできるエンファシス回路を得ることができる。
本発明の実施の形態１におけるエンファシス回路の構成図である。 本発明の実施の形態１におけるエンファシス回路全体の周波数応答特性を示した説明図である 本発明の実施の形態２におけるエンファシス回路の構成図である。 本発明の実施の形態２におけるエンファシス回路の動作により得られたシミュレーションアイパタン波形の一例を示した説明図である。 本発明の実施の形態３におけるエンファシス回路の構成図である。
以下、本発明のエンファシス回路の好適な実施の形態につき、図面を用いて説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１におけるエンファシス回路１の構成図である。この図１におけるエンファシス回路１は、ベースバンドアンプ部１００と、ピーキングアンプ部２００と、信号合波部３００とを備える。
ベースバンドアンプ部１００は、差動対構成のベースバンドアンプ１１０を有し、ピーキングアンプ部２００は、差動対構成のピーキングアンプ２１０を有する。また、信号合波部３００は、負荷抵抗３１０（抵抗値Ｒ１）、負荷抵抗３２０（抵抗値Ｒ２）および電源電圧Ｖｃｃを有する。なお、信号合波部３００の構成は、一例であり、ベースバンドアンプ部１００と、ピーキングアンプ部２００とから出力された信号が合波され、周波数に応じた所望の利得を有する周波数応答特性を備えた信号である合波信号が主信号出力として出力されれば、どのような構成であってもよい。
ベースバンドアンプ１１０と、ピーキングアンプ２１０とは、互いに並列に接続されており、各差動対の一方が負荷抵抗３１０を介して電源電圧Ｖｃｃに接続され、他方が負荷抵抗３２０を介して電源電圧Ｖｃｃに接続される。なお、以降では、差動対を構成するトランジスタとして、ＮＰＮトランジスタを用いた場合を例示する。
ベースバンドアンプ１１０は、トランジスタ１１１、１１２と、可変抵抗１１３（抵抗値Ｒ３）と、可変電流源１１４、１１５（駆動電流値Ｉ１）とを含む。また、可変電流源１１４、１１５には、ベースバンドアンプ１１０を駆動するための駆動電流が流れる。なお、可変電流源１１４、１１５は、ベースバンドアンプを動作させるための駆動電流の大きさである駆動電流値Ｉ１の調整を可能とする、ベースバンドアンプ部１００内の駆動電流設定部に相当する。
また、トランジスタ１１１、１１２の各エミッタ間には、エミッタ抵抗として、可変抵抗１１３が挿入され、トランジスタ１１１のエミッタには、可変電流源１１４が接続され、トランジスタ１１２のエミッタには、可変電流源１１５が接続される。
ピーキングアンプ２１０は、トランジスタ２１１、２１２と、可変抵抗２１３（抵抗値Ｒ４）と、可変コンデンサ２１４（容量値Ｃ１）と、可変電流源２１５、２１６（駆動電流値Ｉ２）とを含む。また、可変電流源２１５、２１６には、ピーキングアンプ２１０を駆動するための駆動電流が流れる。なお、可変電流源２１５、２１６は、ピーキングアンプを動作させるための駆動電流の大きさである駆動電流値Ｉ２の調整を可能とする、ピーキングアンプ部２００内の駆動電流設定部に相当する。
また、トランジスタ２１１、２１２の各エミッタ間には、可変抵抗２１３と、可変コンデンサ２１４とが互いに並列になるように挿入され、トランジスタ２１１のエミッタには、可変電流源２１５が接続され、トランジスタ２１２のエミッタには、可変電流源２１６が接続される。
エンファシス回路１には、図示しない前段のアンプ（バッファ）から正相入力信号と、逆相入力信号とからなる差動入力信号が入力される。この場合、正相入力信号は、トランジスタ１１１、２１１に入力され、逆相入力信号は、トランジスタ１１２、２１２に入力される。負荷抵抗３１０は、トランジスタ１１１、２１１の各コレクタと、電源電圧Ｖｃｃとの間に接続され、負荷抵抗３２０は、トランジスタ１１２、２１２の各コレクタと、電源電圧Ｖｃｃとの間に接続される。
なお、トランジスタ１１１、１１２と、トランジスタ２１１、２１２との動作特性が同等（Ｔｒｍ＝Ｔｒｐ）であり、可変電流源１１４、１１５の駆動電流値Ｉ１と、可変電流源２１５、２１６の駆動電流値Ｉ２とが同等（Ｉ１＝Ｉ２）であることが好ましいが、これに限定されるものではない。
また、ベースバンドアンプ１１０は、前述した構成に限定されるものではなく、可変抵抗１１３が固定抵抗であってもよく、さらに、可変抵抗１１３がなくてもよい。同様に、ピーキングアンプ２１０は、前述した構成に限定されるものではなく、可変抵抗２１３が固定抵抗であってもよく、さらに、可変コンデンサ２１４が固定コンデンサであってもよい。また、可変抵抗１１３および可変抵抗２１３の一例として、ＭＯＳＦＥＴを線形領域で動作させた回路等が挙げられる。
また、ベースバンドアンプ１１０の構成例として、特許文献２で開示されているように、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。同様に、ピーキングアンプ２１０の構成例として、エミッタ間に可変コンデンサを挿入するとともに、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。
次に、本実施の形態１におけるエンファシス回路１の周波数応答特性について、図２を参照しながら説明する。図２は、本発明の実施の形態１におけるエンファシス回路全体の周波数応答特性を示した説明図である。ここで、図２（ａ）は、ベースバンドアンプ部１００の周波数応答特性を示し、図２（ｂ）は、ピーキングアンプ部２００の周波数応答特性を示し、図２（ｃ）は、ベースバンドアンプ部１００およびピーキングアンプ部２００を組み合わせたエンファシス回路全体の周波数応答特性を示す。
この図２（ａ）に示すように、ベースバンドアンプ１１０の周波数応答特性において、ベースバンドアンプ１１０のカットオフ周波数ｆｃ付近までの利得が一定である。
また、ベースバンドアンプ１１０の駆動電流値Ｉ１が変化すれば、全周波数帯域に渡って利得が変わる。具体的には、駆動電流値Ｉ１が減少するにしたがって、図２（ａ）に示した矢印の方向（利得が小さくなる方向）に特性がシフトする。
一方、ピーキングアンプ２１０は、前述したように、可変抵抗２１３および可変コンデンサ２１４の組み合わせにより構成されている。そのため、トランジスタ２１１、２１２のコレクタ側からエミッタ側へ流れる電流の高周波成分が可変コンデンサ２１４に流れる。また、トランジスタ２１１、２１２は、全周波数帯域に渡ってエミッタ側の電圧値を同一の値に維持しようと動作するので、ベースバンド成分と比べて高周波成分の電流が増加する。
その結果として、ピーキングアンプ２１０においては、図２（ｂ）に示した周波数応答特性が得られる。また、図２（ｂ）に示すように、ピーキングアンプ２１０の周波数応答特性において、カットオフ周波数ｆｃ付近における利得が他の周波数帯域における利得と比べてピーク状態となる（カットオフ周波数ｆｃ付近における利得ピークが得られる）。
また、ピーキングアンプ２１０の駆動電流値Ｉ２が変化すれば、全周波数帯域に渡って利得が変わる。具体的には、駆動電流値Ｉ２が増加するにしたがって、図２（ｂ）に示した矢印の方向（利得が大きくなる方向）に特性がシフトする。
ここで、エンファシス回路１の全体においては、図２（ｃ）に示した周波数応答特性が得られる。すなわち、ベースバンドアンプ１１０により増幅された差動入力信号と、ピーキングアンプ２１０により増幅された差動入力信号とが負荷抵抗３１０および負荷抵抗３２０により合波されるので、図２（ｃ）に示した周波数応答特性が得られる。
また、この周波数応答特性においては、カットオフ周波数ｆｃ付近における利得ピークが得られるとともに、駆動電流値Ｉ２が０の場合には、符号１０で示した特性（エンファシス量が最小）が得られる。一方、駆動電流値Ｉ１が０の場合には、符号２０で示した特性（エンファシス量が最大）が得られる。この詳細については、後述する。
なお、ここでいうエンファシス量とは、カットオフ周波数ｆｃ付近における利得ピークと、他の周波数帯域における利得とを比較した場合のカットオフ周波数ｆｃ付近における利得の強調度合をいう。すなわち、符号１０で示した特性において、カットオフ周波数ｆｃ付近における利得ピークは、他の周波数帯域における利得と比較した場合にほとんど強調されていないので、強調度合が最も小さく、エンファシス量が最小となる。これに対して、符号２０で示した特性において、カットオフ周波数ｆｃ付近における利得ピークは、他の周波数帯域における利得と比較した場合に最も大きく強調されているので、強調度合が最も大きく、エンファシス量が最大となる。
なお、ここでは、一例として、エンファシス回路１が備える、周波数に応じた所望の利得を有する周波数応答特性において、利得ピークが得られる場合のピーク周波数を、カットオフ周波数ｆｃと一致させる場合について説明したが、これに限定されない。すなわち、エンファシス回路１の出力（後段）以降における伝送路の周波数応答特性を補償することのできる最適な周波数帯に対応した利得ピークが得られるように、ピーク周波数を決定してもよい。
次に、本実施の形態１におけるエンファシス回路１の動作について、先の図１、２を参照しながら説明する。まず、ベースバンドアンプ部１００およびピーキングアンプ部２００には、前段のアンプ（バッファ）から同タイミングで差動入力信号が入力される。
ここで、本実施の形態１におけるエンファシス回路１において、ベースバンドアンプ１１０（ベースバンドアンプ部１００）の駆動電流値Ｉ１およびピーキングアンプ２１０（ピーキングアンプ部２００）の駆動電流値Ｉ２を変更する場合、オペレータによって、駆動電流設定部が調整される。これにより、高周波帯域劣化が抑制される所望のエンファシス量が得られる。この場合、駆動電流値Ｉ１および駆動電流値Ｉ２は、これら和が常に一定値Ｃ（Ｉ１＋Ｉ２＝Ｃ）となるように調整される。
具体的には、エンファシス回路１における所望のエンファシス量が最小の場合、駆動電流値Ｉ１がＣとなり、駆動電流値Ｉ２が０となるように調整される。この場合、ベースバンドアンプ１１０が動作し、ピーキングアンプ２１０が動作しない。
その結果として、エンファシス回路１から主信号出力として出力される合波信号（出力信号）の振幅は、先の図２（ｃ）の符号１０で示した特性に応じて増幅される。すなわち、出力信号の振幅は、駆動電流値Ｉ１（＝Ｃ）と、負荷抵抗３１０および負荷抵抗３２０のそれぞれの抵抗値との積のみで決定されることとなる。
具体的には、最大振幅がＩ１×Ｒ１ないしＩ１×Ｒ２の差動信号として、エンファシス回路１から出力信号が出力される。なお、負荷抵抗３１０の抵抗値と、負荷抵抗３２０の抵抗値とが同等（Ｒ１＝Ｒ２）であることが好ましいが、これに限定されるものではない。
一方、エンファシス回路１の出力以降における伝送路において、出力信号の高周波損失が大きく、エンファシス回路１の次段である受信回路近端において、出力信号の波形にジッタが重畳されてしまう場合、ジッタ量が減少（高周波帯域劣化が抑制）されるように、駆動電流設定部が調整されることにより、所望のエンファシス量が得られる。
具体的には、ジッタ量が最小となるように、可変電流源１１４、１１５により、駆動電流値Ｉ１が所定量減少するように調整されるとともに、駆動電流値Ｉ２が駆動電流値Ｉ１の減少量に相当する所定量増加するように調整される。
この場合、エンファシス回路１の周波数応答特性において、駆動電流値Ｉ２が増加するにしたがって、先の図２（ｃ）の符号１０で示した特性が矢印方向にシフトし、駆動電流値Ｉ２がＣ（駆動電流値Ｉ１が０）になれば、符号２０で示した特性が得られる。
このように、駆動電流値Ｉ１および駆動電流値Ｉ２の和を常に一定値にした上で、駆動電流値Ｉ１および駆動電流値Ｉ２が調整される場合、周波数応答特性（エンファシス量）を変化させることができる。そのため、駆動電流値Ｉ１および駆動電流値Ｉ２が調整されることにより、ジッタ量が最小となるような所望のエンファシス量が得られる。
したがって、信号の遷移点において、出力信号の振幅は、得られた所望のエンファシス量に応じて増幅されることとなる。そのため、エンファシス回路１からの出力信号が伝送路を通過した場合、受信端において、伝送路通過後の出力信号の振幅は、同符号連続時における出力信号の振幅とほぼ同一となり、ジッタ量が減少する。
なお、ここでいう信号の遷移点とは、マーク側からスペース側へ遷移した直後、もしくはスペース側からマーク側へ遷移した直後を意味する。
また、エンファシス量を変化させた場合であっても、駆動電流値Ｉ１および駆動電流値Ｉ２の和が常に等しいこととなるので、エンファシス回路全体で見た時の消費電力が増加しないという効果がある。
また、トランジスタ１１１、１１２、２１１、２１２のコレクタ側のＤＣ電圧が同一となるので、回路ＤＣ動作点が設計しやすくなるという効果とともに、次段の受信回路とＤＣ結合している場合、次段の受信回路に対する回路ＤＣ動作点が変動しないという効果もある。
以上、本実施の形態１によれば、ベースバンドアンプと、ピーキングアンプとを互いに並列に接続し、ベースバンドアンプの駆動電流値と、ピーキングアンプの駆動電流値との和が一定となるように、それぞれの可変電流源により、ベースバンドアンプの駆動電流値が所定量減少するように調整されるとともに、ピーキングアンプの駆動電流値がベースバンドアンプの駆動電流値の減少量に相当する所定量増加するように調整される。これにより、消費電力（消費電流）を増加させることなく、出力信号の高周波帯域劣化が抑制される所望のエンファシス量を得ることができる。また、遅延回路および出力ドライバとしてリニアアンプが用いられていないので、従来技術と比べて、消費電力が抑制されたエンファシス機能が実現される。
実施の形態２．
先の実施の形態１では、１個のベースバンドアンプ１１０を有するベースバンドアンプ部１００および１個のピーキングアンプ２１０を有するピーキングアンプ部２００を備えたエンファシス回路１について説明した。これに対して、本発明の実施の形態２では、複数個のベースバンドアンプを有するベースバンドアンプ部１００ａおよび複数個のピーキングアンプを有するピーキングアンプ部２００ａを備えたエンファシス回路１ａについて説明する。
図３は、本発明の実施の形態２におけるエンファシス回路１ａの構成図である。この図３におけるエンファシス回路１ａは、ベースバンドアンプ部１００ａと、ピーキングアンプ部２００ａと、負荷抵抗３１０、負荷抵抗３２０および電源電圧Ｖｃｃを有する信号合波部３００とを備える。
ベースバンドアンプ部１００ａは、ｎ個のベースバンドアンプ１１０（１）〜１１０（ｎ）と、それぞれのベースバンドアンプに対応したｎ個の切換部１２０（１）〜１２０（ｎ）とを有する。ピーキングアンプ部２００ａは、ｍ個のピーキングアンプ２１０（１）〜２１０（ｍ）と、それぞれのピーキングアンプに対応したｍ個の切換部２２０（１）〜２２０（ｍ）とを有する。なお、これらのベースバンドアンプおよびピーキングアンプは、先の実施の形態１と同様に、差動対構成であり、ｎおよびｍは、２以上の自然数である。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）およびピーキングアンプ２１０（１）〜２１０（ｍ）のそれぞれは、並列に接続され、各差動対の一方が負荷抵抗３１０を介して電源電圧Ｖｃｃに接続され、他方が負荷抵抗３２０を介して電源電圧Ｖｃｃに接続される。
なお、以降では、ベースバンドアンプ１１０（１）〜１１０（ｎ）のそれぞれが同等であるので、ベースバンドアンプ１１０（１）の構成を中心に説明し、ピーキングアンプ２１０（１）〜２１０（ｍ）のそれぞれが同等であるので、ピーキングアンプ２１０（１）の構成を中心に説明する。
ベースバンドアンプ１１０（１）は、トランジスタ１１１（１）、１１２（１）と、可変抵抗１１３（１）と、定電流源１１６（１）、１１７（１）とを含む。なお、定電流源１１６（１）、１１７（１）において、先の実施の形態１とは異なり、駆動電流値Ｉ１が可変でなく、一定である。
また、トランジスタ１１１（１）、１１２（１）の各エミッタ間には、エミッタ抵抗として、可変抵抗１１３（１）が挿入され、トランジスタ１１１（１）のエミッタには、定電流源１１６（１）が接続され、トランジスタ１１２（１）のエミッタには、定電流源１１７（１）が接続される。
また、定電流源１１６（１）、１１７（１）は、切換部１２０（１）により、Ｏｎ／Ｏｆｆ状態に切換えられる。ここでは、定電流源１１６（１）、１１７（１）がＯｎ状態の場合には、駆動電流が流れるのでベースバンドアンプ１１０（１）が動作する一方、Ｏｆｆ状態の場合には、駆動電流が流れないので、ベースバンドアンプ１１０（１）が動作しない。
ピーキングアンプ２１０（１）は、トランジスタ２１１（１）、２１２（１）と、可変抵抗２１３（１）および可変コンデンサ２１４（１）と、定電流源２１７（１）、２１８（１）とを含む。なお、定電流源２１７（１）、２１８（１）において、先の実施の形態１とは異なり、駆動電流値Ｉ２が可変でなく、一定である。
また、トランジスタ２１１（１）、２１２（１）の各エミッタ間には、可変抵抗２１３（１）および可変コンデンサ２１４（１）が互いに並列になるように挿入され、トランジスタ２１１（１）のエミッタには、定電流源２１７（１）が接続され、トランジスタ２１２（１）のエミッタには、定電流源２１８（１）が接続される。
また、定電流源２１７（１）、２１８（１）は、切換部２２０（１）により、Ｏｎ／Ｏｆｆ状態に切換えられる。ここでは、定電流源２１７（１）、２１８（１）がＯｎ状態の場合には、駆動電流が流れるのでピーキングアンプ２１０（１）が動作する一方、Ｏｆｆ状態の場合には、駆動電流が流れないので、ピーキングアンプ２１０（１）が動作しない。
このように、ベースバンドアンプ部１００ａに含まれる各ベースバンドアンプに対応する定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第１切換部（切換部１２０（１）〜１２０（ｎ）に相当）により、ベースバンドアンプ部１００ａの動作アンプ数が変化する。同様に、ピーキングアンプ部２００ａに含まれる各ピーキングアンプに対応する定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第２切換部（切換部２２０（１）〜２２０（ｍ）に相当）により、ピーキングアンプ部２００ａの動作アンプ数が変化する。
そして、ベースバンドアンプ部１００ａの動作アンプ数が変化することにより、各ベースバンドアンプに対応する定電流源のそれぞれに流れる駆動電流値Ｉ１の総和、すなわち、ベースバンドアンプ部１００ａの駆動電流値が変化する。同様に、ピーキングアンプ部２００ａの動作アンプ数が変化することにより、各ピーキングアンプに対応する定電流源のそれぞれに流れる駆動電流値Ｉ２の総和、すなわち、ピーキングアンプ部２００ａの駆動電流値が変化する
なお、第１切換部は、ベースバンドアンプ部１００ａを動作させるための駆動電流値の調整を可能とする駆動電流設定部に相当する。また、第２切換部は、ピーキングアンプ部２００ａを動作させるための駆動電流値の調整を可能とする駆動電流設定部に相当する。
エンファシス回路１ａには、図示しない前段のアンプ（バッファ）から差動入力信号が入力される。この場合、差動入力信号の正相入力信号は、トランジスタ１１１（１）〜１１１（ｎ）、２１１（１）〜２１１（ｍ）に入力され、差動入力信号の逆相入力信号は、トランジスタ１１２（１）〜１１２（ｎ）、２１２（１）〜２１２（ｍ）に入力される。
負荷抵抗３１０は、トランジスタ１１１（１）〜１１１（ｎ）、２１１（１）〜２１１（ｍ）の各コレクタと、電源電圧Ｖｃｃとの間に接続され、負荷抵抗３２０は、トランジスタ１１２（１）〜１１２（ｎ）、２１２（１）〜２１２（ｍ）の各コレクタと、電源電圧Ｖｃｃとの間に接続される。
なお、トランジスタ１１１（１）〜１１１（ｎ）、１１２（１）〜１１２（ｎ）と、トランジスタ２１１（１）〜２１１（ｍ）、２１２（１）〜２１２（ｍ）との動作特性が同等（Ｔｒｍ＝Ｔｒｐ）であることが好ましい。また、定電流源１１６（１）〜１１６（ｎ）、１１７（１）〜１１７（ｎ）の駆動電流値Ｉ１と、定電流源２１７（１）〜２１７（ｍ）、２１８（１）〜２１８（ｍ）の駆動電流値Ｉ２とが同等（Ｉ１＝Ｉ２）であることが好ましい。しかしながら、これらに限定されるものではない。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）は、前述した構成に限定されるものではなく、可変抵抗１１３（１）〜１１３（ｎ）が固定抵抗であってもよく、さらに、可変抵抗１１３（１）〜１１３（ｎ）がなくてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）は、前述した構成に限定されるものではなく、可変抵抗２１３（１）〜２１３（ｍ）が固定抵抗であってもよく、さらに、可変コンデンサ２１４（１）〜２１４（ｍ）が固定コンデンサであってもよい。また、可変抵抗１１３（１）〜１１３（ｎ）および可変抵抗２１３（１）〜２１３（ｍ）の一例として、ＭＯＳＦＥＴを線形領域で動作させた回路等が挙げられる。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）の構成例として、特許文献２で開示されているように、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）の構成例として、エミッタ間に可変コンデンサを挿入するとともに、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。
次に、本実施の形態２におけるエンファシス回路１ａの動作について、先の図３を参照しながら説明する。まず、先の実施の形態１と同様に、ベースバンドアンプ部１００ａおよびピーキングアンプ部２００ａには、前段のアンプ（バッファ）から同タイミングで差動入力信号が入力される。
ここで、本実施の形態２におけるエンファシス回路１ａにおいて、ベースバンドアンプ部１００ａの動作アンプ数およびピーキングアンプ部２００ａの動作アンプ数を変更する場合、先の実施の形態１と同様に、オペレータによって、駆動電流設定部が調整される。すなわち、第１切換部に含まれる切換部１２０（１）〜１２０（ｎ）および第２切換部に含まれる切換部２２０（１）〜２２０（ｍ）によるＯｎ／Ｏｆｆ状態の切換えによって、各動作アンプ数が変化する。
このように、各動作アンプ数が変更されることにより、ベースバンドアンプ部１００ａおよびピーキングアンプ部２００ａの駆動電流値が変更されることとなるので、高周波帯域劣化が抑制される所望のエンファシス量が得られる。この場合、ベースバンドアンプ部１００ａの駆動電流値およびピーキングアンプ部２００ａの駆動電流値は、これら和が常に一定値となるように調整される。換言すると、ベースバンドアンプ部１００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ１の総和と、ピーキングアンプ部２００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ２の総和との和が等しくなるように、各動作アンプ数が調整される。
具体的には、エンファシス回路１ａにおける所望のエンファシス量が最小の場合、切換部１２０（１）〜１２０（ｎ）により、定電流源１１６（１）〜１１６（ｎ）、１１７（１）〜１１７（ｎ）がＯｎ状態である。一方、切換部２２０（１）〜２２０（ｍ）により、定電流源２１７（１）〜２１７（ｍ）、２１８（１）〜２１８（ｍ）がＯｆｆ状態である。この場合、ベースバンドアンプ部１００ａの動作アンプ数がｎ個であり、ピーキングアンプ部２００ａの動作アンプ数が０個であることになる。
その結果として、エンファシス回路１ａから主信号出力として出力される合波信号（出力信号）の振幅は、先の実施の形態１と同様の特性に応じて増幅される。すなわち、出力信号の振幅は、ベースバンドアンプ１１０（１）〜１１０（ｎ）のそれぞれの駆動電流値Ｉ１の総和である駆動電流値Ｉ１×ｎと、負荷抵抗３１０および負荷抵抗３２０のそれぞれの抵抗値との積のみで決定されることとなる。
具体的には、最大振幅がＩ１×ｎ×Ｒ１ないしＩ１×ｎ×Ｒ２の差動信号として、エンファシス回路１ａから出力信号が出力される。なお、負荷抵抗３１０の抵抗値と、負荷抵抗３２０の抵抗値とが同等（Ｒ１＝Ｒ２）であることが好ましいが、これに限定されるものではない。
一方、エンファシス回路１ａの出力以降における伝送路において、出力信号の高周波損失が大きく、エンファシス回路１ａの次段である受信回路近端において、出力信号の波形にジッタが重畳されてしまう場合、ジッタ量が減少（高周波帯域劣化が抑制）されるように、駆動電流設定部が調整されることにより、所望のエンファシス量が得られる。
具体的には、ジッタ量が最小となるように、切換部１２０（１）〜１２０（ｎ）による定電流源１１６（１）〜１１６（ｎ）、１１７（１）〜１１７（ｎ）のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えによって、ベースバンドアンプ部１００ａの動作アンプ数を所定数減少するように調整される。それとともに、切換部２２０（１）〜２２０（ｍ）による定電流源２１７（１）〜２１７（ｍ）、２１８（１）〜２１８（ｍ）のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えによって、ピーキングアンプ部２００ａの動作アンプ数が所定数増加するように調整される。
すなわち、ベースバンドアンプ部１００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ１の総和と、ピーキングアンプ部２００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ２の総和との和が等しくなるように、動作アンプ数が調整されることとなる。この場合、エンファシス回路１ａの周波数応答特性において、ピーキングアンプ部２００ａの動作アンプ数が増加するにしたがって、先の実施の形態１と同様の特性を示す。なお、Ｉ１＝Ｉ２と設定した場合、ピーキングアンプ部２００ａの動作アンプの増加数と、ベースバンドアンプ部１００ａの動作アンプ数の減少数とは同等である。
このように、ベースバンドアンプ部１００ａおよびピーキングアンプ部２００ａのそれぞれの動作アンプ数が調整される場合、先の実施の形態１と同様に、周波数応答特性（エンファシス量）を変化させることができる。そのため、これらの動作アンプ数が調整されることにより、先の実施の形態１と同様に、ジッタ量が最小となるような所望のエンファシス量が得られる。
したがって、信号の遷移点において、出力信号の振幅は、得られた所望のエンファシス量に応じて増幅されることとなる。そのため、エンファシス回路１ａからの出力信号が伝送路を通過した場合、受信端において、伝送路通過後の出力信号の振幅は、同符号連続時における出力信号の振幅とほぼ同一となり、ジッタ量が減少する。
また、エンファシス量を変化させた場合であっても、ベースバンドアンプ部１００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ１の総和と、ピーキングアンプ部２００ａにおけるＯｎ状態である各定電流源に流れる駆動電流値Ｉ２の総和との和が常に等しいこととなるので、エンファシス回路全体で見た時の消費電力が増加しないという効果がある。
また、駆動電流値を変更させることなく、各切換部により各定電流源をＯｎ状態またはＯｆｆ状態に切換えるだけで、エンファシス量を決定できるので、先の実施の形態１と比べて、簡易にエンファシス量が変更可能になるという効果がある。
また、Ｉ１＝Ｉ２と設定した場合、エンファシス量に関わらず、ベースバンドアンプ部１００ａおよびピーキングアンプ部２００ａの各差動対に流れる電流が一定となるので、ＤＣ利得または高周波特性等の諸特性が安定するという効果がある。
また、ベースバンドアンプ部１００ａおよびピーキングアンプ部２００ａにおけるＮＰＮトランジスタのコレクタ側のＤＣ電圧が同一となるので、回路ＤＣ動作点が設計しやすくなるという効果とともに、次段の受信回路とＤＣ結合している場合、次段の受信回路に対する回路ＤＣ動作点が変動しないという効果もある。
次に、本実施の形態２におけるエンファシス回路１ａの具体的な動作の一例について、図４を参照しながら説明する。図４は、本発明の実施の形態２におけるエンファシス回路１ａの動作により得られたシミュレーションアイパタン波形の一例を示した説明図である。ここで、図４（ａ）は、ピーキングアンプ部２００ａの動作アンプ数が最適化されていない場合におけるシミュレーションアイパタン波形を示し、図４（ｂ）は、ピーキングアンプ部２００ａの動作アンプ数が最適化されている場合におけるシミュレーションアイパタン波形を示す。
なお、ここでは、エンファシス回路１ａの出力部に高周波信号成分の損失が大きい伝送路モデルを設置し、エンファシス回路１ａに入力する信号として、１０．３１２５Ｇｂ／ｓのＰＲＢＳ−７信号を入力する場合を例示する。
ここで、ベースバンドアンプ１１０（１）〜１１０（ｎ）の各定電流源が各切換部により、全てＯｎ状態にされ、ピーキングアンプ２１０（１）〜２１０（ｍ）の各定電流源が各切換部により、全てＯｆｆ状態にされる場合を想定する。すなわち、ベースバンドアンプ部１００ａの動作アンプ数がｎ個であり、ピーキングアンプ部２００ａの動作アンプ数が０個である。このように、ピーキングアンプ部２００ａの動作アンプ数が最適化されていない場合、受信端では、図４（ａ）に示したシミュレーションアイパタン波形が得られる。
そして、図４（ａ）から分かるように、エンファシス回路１ａからの出力信号が伝送路を通過すれば、高周波信号成分の振幅が減少するので、受信端では、ジッタ量が増加し、クロスポイントにおけるジッタ量が２０．８１ｐｓである。このように、ジッタ量が増加するので、受信端で誤りが発生する可能性がある。
これに対して、前述したように、ジッタ量が減少（高周波帯域劣化が抑制）されるように、駆動電流設定部が調整されることにより、ジッタ量が最小となるような所望のエンファシス量が得られる。このように、ピーキングアンプ部２００ａの動作アンプ数が最適化されれば、受信端では、図４（ｂ）示したシミュレーションアイパタン波形が得られる。
図４（ｂ）から分かるように、ピーキングアンプ部２００ａの動作アンプ数が最適化されれば、クロスポイントにおけるジッタ量が１０．６１ｐｓとなる。このように、ピーキングアンプ部２００ａの動作アンプ数が最適化されることにより、ジッタ量が減少するので、結果として、受信端における誤り確率を低減できる。
以上、本実施の形態２によれば、ベースバンドアンプ部におけるＯｎ状態である各定電流源に流れる駆動電流値の総和と、ピーキングアンプ部におけるＯｎ状態である各定電流源に流れる駆動電流値の総和との和が等しくなるように、それぞれの切換部により、ベースバンドアンプ部およびピーキングアンプ部の動作アンプ数が調整される。これにより、消費電力（消費電流）を増加させることなく、出力信号の高周波帯域劣化が抑制される所望のエンファシス量を得ることができる。
実施の形態３．
先の実施の形態２では、ｎ個のベースバンドアンプを有するベースバンドアンプ部１００ａおよびｍ個のピーキングアンプを有するピーキングアンプ部２００ａを備えたエンファシス回路１ａについて説明した。これに対して、本発明の実施の形態３では、固定ベースバンドアンプ１１０Ｎをさらに有するベースバンドアンプ部１００ｂを備えたエンファシス回路１ｂについて説明する。
図５は、本発明の実施の形態３におけるエンファシス回路１ｂの構成図である。この図５におけるエンファシス回路１ｂは、ベースバンドアンプ部１００ｂと、ピーキングアンプ部２００ｂと、負荷抵抗３１０、負荷抵抗３２０および電源電圧Ｖｃｃを有する信号合波部３００とを備える。
ベースバンドアンプ部１００ｂは、ベースバンドアンプ部１００ａと同様の構成に加え、固定ベースバンドアンプ１１０Ｎと、そのベースバンドアンプに対応した切換部１２０Ｎとをさらに有する。ピーキングアンプ部２００ｂは、ピーキングアンプ部２００ａと同様の構成である。なお、固定ベースバンドアンプ１１０Ｎは、先の実施の形態２と同様に差動対構成であり、ｎおよびｍは、２以上の自然数である。
また、固定ベースバンドアンプ１１０Ｎは、他のベースバンドアンプと並列に接続され、差動対の一方が負荷抵抗３１０を介して電源電圧Ｖｃｃに接続され、他方が負荷抵抗３２０を介して電源電圧Ｖｃｃに接続される。
固定ベースバンドアンプ１１０Ｎは、トランジスタ１１１Ｎ、１１２Ｎと、可変抵抗１１３Ｎ（抵抗値Ｒ３’）と、定電流源１１６Ｎ、１１７Ｎ（駆動電流値Ｉ１’）とを含む。なお、定電流源１１６Ｎ、１１７Ｎにおいて、先の実施の形態２と同様に駆動電流値Ｉ１’が可変でなく、一定である。
また、トランジスタ１１１Ｎ、１１２Ｎの各エミッタ間には、エミッタ抵抗として、可変抵抗１１３Ｎが挿入され、トランジスタ１１１Ｎのエミッタには、定電流源１１６Ｎが接続され、トランジスタ１１２Ｎのエミッタには、定電流源１１７Ｎが接続される。
また、定電流源１１６Ｎ、１１７Ｎは、切換部１２０Ｎにより、Ｏｎ状態またはＯｆｆ状態に切換えられる。ここでは、定電流源１１６Ｎ、１１７ＮがＯｎ状態の場合には、駆動電流が流れるので固定ベースバンドアンプ１１０Ｎが動作する一方、Ｏｆｆ状態の場合には、駆動電流が流れないので、固定ベースバンドアンプ１１０Ｎが動作しない。
エンファシス回路１ｂには、図示しない前段のアンプ（バッファ）から差動入力信号が入力される。この場合、差動入力信号の正相入力信号は、トランジスタ１１１（１）〜１１１（ｎ）、１１１Ｎ、２１１（１）〜２１１（ｍ）に入力され、差動入力信号の逆相入力信号は、トランジスタ１１２（１）〜１１２（ｎ）、１１２Ｎ、２１２（１）〜２１２（ｍ）に入力される。
負荷抵抗３１０は、トランジスタ１１１（１）〜１１１（ｎ）、１１１Ｎ、２１１（１）〜２１１（ｍ）の各コレクタと、電源電圧Ｖｃｃとの間に接続され、負荷抵抗３２０は、トランジスタ１１２（１）〜１１２（ｎ）、１１２Ｎ、２１２（１）〜２１２（ｍ）の各コレクタと、電源電圧Ｖｃｃとの間に接続される。
なお、トランジスタ１１１（１）〜１１１（ｎ）、１１２（１）〜１１２（ｎ）と、トランジスタ２１１（１）〜２１１（ｍ）、２１２（１）〜２１２（ｍ）との動作特性が同等（Ｔｒｍ＝Ｔｒｐ）であることが好ましい。また、定電流源１１６（１）〜１１６（ｎ）、１１７（１）〜１１７（ｎ）の駆動電流値Ｉ１と、定電流源２１７（１）〜２１７（ｍ）、２１８（１）〜２１８（ｍ）の駆動電流値Ｉ２とが同等（Ｉ１＝Ｉ２）であることが好ましい。しかしながら、これらに限定されるものではない。
また、本実施の形態３では、固定ベースバンドアンプ１１０Ｎが１個の場合を例示して説明したが、これに限定する必要はなく、複数個を並列に並べてもよい。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）と、固定ベースバンドアンプ１１０Ｎとは、前述した構成に限定されるものではなく、可変抵抗１１３（１）〜１１３（ｎ）、１１３Ｎが固定抵抗であってもよく、さらに、可変抵抗１１３（１）〜１１３（ｎ）、１１３Ｎがなくてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）は、前述した構成に限定されるものではなく、可変抵抗２１３（１）〜２１３（ｍ）が固定抵抗であってもよく、さらに、可変コンデンサ２１４（１）〜２１４（ｍ）が固定コンデンサであってもよい。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）と、固定ベースバンドアンプ１１０Ｎとの構成例として、特許文献２で開示されているように、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）の構成例として、エミッタ間に可変コンデンサを挿入するとともに、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。
次に、本実施の形態３におけるエンファシス回路１ｂの動作について、先の図５を参照しながら説明する。まず、先の実施の形態２と同様に、ベースバンドアンプ部１００ｂおよびピーキングアンプ部２００ｂには、前段のアンプ（バッファ）から同タイミングで差動入力信号が入力される。
ここで、本実施の形態３におけるエンファシス回路１ｂにおいて、ベースバンドアンプ部１００ｂの動作アンプ数およびピーキングアンプ部２００ｂの動作アンプ数を変更する場合、先の実施の形態２と同様に、オペレータによって、駆動電流設定部が調整される。すなわち、第１切換部に含まれる切換部１２０（１）〜１２０（ｎ）および第２切換部に含まれる切換部２２０（１）〜２２０（ｍ）によるＯｎ／Ｏｆｆ状態の切換えによって、各動作アンプ数が変化する。
また、この場合、定電流源１１６Ｎ、１１７Ｎは、切換部１２０Ｎにより、常にＯｎ状態であるので、固定ベースバンドアンプ１１０Ｎは、常に動作している。このように、各動作アンプ数が変更される際であっても、固定ベースバンドアンプ１１０Ｎが常に動作しているので、切換部１２０Ｎがなくてもよい。
ここで、通常、駆動電流値Ｉ１’は、駆動電流値Ｉ１よりも大きな値として設定することが好ましく、このように設定されれば、固定ベースバンドアンプ１１０Ｎが常に動作するので、先の実施の形態２と比べて、ｎを減少させることができるという効果がある。
すなわち、ベースバンドアンプ部１００ｂの駆動電流値が固定ベースバンドアンプ１１０Ｎの駆動電流値分だけ常時確保されたこととなるので、その分だけベースバンドアンプ１１０（１）〜１１０（ｎ）の数を、先の実施の形態２と比べて、減少させることができる。また、先の実施の形態２と同様に、ベースバンドアンプ部１００ａの動作アンプ数を所定数減少するように調整されるとともに、ピーキングアンプ部２００ａの動作アンプ数が所定数増加するように調整される。
そして、これらの動作アンプ数が調整されることにより、先の実施の形態２と同様に、ジッタ量が最小となるような所望のエンファシス量が得られる。したがって、エンファシス量を変化させた場合であっても、先の実施の形態２と同様に、エンファシス回路全体で見た時の消費電力が増加しないという効果がある。
以上、本実施の形態３によれば、ｎ個のベースバンドアンプを有するベースバンドアンプ部に対して、各動作アンプ数が変更される際であっても、常に動作する固定ベースバンドアンプがさらに含まれるようにする。これにより、先の実施の形態２と比べて、ベースバンドアンプ部の必要なアンプ数を減少させることができる。
実施の形態４．
先の実施の形態２、３では、ベースバンドアンプ部１００ａ、１００ｂおよびピーキングアンプ部２００ａ、２００ｂに含まれる各アンプを駆動するための駆動電流源が定電流源である場合について説明した。これに対して、本発明の実施の形態４では、各アンプを駆動するための駆動電流源が定電流源ではなく可変電流源である場合について説明する。
本実施の形態４におけるエンファシス回路１ｃは、先の実施の形態２、３におけるエンファシス回路１ａ、１ｂ（先の図３、５参照）の各定電流源の代わりに可変電流源で構成される。なお、各切換部が取り除かれており、ｎおよびｍは、２以上の自然数である。
なお、トランジスタ１１１（１）〜１１１（ｎ）、１１２（１）〜１１２（ｎ）と、トランジスタ２１１（１）〜２１１（ｍ）、２１２（１）〜２１２（ｍ）との動作特性が同等（Ｔｒｍ＝Ｔｒｐ）であることが好ましい。また、定電流源１１６（１）〜１１６（ｎ）、１１７（１）〜１１７（ｎ）の駆動電流値Ｉ１と、定電流源２１７（１）〜２１７（ｍ）、２１８（１）〜２１８（ｍ）の駆動電流値Ｉ２とが同等（Ｉ１＝Ｉ２）であることが好ましい。しかしながら、これらに限定されるものではない。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）は、前述した構成に限定されるものではなく、可変抵抗１１３（１）〜１１３（ｎ）が固定抵抗であってもよく、さらに、可変抵抗１１３（１）〜１１３（ｎ）がなくてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）は、前述した構成に限定されるものではなく、可変抵抗２１３（１）〜２１３（ｍ）が固定抵抗であってもよく、さらに、可変コンデンサ２１４（１）〜２１４（ｍ）が固定コンデンサであってもよい。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）の構成例として、特許文献２で開示されているように、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）の構成例として、エミッタ間に可変コンデンサを挿入するとともに、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。
次に、本実施の形態４におけるエンファシス回路１ｃの動作について説明する。まず、先の実施の形態２、３と同様に、ベースバンドアンプ部１００ｃおよびピーキングアンプ部２００ｃには、前段のアンプ（バッファ）から同タイミングで差動入力信号が入力される。
ここで、本実施の形態４におけるエンファシス回路１ｃにおいて、駆動電流源が定電流源ではなく、可変電流源であるので、先の実施の形態２、３と同様に、駆動電流設定部が調整される場合、駆動電流値Ｉ１、Ｉ２を必要に応じて変更することができる。
したがって、あらかじめ駆動電流値が規定された定電流源を用いた場合の先の実施の形態２、３と異なり、駆動電流値が適宜変更されるので、所望のエンファシス量を得るために、駆動電流設定部が調整される際、より細かい調整が可能となる。
以上、本実施の形態４によれば、ベースバンドアンプ部１００ｂおよびピーキングアンプ部２００ｂの各アンプを駆動するための駆動電流源として、定電流源ではなく、可変電流源を用いる。これにより、各アンプの駆動電流値が適宜変更されるので、所望のエンファシス量を得るために、駆動電流設定部が調整される際、より細かい調整が可能となる。
実施の形態５．
先の実施の形態２では、ベースバンドアンプ部１００ａの各アンプのそれぞれが同じ構成であり、ピーキングアンプ部２００ａの各アンプのそれぞれが同じ構成である場合について説明した。これに対して、本発明の実施の形態５では、ベースバンドアンプ部１００ｄおよびピーキングアンプ部２００ｄの各アンプの特性（例えば、駆動電流値およびトランジスタサイズ等）が異なる場合について説明する。
本実施の形態５におけるエンファシス回路１ｄは、先の実施の形態２におけるエンファシス回路１ａ（先の図３参照）と異なり、ベースバンドアンプ１１０（１）〜１１０（ｎ）のそれぞれの特性（具体的には、トランジスタ特性、可変抵抗の抵抗値Ｒ３および定電流源の駆動電流値Ｉ１等）が異なるように設定される。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）のそれぞれの特性（具体的には、トランジスタ特性、可変抵抗の抵抗値Ｒ４、可変コンデンサの容量値Ｃ１および定電流源の駆動電流値Ｉ２等）も異なるように設定される。なお、ｎおよびｍは、２以上の自然数である。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）までの各駆動電流値Ｉ１と、ピーキングアンプ２１０（１）〜２１０（ｍ）までの各駆動電流値Ｉ２とをそれぞれ１個ずつ組み合わせた複数の組合せを規定する。そして、それぞれの組合せにおいて、常に同一の合計駆動電流値（Ｉ１＋Ｉ２）となるように、各アンプの駆動電流値Ｉ１、Ｉ２を変化させる。前述したように、各アンプの特性が異なっているので、各アンプの駆動電流値Ｉ１、Ｉ２について、それぞれを変化させて規定することができる。
具体的には、例えば、ｎ＝ｍとして、ｘを２以上かつｎないしｍ以下の自然数とする場合を想定する。この場合、ｘ番目のベースバンドアンプ１１０（ｘ）の駆動電流値Ｉ１と、ｘ番目のピーキングアンプ２１０（ｘ）の駆動電流値Ｉ２との合計駆動電流値が同一となるように、各アンプの駆動電流値Ｉ１、Ｉ２をそれぞれ変化させて組合せを規定する。なお、１番目のベースバンドアンプ１１０（１）の駆動電流値Ｉ１および１番目のピーキングアンプの駆動電流値Ｉ２は、このような組合せが構成されない。
より具体的には、例えば、ｎ＝ｍ＝４として、ｘを２以上４以下の自然数とする場合を想定する。この場合、例えば、合計駆動電流値を４Ａとすると、組合せの一例として、以下の組合せが挙げられる。すなわち、２番目の各アンプに対応した組合せは、（Ｉ１，Ｉ２）＝（１，３）となり、３番目の各アンプに対応した組合せは、（Ｉ１，Ｉ２）＝（２，２）となり、４番目の各アンプに対応した組合せは、（Ｉ１，Ｉ２）＝（３，１）となる。そして、１番目のベースバンドアンプ１１０（１）の駆動電流値Ｉ１および１番目のピーキングアンプの駆動電流値Ｉ２は、それぞれ４Ａとなる。
なお、ベースバンドアンプ１１０（１）〜１１０（ｎ）は、前述した構成に限定されるものではなく、可変抵抗１１３（１）〜１１３（ｎ）が固定抵抗であってもよく、さらに、可変抵抗１１３（１）〜１１３（ｎ）がなくてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）は、前述した構成に限定されるものではなく、可変抵抗２１３（１）〜２１３（ｍ）が固定抵抗であってもよく、さらに、可変コンデンサ２１４（１）〜２１４（ｍ）が固定コンデンサであってもよい。
また、ベースバンドアンプ１１０（１）〜１１０（ｎ）の構成例として、特許文献２で開示されているように、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。同様に、ピーキングアンプ２１０（１）〜２１０（ｍ）の構成例として、エミッタ間に可変コンデンサを挿入するとともに、ＮＰＮトランジスタのエミッタ側またはＭＯＳＦＥＴのソース側にそれぞれ同じ値の抵抗を挿入した後、一つの電流源で駆動する方式としてもよい。
次に、本実施の形態５におけるエンファシス回路１ｄの動作について説明する。まず、先の実施の形態２と同様に、ベースバンドアンプ部１００ｄおよびピーキングアンプ部２００ｄには、前段のアンプ（バッファ）から同タイミングで差動入力信号が入力される。
ここで、本実施の形態５におけるエンファシス回路１ｄにおいて、先の実施の形態２と同様に、駆動電流設定部が調整される場合、前述した１番目のベースバンドアンプ１１０（１）と、規定した各組合せに対応したｘ番目のベースバンドアンプ１１０（ｘ）およびｘ番目のピーキングアンプ２１０（ｘ）と、１番目のピーキングアンプ２１０（１）との何れかが動作するように選択される。
具体的には、エンファシス回路１ｄにおける所望のエンファシス量が最小の場合、各切換部により、定電流源１１６（１）、１１７（１）がＯｎ状態である。一方、各切換部により、それ以外の定電流源がＯｆｆ状態である。この場合、ベースバンドアンプ部１００ｄの動作アンプ数が１個であり、ピーキングアンプ部２００ｄの動作アンプ数が０個であることになる。
そして、エンファシス回路１ｄにおける所望のエンファシス量を変化させる場合、各切換部により、規定した各組合せのいずれかを選択する。この場合、選択した組合せに対応したベースバンドアンプおよびピーキングアンプにおける定電流源がＯｎ状態となり、それ以外の定電流源がＯｆｆ状態となる。この場合、ベースバンドアンプ部１００ｄの動作アンプ数が１個であり、ピーキングアンプ部２００ｄの動作アンプ数が１個であることになる。
さらに、エンファシス回路１ｄにおける所望のエンファシス量が最大の場合、各切換部により、定電流源２１７（１）、２１８（１）がＯｎ状態である。一方、各切換部により、それ以外の定電流源がＯｆｆ状態である。この場合、ベースバンドアンプ部１００ｄの動作アンプ数が０個であり、ピーキングアンプ部２００ｄの動作アンプ数が１個であることになる。
このように、ベースバンドアンプ部１００ｄおよびピーキングアンプ部２００ｄの各アンプ同士の組合せが変更されることにより、エンファシス量が変化するので、先の実施の形態２と同様に、ジッタ量が最小となるような所望のエンファシス量が得られる。
また、どの組合せを選択しても、合計駆動電流値が同一なので、先の実施の形態２と同様に、エンファシス回路全体で見た時の消費電力が増加しないという効果がある。さらに、規定した組合せに基づいて、ベースバンドアンプ部１００ｄおよびピーキングアンプ部２００ｄの中から動作アンプを一つずつ選択することになるので、先の実施の形態２と比べて、より簡易に所望のエンファシス量が得られるという効果がある。
以上、本実施の形態５によれば、ベースバンドアンプ部およびピーキングアンプ部において、合計駆動電流値が同一になるようにあらかじめ各アンプ同士の組合せを規定し、この組合せのいずれかが選択されるように、駆動電流設定部が調整される。これにより、ベースバンドアンプ部およびピーキングアンプ部の中から動作アンプが一つずつ選択されるので、先の実施の形態２と比べて、より簡易に所望のエンファシス量が得られる。

Claims (8)

  1. 正相入力信号と逆相入力信号からなる差動入力信号に対して、周波数に応じた所望の利得を有する周波数応答特性を備えた信号を、主信号出力として出力するエンファシス回路であって、
    第１所定周波数付近までの利得が一定であるとともに、動作させるための第１駆動電流値が減少するほど全周波数帯域に渡って利得が小さくなる第１周波数応答特性を有し、前記差動入力信号を、前記第１周波数応答特性に応じて増幅した第１出力信号を出力するベースバンドアンプ部と、
    第２所定周波数付近に利得ピークがあるとともに、動作させるための第２駆動電流値が増加するほど全周波数帯域に渡って利得が大きくなる第２周波数応答特性を有し、前記差動入力信号を、前記第２周波数応答特性に応じて増幅した第２出力信号を出力するピーキングアンプ部と、
    前記第１出力信号および前記第２出力信号を合波した合波信号を、前記主信号出力として出力する信号合波部と、
    を備え、
    前記ベースバンドアンプ部および前記ピーキングアンプ部のそれぞれは、動作させるための駆動電流値を調整可能な駆動電流設定部を有し、前記ベースバンドアンプ部を動作させるための前記第１駆動電流値と、前記ピーキングアンプ部を動作させるための前記第２駆動電流値との和が一定となるように、それぞれの前記駆動電流設定部が調整されることで、高周波帯域劣化が抑制される所望のエンファシス量を得る
    エンファシス回路。
  2. 請求項１に記載のエンファシス回路において、
    前記ベースバンドアンプ部は、
    １個のベースバンドアンプと、
    前記ベースバンドアンプ部内の前記駆動電流設定部に相当し、前記１個のベースバンドアンプを動作させるための前記第１駆動電流値を調整可能な第１可変電流源と、
    を有し、
    前記ピーキングアンプ部は、
    １個のピーキングアンプと、
    前記ピーキングアンプ部内の前記駆動電流設定部に相当し、前記１個のピーキングアンプを動作させるための前記第２駆動電流値を調整可能な第２可変電流源と、
    を有し、
    前記所望のエンファシス量を得る際に、前記第１可変電流源により、前記第１駆動電流値が所定量減少するように調整されるとともに、前記第２可変電流源により、前記第２駆動電流値が前記第１駆動電流値の減少量に相当する前記所定量増加するように調整される
    エンファシス回路。
  3. 請求項１に記載のエンファシス回路において、
    前記ベースバンドアンプ部は、
    それぞれが並列に接続されるＮ個（Ｎは、２以上の自然数）のベースバンドアンプと、
    前記Ｎ個のベースバンドアンプのそれぞれに対応して、前記Ｎ個のベースバンドアンプのそれぞれを動作させるための第１定電流源と、
    前記ベースバンドアンプ部内の前記駆動電流設定部に相当し、前記第１定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第１切換部と、
    を有し、
    前記ピーキングアンプ部は、
    それぞれが並列に接続されるＭ個（Ｍは、２以上の自然数）のピーキングアンプと、
    前記Ｍ個のピーキングアンプのそれぞれに対応して、前記Ｍ個のピーキングアンプのそれぞれを動作させるための第２定電流源と、
    前記ピーキングアンプ部内の前記駆動電流設定部に相当し、前記第２定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第２切換部と、
    を有し、
    前記所望のエンファシス量を得る際に、前記Ｎ個のベースバンドアンプのそれぞれを動作させるために、Ｏｎ状態である前記第１定電流源のそれぞれに流れる駆動電流値の総和に相当する前記第１駆動電流値と、前記Ｍ個のピーキングアンプのそれぞれを動作させるために、Ｏｎ状態である前記第２定電流源のそれぞれに流れる駆動電流値の総和に相当する前記第２駆動電流値との和が等しくなるように、前記第１切換部による前記第１定電流源のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えと、前記第２切換部による前記第２定電流源のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えとによって、前記Ｎ個のベースバンドアンプおよび前記Ｍ個のピーキングアンプのうちから、動作アンプ数が調整される
    エンファシス回路。
  4. 請求項３に記載のエンファシス回路において、
    前記ベースバンドアンプ部は、
    前記Ｎ個のベースバンドアンプと並列に接続される１個の固定ベースバンドアンプと、
    前記１個の固定ベースバンドアンプに対応して、前記１個の固定ベースバンドアンプを動作させるための第３定電流源と、
    をさらに有し、
    前記第３定電流源に流れる駆動電流値は、前記第１定電流源のそれぞれに流れる駆動電流値よりも大きく、
    前記第３定電流源に流れる駆動電流値と、前記第１定電流源のそれぞれに流れる駆動電流値との総和が前記第１駆動電流値である
    エンファシス回路。
  5. 請求項３または４に記載のエンファシス回路において、
    前記ベースバンドアンプ部および前記ピーキングアンプ部は、定電流源の代わりに可変電流源で構成される
    エンファシス回路。
  6. 請求項１に記載のエンファシス回路において、
    前記ベースバンドアンプ部は、
    それぞれが並列に接続されるＮ個（Ｎは、２以上の自然数）のベースバンドアンプと、
    前記Ｎ個のベースバンドアンプのそれぞれに対応して、前記Ｎ個のベースバンドアンプのそれぞれを動作させるための第１定電流源と、
    前記ベースバンドアンプ部内の前記駆動電流設定部に相当し、前記第１定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第１切換部と、
    を有し、
    前記ピーキングアンプ部は、
    それぞれが並列に接続されるＮ個のピーキングアンプと、
    前記Ｎ個のピーキングアンプのそれぞれに対応して、前記Ｎ個のピーキングアンプのそれぞれを動作させるための第２定電流源と、
    前記ピーキングアンプ部内の前記駆動電流設定部に相当し、前記第２定電流源のそれぞれをＯｎ／Ｏｆｆ状態に切換え可能な第２切換部と、
    を有し、
    前記ベースバンドアンプ部に含まれるｎ番目（ｎは、２以上かつＮ以下）のベースバンドアンプの駆動電流値Ｉ１（ｎ）と、前記ピーキングアンプ部に含まれるｎ番目のピーキングアンプの駆動電流値Ｉ２（ｎ）との合計駆動電流値Ｉ（ｎ）（＝Ｉ１（ｎ）＋Ｉ２（ｎ）が全てのｎにおいて等しくなるように、前記ｎ番目のベースバンドアンプおよびピーキングアンプのそれぞれの駆動電流値を変化させた組合せをあらかじめ規定し、
    前記第１定電流源のそれぞれに流れる駆動電流値の総和が前記第１駆動電流値であるとともに、前記第２定電流源のそれぞれに流れる駆動電流値の総和が前記第２駆動電流値であり、
    前記所望のエンファシス量を得る際に、前記第１切換部による前記第１定電流源のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えと、前記第２切換部による前記第２定電流源のそれぞれに対するＯｎ／Ｏｆｆ状態の切換えとによって、あらかじめ規定した前記組合せのうちから、前記ｎ番目のベースバンドアンプおよびピーキングアンプに対応した組合せが選択されることにより調整される
    エンファシス回路。
  7. 請求項１から６のいずれか１項に記載のエンファシス回路において、
    前記ベースバンドアンプ部の各差動対には、エミッタ抵抗が挿入される
    エンファシス回路。
  8. 請求項１から７のいずれか１項に記載のエンファシス回路において、
    前記ベースバンドアンプ部と、前記ピーキングアンプ部とは、差動対のトランジスタから構成されており、
    前記トランジスタは、バイポーラトランジスタまたはＭＯＳＦＥＴである
    エンファシス回路。
JP2015504014A 2013-03-04 2013-03-04 エンファシス回路 Active JP5859168B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/055814 WO2014136170A1 (ja) 2013-03-04 2013-03-04 エンファシス回路

Publications (2)

Publication Number Publication Date
JP5859168B2 JP5859168B2 (ja) 2016-02-10
JPWO2014136170A1 true JPWO2014136170A1 (ja) 2017-02-09

Family

ID=51490739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015504014A Active JP5859168B2 (ja) 2013-03-04 2013-03-04 エンファシス回路

Country Status (4)

Country Link
US (1) US9722545B2 (ja)
JP (1) JP5859168B2 (ja)
CN (1) CN105027430B (ja)
WO (1) WO2014136170A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755600B1 (en) * 2016-02-22 2017-09-05 Xilinx, Inc. Linear gain code interleaved automatic gain control circuit
JP6941957B2 (ja) * 2017-03-30 2021-09-29 三菱電機株式会社 光送受信器、通信装置、信号調整方法、及びプログラム
JP7497316B2 (ja) * 2021-03-03 2024-06-10 アンリツ株式会社 周波数特性可変差動リニアアンプ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703899B2 (en) * 2002-04-02 2004-03-09 Northrop Grumman Corporation Quad switched gain circuit
JP3730607B2 (ja) 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
US8228096B2 (en) * 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
JP5098617B2 (ja) 2007-12-12 2012-12-12 横河電機株式会社 プリエンファシス回路
JP5001385B2 (ja) * 2010-02-01 2012-08-15 日本電信電話株式会社 プリエンファシス回路
JPWO2011111140A1 (ja) * 2010-03-10 2013-06-27 パナソニック株式会社 可変利得増幅器
US8295336B2 (en) 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
US9143110B2 (en) * 2011-06-30 2015-09-22 Nippon Telegraph And Telephone Corporation Automatic gain control circuit

Also Published As

Publication number Publication date
JP5859168B2 (ja) 2016-02-10
CN105027430A (zh) 2015-11-04
US20150381115A1 (en) 2015-12-31
CN105027430B (zh) 2017-12-08
WO2014136170A1 (ja) 2014-09-12
US9722545B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
KR101838559B1 (ko) 광대역 저-전력 증폭기
US9590576B2 (en) Differential amplifier
US8258867B2 (en) Front-end equalizer and amplifier circuit
JP2007305762A (ja) レーザダイオードの駆動回路
WO2017014262A1 (ja) アナログマルチプレクサコア回路及びアナログマルチプレクサ回路
US8674725B2 (en) Transmitter circuit
JP2013236410A (ja) 可変利得増幅器
JP5859168B2 (ja) エンファシス回路
US20170117860A1 (en) Amplifier
JP5308243B2 (ja) 可変ゲイン回路
US9231532B2 (en) Amplifier circuit
US9800351B2 (en) Optical receiving circuit, optical transceiver, and control method for optical receiving circuit
JP4917570B2 (ja) 差動増幅回路
JP5001385B2 (ja) プリエンファシス回路
US10841134B1 (en) Equalizer and equalizing device
JP5147061B2 (ja) トランスインピーダンスアンプ
JP2015023475A (ja) 位相補償回路および位相補償方法
WO2021131147A1 (ja) 電力増幅回路、高周波回路、及び通信装置
JP5469222B1 (ja) 差動アンプ接続回路および差動アンプ回路
US9998080B2 (en) Low voltage supply amplifier
KR101907644B1 (ko) 적응형 이퀄라이징 회로
US10715358B1 (en) Circuit for and method of receiving signals in an integrated circuit device
JP2011004174A (ja) 高周波電力増幅器および無線通信装置
CN116073921A (zh) 用于校正低附加噪声差分信号的占空比和相位误差的电路
JP2011217166A (ja) 再帰型フィルタ回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5859168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250