KR102064676B1 - 판정 궤환 등화기 회로 - Google Patents

판정 궤환 등화기 회로 Download PDF

Info

Publication number
KR102064676B1
KR102064676B1 KR1020180073850A KR20180073850A KR102064676B1 KR 102064676 B1 KR102064676 B1 KR 102064676B1 KR 1020180073850 A KR1020180073850 A KR 1020180073850A KR 20180073850 A KR20180073850 A KR 20180073850A KR 102064676 B1 KR102064676 B1 KR 102064676B1
Authority
KR
South Korea
Prior art keywords
comparator
feedback equalizer
value
decision feedback
levels
Prior art date
Application number
KR1020180073850A
Other languages
English (en)
Other versions
KR20200001198A (ko
Inventor
김철우
박현수
심진철
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020180073850A priority Critical patent/KR102064676B1/ko
Priority to US16/454,307 priority patent/US10897382B2/en
Publication of KR20200001198A publication Critical patent/KR20200001198A/ko
Application granted granted Critical
Publication of KR102064676B1 publication Critical patent/KR102064676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Abstract

본 발명은 3 레벨 펄스 진폭 변조 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 관한 것이다.
본 발명의 일실시예에 의한 판정 궤환 등화기 회로는 3 레벨 펄스 진폭 변조 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 있어서, 입력 신호를 수신하는 메인 탭 회로부; 제1기준값과의 비교를 위한 제1비교기 및 제1기준값과의 비교를 위한 제2비교기를 포함하는 2단 비교기-상기 입력 신호에 따라 상기 2단 비교기의 출력값은 3가지 레벨로 구분할 수 있음-; 및 상기 2단 비교기의 3가지 레벨의 출력값을 입력으로 인가하고, 상기 인가된 2단 비교기의 3가지 레벨의 출력값에 근거하여 포스트 커서(Post Cursor)를 제거하고, 상기 포스트 커서(Post Cursor)가 제거된 값을 상기 2단 비교기의 입력으로 인가하는 제1탭 회로부를 포함할 수 있다.

Description

판정 궤환 등화기 회로{DECISION FEEDBACK EQUALIZER CIRCUIT}
본 발명은 판정 궤한 등화기 회로에 관한 것으로, 보다 상세하게는 3 레벨 펄스 진폭 변조 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 관한 것이다.
반도체 시스템의 처리속도는 반도체 처리속도가 증가함에 따라 같이 발전하고 있으나, 채널 조건은 회로의 발전에 비해 그 발전 속도가 더디다. 따라서 고속화된 데이터를 채널을 이용해 송신하면 수신된 데이터는 손실을 입게 되고, 그에 따라 손실을 보상하기 위한 기술이 필수적이다. 등화기는 이런 채널 손실을 보상하는 데 있어서 효과적인 회로이다. 관련된 선행문헌으로 대한민국 등록특허 제10-1802791호가 있다.
한편, 데이터 통신을 위해서 일반적으로 두 가지 데이터 변조 레벨을 가지는 NRZ(PAM-2) 신호법이 사용된다. NRZ(PAM-2) 신호법은 송수신기의 구조를 간단하게 할 수 있다는 장점이 있으나 1 unit interval 동안 1bit 전송만이 가능하기 때문에 고속으로 데이터 전송 시 채널의 영향을 많이 받는다.
이에 NRZ와 같이 1UI에 1bit를 보내지만 세 가지의 데이터 변조 레벨을 가지고 이를 이용하여 채널 감쇄로 인한 영향을 줄이기 위한 듀오 바이너리 신호법이 사용되기도 한다. 듀오 바이너리 신호법은 하나의 데이터 변조 레벨에 데이터가 아닌 데이터의 Transition 정보를 담아 Low to high 또는 High to low Transition이 없어 채널의 감쇄에도 깨끗한 신호품질을 보장할 수 있다.
또한, 듀오 바이너리와 유사하게 세 가지의 데이터 변조 레벨을 가지지만 1UI 동안 1.5bit을 전송할 수 있는 PAM-3 신호법이 존재한다.
NRZ(PAM-2) 신호법은 여러 신호법 중 가장 간단한 이퀄라이저와 송수신단 드라이버 구조를 가진다.
또한, PAM-4는 4개의 데이터 변조 레벨을 통해 2개의 bit을 동시에 전송하는 신호법으로 채널의 감쇄가 큰 고속 데이터 전송 분야에 흔히 사용된다. PAM-3나 듀오 바이너리 신호법은 3개의 데이터 변조 레벨을 가지고 있어 송수신단의 이퀄라이저 설계에 어려움이 있다. NRZ의 경우 1개의 브랜치를 가지고, PAM-4의 경우 2개의 브랜치를 가지고 DFE 1탭을 구현할 수 있지만 PAM-3나 듀오 바이너리의 경우 PAM-4와 같은 2개의 브랜치를 필요로 한다(22>3, 3가지의 데이터 변조레벨을 표현하기 위함임).
PAM-4는 SNR을 대가로 대역폭을 증가시키는 신호법으로 NRZ에 비해 Sensing margin이 매우 작다.
특정 어플리케이션에서는 NRZ보다 더 높은 데이터 전송속도와 PAM-4 보다 더 큰 SNR을 필요로 하며 이 경우에는 PAM-3 또는 듀오 바이너리 신호법을 사용할 수 있다.
따라서 기존의 비효율적인 이퀄라이저 구조를 벗어나 새로운 구조를 가지며 PAM-3 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 대한 연구가 필요한 실정이다.
본 발명의 목적은 회로의 복잡도는 줄이면서도 3가지 데이터 변조 레벨을 표현할 수 있는 판정 궤환 등화기 회로를 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명의 일실시예에 의하면, 3 레벨 펄스 진폭 변조 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 있어서, 입력 신호를 수신하는 메인 탭 회로부; 제1기준값과의 비교를 위한 제1비교기 및 제1기준값과의 비교를 위한 제2비교기를 포함하는 2단 비교기-상기 입력 신호에 따라 상기 2단 비교기의 출력값은 3가지 레벨로 구분할 수 있음-; 및 상기 2단 비교기의 3가지 레벨의 출력값을 입력으로 인가하고, 상기 인가된 2단 비교기의 3가지 레벨의 출력값에 근거하여 포스트 커서(Post Cursor)를 제거하고, 상기 포스트 커서(Post Cursor)가 제거된 값을 상기 2단 비교기의 입력으로 인가하는 제1탭 회로부를 포함하는 판정 궤환 등화기 회로가 개시된다.
본 발명의 일실시예에 의한 판정 궤환 등화기 회로는 NRZ에 사용되는 판정 궤환 등화기 회로(DFE)와 동일한 회로만을 이용하여 3가지의 데이터 변조 레벨을 표현할 수 있어 회로의 복잡도를 줄일 수 있다.
본 발명의 일실시예에 의하면, 판정 궤환 등화기 회로에 필요한 합산 연산기(Summer)에 부하 캐패시턴스를 줄일 수 있어 대역폭이 개선된다.
본 발명의 일실시예에 의하면, PAM-3(Pulse Amplitude Modulation 3) 혹은 듀오 바이너리를 이용한 인터페이스 전반의 효율을 증가 시킬 수 있다.
도 1은 일반적인 판정 궤환 등화기(DFE) 구조를 나타낸다.
도 2는 판정 궤환 등화기(DFE)의 채널감쇄 보상 효과를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로를 나타낸다.
도 4는 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로로 입력되는 고주파 성분이 감쇄된 PAM-3 데이터의 Eye-diagram이다.
도 5는 본 발명의 일실시예와 관련된 PAM-3(Pulse Amplitude Modulation 3) 신호의 경계 전압과 2단 비교기 디지털 출력을 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로의 입력값에 따른 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예와 관련된 비교기 출력값에 따른 판정 궤환 등화기 회로의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로를 통해 채널 감쇄를 겪은 PAM-3 데이터를 보상한 Eye-diagram을 나타낸다.
이하, 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로에 대해 도면을 참조하여 설명하도록 하겠다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
도 1은 일반적인 판정 궤환 등화기(DFE) 구조를 나타낸다.
도시된 바와 같이, 일반적인 판정 궤환 등화기(100)는 채널 감쇄를 겪은 신호를 Slicer와 디지털 필터를 통해 합산 연산기(Summer)로 궤환(Feedback)시키며 포스트 커서(Post-cursor)를 제거하는 역할을 수행한다. 상기 판정 궤환 등화기(100)는 채널 감쇄의 정도에 따라 디지털 필터의 단수와 계수를 변화시키며 설계될 수 있다.
도 2는 판정 궤환 등화기(DFE)의 채널감쇄 보상 효과를 설명하기 위한 도면이다.
도시된 바와 같이, 판정 궤환 등화기(100)는 수신단의 측면에서 샘플링 클락을 기준으로 0과 1의 값으로 신호를 복원할 수 있도록 보상할 수 있다.
도 3은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로를 나타낸다.
도시된 바와 같이, 판정 궤환 등화기 회로(300)는 메인 탭 회로부(310), 제1탭 회로부(320), 2단 비교기(330)를 포함할 수 있다. 상기 판정 궤환 등화기 회로(300)는 3 레벨 펄스 진폭 변조(PAM-3, Pulse Amplitude Modulation 3) 또는 듀오 바이너리 신호법을 위한 회로이다. 상기 판정 궤환 등화기 회로(300)의 구성 자체는 NRZ 신호법을 위한 합산 연산기 회로와 일치한다.
상기 메인 탭 회로부(310)로부는 입력 신호를 수신한다. 상기 입력 신호는 고주파 성분이 감쇄된 PAM-3 데이터이고, 상기 메인 탭 회로부(310)는 수신한 입력 신호를 증폭시킬 수 있다.
도 4는 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로로 입력되는 고주파 성분이 감쇄된 PAM-3 데이터의 Eye-diagram이다.
상기 입력 데이터의 Eye(High)와 Eye(Low)는 감쇄된 성분 때문에 H(High), M(Middle), L(Low)를 판별하기 위한 Voltage margin이 매우 작다. 따라서 이를 제1탭 회로부(320)를 통해 보상할 수 있다. 상기와 같은 성분들은 주로 Post Cursor 성분에 의해서 생기게 된다.
상기 제1탭 회로부(320)는 상기 2단 비교기(330)의 출력값을 입력으로 인가 받는다. 상기 2단 비교기(330)의 출력값은 제1비교기(331) 및 제2비교기(332)의 출력값이다. 상기 제1비교기(331)는 입력값과 상한 기준값과의 비교를 수행하여 출력값을 산출하고, 상기 제2비교기(332)는 입력값과 하한 기준값과의 비교를 수행하여 출력값을 산출한다.
도 5는 본 발명의 일실시예와 관련된 PAM-3(Pulse Amplitude Modulation 3) 신호의 경계 전압과 2단 비교기 디지털 출력을 설명하기 위한 도면이다.
도시된 바와 같이, 2단 비교기 중 하나는 상한 기준값과의 비교를 수행하여 그 결과를 출력값(COMP_H)으로 도출하고, 다른 하나는 하한 기준값과의 비교를 수행하여 그 결과를 출력값(Comp_L)으로 도출한다.
하지만, 도 3의 제1비교기(331)의 출력값은 Comp_HB이고, 제2비교기(332)의 출력값은 Comp_L이다. COMP_HB는 상한 기준값과의 비교를 수행하는 비교기(331)의 출력값을 COMP_H라 할 때, COMP_H의 BAR(차동값)이다. 따라서 COMP_H=1이면, COMP_HB=0이고, COMP_H=0이면, COMP_HB=1이다. 또한, COMP_L는 하한 기준값과의 비교를 수행하는 비교기(332)의 출력값이다.
상기 제1탭 회로부(320)의 입력값을 상기와 같이 할당함으로써 하나의 전류 브랜치를 통해 3가지의 데이터 변조 레벨을 표현할 수 있다.
도 6은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로의 입력값에 따른 동작을 설명하기 위한 도면이다.
도시된 바와 같이, 각각의 합산 연산기 입력값은 입력 데이터에 따라 3가지 경우가 발생한다.
Comp_HB와 Comp_L의 값이 (0,1), (1,0)으로 차동일 경우에는 종래의 합산 연산기와 같이 아래의 Tail current source(IB) 만큼의 전류를 한쪽으로 모두 흘려주는 동작을 수행한다.
Comp_HB와 Comp_L의 값이 모두 1인 경우 양쪽의 입력 트랜지스터에는 아래쪽의 Tail current source(IB) 값을 각각 절반씩 나누어서 흘려주는 동작을 수행하게 된다.
즉, 판정 궤환 등화기 회로(300)는 한쪽의 입력 트랜지스터를 기준으로 0, 0.5IB, IB 세가지의 전류 레벨을 가지며 이를 통해 PAM-3나 듀오바이너리의 데이터 변조 레벨을 모두 표현할 수 있다,
도 7은 본 발명의 일실시예와 관련된 비교기 출력값에 따른 판정 궤환 등화기 회로의 동작을 설명하기 위한 도면이다.
도시된 바와 같이, 제1탭 회로부(320)는 Comp_H 값 대신에 Comp_HB값을 할당 함으로 인해 3가지 상태를 만들어 입력 데이터가 High 값을 가지는 경우 보상 전류로 IB값을 빼주고 Middle 값을 가지는 경우에는 보상 전류로 0.5IB 을 빼주고 Low 값을 가지는 경우에는 전류를 흘리지 않아 3가지 입력 레벨에 따른 Post-cursor을 제거하는 동작을 수행할 수 있다.
도 8은 본 발명의 일실시예와 관련된 판정 궤환 등화기 회로를 통해 채널 감쇄를 겪은 PAM-3 데이터를 보상한 Eye-diagram을 나타낸다.
도시된 바와 같이, 판정 궤환 등화기 회로(300)를 통해 감쇄를 겪은 PAM-3 데이터가 보상된 것을 확인할 수 있다.
전술한 바와 같이, 본 발명의 일실시예에 의한 판정 궤환 등화기 회로는 NRZ에 사용되는 판정 궤환 등화기 회로(DFE)와 동일한 회로만을 이용하여 3가지의 데이터 변조 레벨을 표현할 수 있어 회로의 복잡도를 줄일 수 있다.
본 발명의 일실시예에 의하면, 판정 궤환 등화기 회로에 필요한 합산 연산기(Summer)에 부하 캐패시턴스를 줄일 수 있어 대역폭이 개선된다.
본 발명의 일실시예에 의하면, PAM-3(Pulse Amplitude Modulation 3) 혹은 듀오 바이너리를 이용한 인터페이스 전반의 효율을 증가 시킬 수 있다.
상기와 같이 설명된 판정 궤환 등화기 회로는 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
300: 판정 궤환 등화기 회로
310: 메인 탭 회로부
320: 제1탭 회로부
330: 2단 비교기
331: 제1비교기
332: 제2비교기

Claims (5)

  1. 3 레벨 펄스 진폭 변조(PAM-3, Pulse Amplitude Modulation 3) 또는 듀오 바이너리 신호법을 위한 판정 궤환 등화기 회로에 있어서,
    입력 신호를 수신하는 메인 탭 회로부;
    제1기준값과의 비교를 위한 제1비교기 및 제1기준값과의 비교를 위한 제2비교기를 포함하는 2단 비교기-상기 입력 신호에 따라 상기 2단 비교기의 출력값은 3가지 레벨로 구분할 수 있음-; 및
    상기 2단 비교기의 3가지 레벨의 출력값을 입력으로 인가하고, 상기 인가된 2단 비교기의 3가지 레벨의 출력값에 근거하여 포스트 커서(Post Cursor)를 제거하고, 상기 포스트 커서(Post Cursor)가 제거된 값을 상기 2단 비교기의 입력으로 인가하는 제1탭 회로부를 포함하는 것을 특징으로 하는 판정 궤환 등화기 회로.
  2. 제1항에 있어서, 상기 2단 비교기의 3가지 레벨의 출력값은
    상기 제1비교기의 출력값 및 상기 제2비교기의 출력값을 포함하는 것을 특징으로 하는 판정 궤환 등화기 회로.
  3. 제2항에 있어서,
    상기 제1비교기는 상한 기준값과의 비교를 수행하고, 상기 제2비교기는 하한 기준값과의 비교를 수행하되,
    상기 제1비교기의 출력값은 COMP_H의 BAR값인 COMP_HB이고, 상기 제2비교기의 출력값은 COMP_L인 것을 특징으로 하는 판정 궤환 등화기 회로.
  4. 제3항에 있어서, 상기 제1탭 회로부는
    하나의 Tail current source(IB)를 이용하여 상기 3가지 레벨의 출력값에 각각 대응되는 3가지 보상 전류값을 생성하는 것을 특징으로 하는 판정 궤환 등화기 회로.
  5. 제4항에 있어서, 상기
    COMP_HB=1 및 COMP_L=1인 경우, 상기 보상 전류값은 0.5IB인 것을 특징으로 하는 판정 궤환 등화기 회로.
KR1020180073850A 2018-06-27 2018-06-27 판정 궤환 등화기 회로 KR102064676B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180073850A KR102064676B1 (ko) 2018-06-27 2018-06-27 판정 궤환 등화기 회로
US16/454,307 US10897382B2 (en) 2018-06-27 2019-06-27 Pulse amplitude modulation-3 transceiver and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180073850A KR102064676B1 (ko) 2018-06-27 2018-06-27 판정 궤환 등화기 회로

Publications (2)

Publication Number Publication Date
KR20200001198A KR20200001198A (ko) 2020-01-06
KR102064676B1 true KR102064676B1 (ko) 2020-01-09

Family

ID=69154735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073850A KR102064676B1 (ko) 2018-06-27 2018-06-27 판정 궤환 등화기 회로

Country Status (1)

Country Link
KR (1) KR102064676B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495271B2 (en) 2021-01-06 2022-11-08 Samsung Electronics Co., Ltd. Receiver receiving multi-level signal, memory device including the same and method of receiving data using ihe same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113364711B (zh) * 2021-05-13 2022-07-19 北京大学（天津滨海）新一代信息技术研究院 一种判决反馈均衡器
KR102532888B1 (ko) * 2021-10-28 2023-05-15 고려대학교 산학협력단 스위치드 커패시터 전하 가산기를 포함하는 단일 신호법 수신기 및 그 동작방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086515A1 (en) 1997-07-31 2003-05-08 Francois Trans Channel adaptive equalization precoding system and method
JP2012075192A (ja) 2006-09-14 2012-04-12 Nec Corp 判定帰還型波形等化器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086515A1 (en) 1997-07-31 2003-05-08 Francois Trans Channel adaptive equalization precoding system and method
JP2012075192A (ja) 2006-09-14 2012-04-12 Nec Corp 判定帰還型波形等化器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495271B2 (en) 2021-01-06 2022-11-08 Samsung Electronics Co., Ltd. Receiver receiving multi-level signal, memory device including the same and method of receiving data using ihe same

Also Published As

Publication number Publication date
KR20200001198A (ko) 2020-01-06

Similar Documents

Publication Publication Date Title
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
US6618451B1 (en) Efficient reduced state maximum likelihood sequence estimator
JP5353878B2 (ja) 波形等化回路および波形等化方法
KR100913926B1 (ko) 계산 복잡도를 감소시키고 감소된 상태 시퀀스 추정 기술의 임계 경로를 릴랙싱하는 방법 및 장치
KR102064676B1 (ko) 판정 궤환 등화기 회로
US10367666B2 (en) ADC based receiver
US20020135404A1 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US20080061826A1 (en) Signal History Controlled Slew-Rate Transmission Method and Bus Interface Transmitter
US20200007362A1 (en) Pulse amplitude modulation-3 transceiver and operation method thereof
US10880133B2 (en) Voltage-mode transmitter driver
CN110061761B (zh) 信号均衡方法及装置、光接收机
US9178501B2 (en) Method for improving signal quality of a digital signal being transmitted through a non-linear device and apparatus using the same
US10728059B1 (en) Parallel mixed-signal equalization for high-speed serial link
CN111131101A (zh) 一种反馈均衡电路
KR102203390B1 (ko) 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
US10680856B1 (en) Thermometer-encoded unrolled DFE selection element
US11005567B2 (en) Efficient multi-mode DFE
US7580452B2 (en) Dynamic comparator system
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
EP2924881A1 (en) Improvements in or relating to signal processing
KR101812742B1 (ko) 데이터 수신 장치 및 그의 등화 알고리즘 제어방법
KR101202112B1 (ko) Ｍｌｓｄ 등화기
Aguirre et al. Precoder and decoder for duobinary modulation over equalized 50-m SI-POF
EP3217618B1 (en) Signal compensation method and device
Balasubramanian et al. Encoding and compensation schemes using improved pre-equalization for the 64B/66B Encoder

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant