CN112737536A - 连续时间线性均衡器及信号收发电路 - Google Patents

连续时间线性均衡器及信号收发电路 Download PDF

Info

Publication number
CN112737536A
CN112737536A CN202011551431.9A CN202011551431A CN112737536A CN 112737536 A CN112737536 A CN 112737536A CN 202011551431 A CN202011551431 A CN 202011551431A CN 112737536 A CN112737536 A CN 112737536A
Authority
CN
China
Prior art keywords
transistor
circuit
frequency compensation
electrically connected
linear equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011551431.9A
Other languages
English (en)
Inventor
潘权
罗雄师
丘璋
于洪宇
汪青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Southern University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern University of Science and Technology filed Critical Southern University of Science and Technology
Priority to CN202011551431.9A priority Critical patent/CN112737536A/zh
Publication of CN112737536A publication Critical patent/CN112737536A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/165—Equalizers; Volume or gain control in limited frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种连续时间线性均衡器及信号收发电路，该连续时间线性均衡器包括输入端和输出端，分别与输入端和输出端电连接的差分放大电路，差分放大电路包括并联连接的第一分支电路和第二分支电路；电连接于第一分支电路与第二分支电路的之间的第一频率补偿电路和至少一个第二频率补偿电路，且第一频率补偿电路与第二频率补偿电路以及各第二频率补偿电路均并联连接；第一频率补偿电路至少用于补偿高频损耗；第二频率补偿电路至少用于补偿中低频损耗；其中，第一频率补偿电路为RC并联电路，第二频率补偿电路为RC串联电路。本发明实施例能够同时对高频信号和中低频信号进行补偿，保证信号传输的准确性。

Description

连续时间线性均衡器及信号收发电路
技术领域
本发明实施例涉及信号收发技术领域，尤其涉及一种连续时间线性均衡器及信号收发电路。
背景技术
连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)是通信系统的信号接收端或信号输出端的核心器件。以光通信系统中的信号接收端为例，该信号接收端中的跨阻放大器将光电二极管输出的微小电流信号转化为较大的电压信号作为CTLE的输入信号。由于在传输信道和跨阻放大器中存在寄生电容、趋肤效应等非理想因素，使得信号在中低频段和高频段会受到较大的传输损失。
现有技术中，CTLE通常以MOS管作为差分放大器，漏极上接串联的电阻和电感作为输出端，将并联的电阻和电容耦合到MOS管源级上，使用电感峰化技术和电容退化技术在高频段引入的两个零点，而由于趋肤效应、介电损耗等非理想因素存在，信号在中低频段也会出现较为严重的信号损失，使得信号失真，而现有技术的CTLE无法对中低频的信号进行补偿，从而造成信号失真。
发明内容
针对上述存在问题，本发明实施例提供一种连续时间线性均衡器及信号收发电路，以同时对高频信号和中低频信号进行补偿，保证信号传输的准确性。
第一方面，本发明实施例提供了一种连续时间线性均衡器，包括：
输入端和输出端；
分别与所述输入端和所述输出端电连接的差分放大电路；所述差分放大电路包括并联连接的第一分支电路和第二分支电路；
电连接于所述第一分支电路与所述第二分支电路的之间的第一频率补偿电路和至少一个第二频率补偿电路，且所述第一频率补偿电路与所述第二频率补偿电路以及各所述第二频率补偿电路均并联连接；所述第一频率补偿电路至少用于补偿高频损耗；所述第二频率补偿电路至少用于补偿中低频损耗；其中，所述第一频率补偿电路为RC并联电路，所述第二频率补偿电路为RC串联电路。
可选的，所述第一分支电路包括第一晶体管和第一负载模块；所述第一晶体管的第一电极通过所述第一负载模块与供电电源电连接，所述第一晶体管的第二电极与所述第一频率补偿电路和所述第二频率补偿电路电连接；
所述第二分支电路包括第二晶体管和第二负载模块；所述第二晶体管的第一电极通过所述第二负载模块与所述供电电源电连接，所述第二晶体管的第二电极与所述第一频率补偿电路和所述第二频率补偿电路电连接；
其中，所述第一晶体管与所述第二晶体管构成差分对管；所述第一晶体管的栅极和所述第二晶体管的栅极作为差分信号输入端与所述输入端电连接，所述第一晶体管的第一电极和所述第二晶体管的第一电极作为信号输出端与所述输出端电连接。
可选的，所述第一晶体管为MOS管或双极性晶体管；所述第二晶体管为MOS管或双极性晶体管。
可选的，所述第一负载模块包括串联连接的第一匹配电感和第一匹配电阻；所述第二负载模块包括串联连接的第二匹配电感和第二匹配电阻。
可选的，所述连续时间线性均衡器还包括：偏置电路；
所述偏置电路包括第一偏置模块和第二偏置模块；所述第一偏置模块与所述第一分支电路电连接，用于为所述第一分支电路提供电流源；所述第二偏置模块与所述第二分支电路电连接，用于为所述第二分支电路提供电流源。
可选的，所述第一偏置模块包括第一电流源；所述第一电流源的一端与所述第一分支电路电连接，所述第一电流源的另一端接地；
所述第二偏置模块包括第二电流源；所述第二电流源的一端与所述第二分支电路电连接，所述第二电流源的另一端接地。
可选的，所述第一偏置模块包括第三晶体管；所述第三晶体管的栅极与偏压电源电连接，所述第三晶体管的第一电极与所述第一分支电路电连接，所述第三晶体管的第二电极与接地；
所述第二偏置模块包括第四晶体管；所述第四晶体管的栅极与所述偏压电源电连接，所述第四晶体管的第一电极与所述第二分支电路电连接，所述第四晶体管的第二电极接地。
可选的，所述第三晶体管为MOS管或双极性晶体管；所述第四晶体管为MOS管或双极性晶体管。
可选的，所述连续时间线性均衡器包括多个第二频率补偿电路；
其中，各所述第二频率补偿电路中电阻的阻值相同或不同，以及各所述第二频率补偿电路中电容的电容值相同或不同。
第二方面，本发明实施例还提供了一种信号收发电路，包括：
信号接收器，所述信号接收器包括上述连续时间线性均衡器；和/或，
信号发射器，所述信号发射器包括上述连续时间线性均衡器。
本发明实施例提供的连续时间线性均衡器及信号收发电路，通过输入端接接收传输链路中所传输的差分信号，并将该差分信号经第一频率补偿电路进行高频损耗的补偿以及经第二频率补偿电路进行中低频损耗的补偿，同时由差分放大电路进行差分放大后，经输出端输出，从而能够提高传输链路所传输信号的准确性；此外，由于第一频率补偿电路为RC并联电路，第二频率补偿电路为RC并联电路，因此无需使用额外的有源器件，通过选取不同的电阻和电容，即可实现对各个频段的损耗进行补偿，即至少能够同时对高频损耗和中低频损耗进行补偿，从而采用简单的电路结构，即能够使各个频段的失真得到修复，有利于拓宽信号的带宽；当将该连续时间线性均衡器应用于信号收发电路中时，能够提高信号接收器和/或信号发射器的内奎斯特频率。
附图说明
图1是本发明实施例提供的一种连续时间线性均衡器的结构示意图；
图2是本发明实施例提供的又一种连续时间线性均衡器的结构示意图；
图3是本发明实施例提供的一种连续时间线性均衡器的具体电路结构示意图；
图4是本发明实施例提供的一种第一分支电路的等效电路图；
图5是本发明实施例提供的又一种连续时间线性均衡器的具体电路结构示意图；
图6是本发明实施例提供的又一种连续时间线性均衡器的具体电路结构示意图；
图7是本发明实施例提供的又一种连续时间线性均衡器的具体电路结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种连续时间线性均衡器，该连续时间线性均衡器能够应用于通信系统中，以补偿通信系统传输链路中的传输损耗。图1是本发明实施例提供的一种连续时间线性均衡器的结构示意图。如图1所示，该连续时间线性均衡器包括输入端(Vin+、Vin-)、输出端(Out+和Out-)、差分放大电路10、第一频率补偿电路20和至少一个第二频率补偿电路30。其中，差分放大电路10包括并联连接的第一分支电路101和第二分支电路102，且该分别差分放大电路10与输入端(Vin+、Vin-)和输出端(Out+和Out-)电连接；第一频率补偿电路20与第二频率补偿电路30以及各第二频率补偿电路30均并联连接，且第一频率补偿电路20和至少一个第二频率补偿电路30均电连接于所述第一分支电路101与所述第二分支电路102之间。
具体的，输入端Vin+和Vin-可用于接收传输链路所传输的差分信号，并将该差分信号输入至差分放大电路10进行差分放大等；同时，第一频率补偿电路20为RC并联电路(包括并联连接的电阻R20和电容C20)，该RC并联电路可以对传输链路中的高频损耗进行补偿，其具体补偿方式可以为在相应频率上将相应的增益施加至输入端Vin+和Vin-接收的差分信号中；第二频率补偿电路30为RC串联电路(包括串联连接的电阻R30和C30)，该RC串联电路可以对传输链路中的中低频损耗进行补偿，其具体补偿方式同样可以为在相应频率上将相应的增益施加至输入端Vin+和Vin-接收的差分信号中。
如此，输入端Vin+和Vin-接收的差分信号经第一频率补偿电路20进行高频损耗的补偿以及经第二频率补偿电路30进行中低频损耗的补偿，同时由差分放大电路10进行差分放大后，经输出端Out+和Out-输出，从而能够提高传输链路所传输信号的准确性；此外，由于第一频率补偿电路20为RC并联电路，第二频率补偿电路30为RC串联电路，因此无需使用额外的有源器件，通过选取不同的电阻和电容，即可实现对各个频段的损耗进行补偿，即至少能够同时对高频损耗和中低频损耗进行补偿，从而采用简单的电路结构，即能够使各个频段的失真得到修复，有利于拓宽信号的带宽；当将该连续时间线性均衡器应用于信号收发电路中时，能够提高信号接收器和/或信号发射器的内奎斯特频率。
需要说明的是，图1仅为本发明实施例示例性的附图，图1中仅示例性的示出了连续时间线性均衡器中设置有一个第二频率补偿电路30；而在本发明实施例中连续时间线性均衡器中可设置有至少一个第二频率补偿电路，即本发明实施例提供的连续时间线性均衡器中可设置有一个第二频率补偿电路、两个第二频率补偿电路或三个第二频率补偿电路；在能够至少对高频损耗和中低频损耗进行补偿的前提下，本发明实施例对连续时间线性均衡器中所设置的第二频率补偿电路不做具体限定。
示例性的，图2是本发明实施例提供的又一种连续时间线性均衡器的结构示意图。图2中与图1中相同之处，可参照上述对图1的描述，在此不再赘述，此处仅对图2中与图1中不同之处进行示例性的说明。如图2所示，连续时间线性均衡器包括多个第二频率补偿电路30，例如可以包括n个第二频率补偿电路(31、32、33、…、3n)，且每个第二频率补偿电路都为一个RC串联电路。其中，各第二频率补偿电路(31、32、33、…、3n)中的电阻(R31、R32、R33、…、R3n)的阻值可以相同或不同；同样的，各第二频率补偿电路(31、32、33、…、3n)中的电容(C31、C32、C33、…、C3n)的电容值可以相同或不同；如此，当连续时间线性均衡器中设置有多个第二频率补偿电路30时，通过将各第二频率补偿电路(31、32、33、…、3n)中的电阻(R31、R32、R33、…、R3n)的阻值选取为相应的阻值，以及将各第二频率补偿电路(31、32、33、…、3n)中的电容(C31、C32、C33、…、C3n)的电容值选取为相应的电容值，即能够同时对高频损耗和中低频损耗，或者更广的频段中的损耗进行补偿，从而能够对更多频段的损耗进行补偿，即采用较简单的电路结构，即能够使更多频段的失真得到修复，有利于进一步拓宽信号的带宽。
为便于描述，以下示例性地以连续时间线性均衡器中仅设置一个第二频率补偿电路，对本发明实施例提供的连续时间线性均衡器的进行示例性的说明。
可选的，继续参考图1，连续时间线性均衡器中差分放大电路30的第一分支电路101包括第一晶体管M1和第一负载模块11；第一晶体管M1的第一电极通过第一负载模块11与供电电源VDD电连接，第一晶体管M1的第二电极与第一频率补偿电路20和第二频率补偿电路30电连接；第二分支电路102包括第二晶体管M2和第二负载模块12；第二晶体管M2的第一电极通过第二负载模块12与供电电源VDD电连接，第二晶体管M2的第二电极与第一频率补偿电路20和第二频率补偿电路30电连接；其中，第一晶体管M1与第二晶体管M2构成差分对管；第一晶体管M1的栅极和第二晶体管M2的栅极作为差分信号输入端与输入端(Vin+和Vin-)电连接，即第一晶体管M1的栅极可以与输入端Vin+电连接，第二晶体管M2的栅极可以与输入端Vin-；第一晶体管M1的第一电极和第二晶体管M2的第一电极作为信号输出端与输出端(Out+和Out-)电连接，即第一晶体管M1的第一电极可以与输出端Out+电连接，第二晶体管M2的第二电极可以与输出端Out-电连接。
其中，示例性的，如图3所示，第一负载模块11可以包括串联连接的第一匹配电感L11和第一匹配电阻R11；第二负载模块12包括串联连接的第二匹配电感L12和第二匹配电阻L12。
其中，由于差分放大电路10的第一分支电路101和第二分支电路102为两个并联对称的差分电路分支，因此第一分支电路101和第二分支电路102可以包括相同的传递函数。在本发明实施例中，可以第一分支电路101或第二分支电路102为例，对本发明实施例提供的连续时间线性均衡器的传递函数进行示例性的说明。
示例性的，图4是本发明实施例提供的一种第一分支电路的等效电路图。如图4所示，当第一分支电路101中的第一晶体管M1的跨导为gm，第一匹配电感L11的电感值为LD，第一匹配电阻R11的电阻值为RD，RC并联电路中的电阻R20的电阻值为R1，RC并联电路中的电容C20的电容值为C1，RC串联电路中的电阻R30的电阻值为R2，RC串联电路中的电容C30的电容值为C2时，该连续时间线性均衡器的传递函数为：
Figure BDA0002858044560000091
其中，S为复数频率，q1＝R1R2C1C2，q2＝R1C1+R2C2+R1C2。此时，该连续时间线性均衡器中具有三个零点位置，且当该连续时间线性均衡器中相同类型的器件为同一个量级时，即R1、R2和1/gm均为同一量级且用R近似，C1和C2位同一量级且用C近似，则该连续时间线性均衡器的三个零点位置分别为Z1＝0.382/(2Π*RC)、Z2＝2.618/(2Π*RC)、Z3＝R/(2Π*LD)；相应的，该连续时间线性均衡器的两个极点位置P1和P2分别为P1＝0.568/(2Π*RC)和P2＝3.414/(2Π*RC)。如此，本发明实施例提供的连续时间线性均衡器中无需额外的有源器件，即可分别引入与高频频段和中低频频段相近的零点。
示例性的，当R为100Ω，C为1pF，电感值LD为1nH时，可获知Z1为608MHZ、Z2为4.2GHZ以及Z3为15.9GHZ，相应的极点P1为904MHZ位于以及极点P2为5.43GHZ。此时，零点Z1处于中低频段，极点P1也位于中低频段，即极点P1在零点Z1的附近，以对1.5～3dB的增幅，以为中低频段提供补偿；而零点Z2和Z3处于中高频段，极点P2也位于中高频段，即极点P2在零点Z2和Z3的附近，以为中高频段提供补偿。如此，在连续时间线性均衡器中设置RC并联电路和RC串联电路能够分别引入中高频段和中低频段的零点和极点，以进行频率塑形、弥补因趋肤效应、补偿介电损失等导致的信道损失。
可选的，继续参考图1，本发明实施例提供的连续时间线性均衡器还包括偏置电路40，该偏置电路40包括第一偏置模块41和第二偏置模块42；其中，第一偏置模块41与第一分支电路101电连接，用于为第一分支电路101提供电流源；第二偏置模块42与第二分支电路102电连接，用于为第二分支电路102提供电流源。
其中，如图3所示，第一偏置模块41可以包括第一电流源，该第一电流源的一端与第一分支电路101电连接，且第一电流源的另一端接地，从而能够使设置在接地信号端和第一分支电路101之间的第一电流源提供的偏置电流能够控制流经第一分支电路101中的第一晶体管M1的电流；相应的，第二偏置模块42可以包括第二电流源，该第二电流源的一端与第二分支电路102电连接，第二电流源的另一端接地，该第二电流源提供的偏置电流同样能够控制流经第二分支电路102中的第二晶体管M2的电流。
需要说明的是，图3仅为本发明实施例示例性的附图，图3中偏置电路40的第一偏置模块41和第二偏置模块42均为电流源；而在本发明实施例中，偏置电路的第一偏置模块和第二偏置模块还可以为其它器件，在能够实现第一偏置模块和第二偏置模块的作用的前提下，本发明实施例对第一偏置模块和第二偏置模块中所设置的器件不做具体限定。
可选的，如图5所示，偏置电路40的第一偏置电路41可以包括第三晶体管M3，该第三晶体管M3的栅极与偏压电源Vbias电连接，第三晶体管M3的第一电极与第一分支电路101电连接，第三晶体管M3的第二电极与接地；第二偏置模块42包括第四晶体管M4，该第四晶体管M4的栅极与偏压电源Vbias电连接，第四晶体管M4的第一电极与第二分支电路102电连接，第四晶体管M4的第二电极接地。此时，第三晶体管M3和第四晶体管M4均可以工作在饱和区，使得第三晶体管M3和第四晶体管M4均可根据偏压电源Vbias的信号提供相应的偏置电流，从而达到控制流经第一分支电路101中第一晶体管M1和第二分支电路102中第二晶体管M2的电流。
其中，图5中示出的第三晶体管M3和第四晶体管M4均为MOS管，而在本发明其它实施例中第三晶体管M3和第四晶体管M4还可以其它晶体管，本发明实施例对此不做具体限定。示例性的，如图6所示，第三晶体管M3和第四晶体管M4均为双极性晶体管。
相应的，在本发明实施例中第一晶体管和第二晶体管可以均为MOS管(如图1～6所示)，或者第一晶体管和第二晶体管也可以为其它晶体管，本发明实施例对此不做具体限定。示例性的，如图7所示，第一晶体管M1和第二晶体管M2均为双极性晶体管。
基于同一发明构思，本发明实施例还提供一种信号收发电路，该信号收发电路包括但不限于信号接收器和/或信号发射器，其中信号接收器和/或信号发射器中设置有本发明实施例提供的连续时间线性均衡器。因此，本发明实施例提供的信号收发电路同样具备本发明实施例提供的连续时间线性均衡器的技术特征和有益效果，相同之处可参照上述对本发明实施例提供的连续时间线性均衡器的描述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种连续时间线性均衡器，其特征在于，包括：
输入端和输出端；
分别与所述输入端和所述输出端电连接的差分放大电路；所述差分放大电路包括并联连接的第一分支电路和第二分支电路；
电连接于所述第一分支电路与所述第二分支电路的之间的第一频率补偿电路和至少一个第二频率补偿电路，且所述第一频率补偿电路与所述第二频率补偿电路以及各所述第二频率补偿电路均并联连接；所述第一频率补偿电路至少用于补偿高频损耗；所述第二频率补偿电路至少用于补偿中低频损耗；其中，所述第一频率补偿电路为RC并联电路，所述第二频率补偿电路为RC串联电路。
2.根据权利要求1所述的连续时间线性均衡器，其特征在于：
所述第一分支电路包括第一晶体管和第一负载模块；所述第一晶体管的第一电极通过所述第一负载模块与供电电源电连接，所述第一晶体管的第二电极与所述第一频率补偿电路和所述第二频率补偿电路电连接；
所述第二分支电路包括第二晶体管和第二负载模块；所述第二晶体管的第一电极通过所述第二负载模块与所述供电电源电连接，所述第二晶体管的第二电极与所述第一频率补偿电路和所述第二频率补偿电路电连接；
其中，所述第一晶体管与所述第二晶体管构成差分对管；所述第一晶体管的栅极和所述第二晶体管的栅极作为差分信号输入端与所述输入端电连接，所述第一晶体管的第一电极和所述第二晶体管的第一电极作为信号输出端与所述输出端电连接。
3.根据权利要求2所述的连续时间线性均衡器，其特征在于，所述第一晶体管为MOS管或双极性晶体管；所述第二晶体管为MOS管或双极性晶体管。
4.根据权利要求2所述的连续时间线性均衡器，其特征在于，所述第一负载模块包括串联连接的第一匹配电感和第一匹配电阻；所述第二负载模块包括串联连接的第二匹配电感和第二匹配电阻。
5.根据权利要求1所述的连续时间线性均衡器，其特征在于，还包括：偏置电路；
所述偏置电路包括第一偏置模块和第二偏置模块；所述第一偏置模块与所述第一分支电路电连接，用于为所述第一分支电路提供电流源；所述第二偏置模块与所述第二分支电路电连接，用于为所述第二分支电路提供电流源。
6.根据权利要求5所述的连续时间线性均衡器，其特征在于：
所述第一偏置模块包括第一电流源；所述第一电流源的一端与所述第一分支电路电连接，所述第一电流源的另一端接地；
所述第二偏置模块包括第二电流源；所述第二电流源的一端与所述第二分支电路电连接，所述第二电流源的另一端接地。
7.根据权利要求5所述的连续时间线性均衡器，其特征在于，
所述第一偏置模块包括第三晶体管；所述第三晶体管的栅极与偏压电源电连接，所述第三晶体管的第一电极与所述第一分支电路电连接，所述第三晶体管的第二电极与接地；
所述第二偏置模块包括第四晶体管；所述第四晶体管的栅极与所述偏压电源电连接，所述第四晶体管的第一电极与所述第二分支电路电连接，所述第四晶体管的第二电极接地。
8.根据权利要求7所述的连续时间线性均衡器，其特征在于，所述第三晶体管为MOS管或双极性晶体管；所述第四晶体管为MOS管或双极性晶体管。
9.根据权利要求1～8任一项所述的连续时间线性均衡器，其特征在于，包括多个第二频率补偿电路；
其中，各所述第二频率补偿电路中电阻的阻值相同或不同，以及各所述第二频率补偿电路中电容的电容值相同或不同。
10.一种信号收发电路，其特征在于，包括：
信号接收器，所述信号接收器包括权利要求1～9任一项所述的连续时间线性均衡器；和/或，
信号发射器，所述信号发射器包括权利要求1～9任一项所述的连续时间线性均衡器。
CN202011551431.9A 2020-12-24 2020-12-24 连续时间线性均衡器及信号收发电路 Pending CN112737536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011551431.9A CN112737536A (zh) 2020-12-24 2020-12-24 连续时间线性均衡器及信号收发电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011551431.9A CN112737536A (zh) 2020-12-24 2020-12-24 连续时间线性均衡器及信号收发电路

Publications (1)

Publication Number Publication Date
CN112737536A true CN112737536A (zh) 2021-04-30

Family

ID=75615296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011551431.9A Pending CN112737536A (zh) 2020-12-24 2020-12-24 连续时间线性均衡器及信号收发电路

Country Status (1)

Country Link
CN (1) CN112737536A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120088988A (ko) * 2011-02-01 2012-08-09 고려대학교 산학협력단 병렬 등화기
US20170126443A1 (en) * 2015-10-28 2017-05-04 Futurewei Technologies, Inc. Combined Low and High Frequency Continuous-Time Linear Equalizers
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
CN110061940A (zh) * 2018-06-21 2019-07-26 南方科技大学 一种均衡器系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120088988A (ko) * 2011-02-01 2012-08-09 고려대학교 산학협력단 병렬 등화기
US20170126443A1 (en) * 2015-10-28 2017-05-04 Futurewei Technologies, Inc. Combined Low and High Frequency Continuous-Time Linear Equalizers
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
CN110061940A (zh) * 2018-06-21 2019-07-26 南方科技大学 一种均衡器系统

Similar Documents

Publication Publication Date Title
US10116470B2 (en) Combined low and high frequency continuous-time linear equalizers
US7633341B2 (en) Wideband circuits and methods
US7683720B1 (en) Folded-cascode amplifier with adjustable continuous time equalizer
US7636003B2 (en) Limiting amplifiers
JP2002353745A (ja) 高周波増幅器および高周波多段増幅器
CN102037641A (zh) 具有改进线性化的放大器
JP2011223643A (ja) 増幅器および信号増幅方法
CN112491366B (zh) 适用于噪声抑制的放大器
US10211797B2 (en) Bidirectional amplifier
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
US7271657B2 (en) Traveling wave amplifier
US5708391A (en) High frequency differential filter with CMOS control
CN108011594A (zh) 差分电流至电压转换器
CN216056945U (zh) 基于变压器匹配的三路功率合成的射频功率放大器
CN101604962A (zh) 可变增益rf放大器
CN110798162B (zh) 射频超宽带驱动放大器芯片
US20030218502A1 (en) Variable gain amplifier
JP4202088B2 (ja) 増幅器
US8264281B1 (en) Low-noise amplifier with tuned input and output impedances
CN112737536A (zh) 连续时间线性均衡器及信号收发电路
CN112583371A (zh) 一种基于lc谐振负载的宽频带共源共栅极低噪声放大器
JP2004159195A (ja) 増幅回路
KR100513970B1 (ko) 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기
CN112968674A (zh) 一种低噪声放大器的双路噪声抵消电路
JP5205403B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210430