TWI433450B - 轉換率增強電路 - Google Patents

轉換率增強電路 Download PDF

Info

Publication number
TWI433450B
TWI433450B TW100104689A TW100104689A TWI433450B TW I433450 B TWI433450 B TW I433450B TW 100104689 A TW100104689 A TW 100104689A TW 100104689 A TW100104689 A TW 100104689A TW I433450 B TWI433450 B TW I433450B
Authority
TW
Taiwan
Prior art keywords
transistor
input voltage
current
circuit
conversion rate
Prior art date
Application number
TW100104689A
Other languages
English (en)
Other versions
TW201234767A (en
Inventor
Zong Fu Hsieh
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW100104689A priority Critical patent/TWI433450B/zh
Publication of TW201234767A publication Critical patent/TW201234767A/zh
Application granted granted Critical
Publication of TWI433450B publication Critical patent/TWI433450B/zh

Links

Landscapes

  • Amplifiers (AREA)

Description

轉換率增強電路
本發明係有關一種轉換率(slew rate)增強電路，特別是關於一種適用於運算放大器的轉換率增強電路。
運算放大器為差動放大器的一種，普遍使用來建構各種電子系統。一般會使用米勒(Miller)電容於運算放大器中進行頻率補償以增進穩定度。然而，大電容量的米勒電容會降低運算放大器的轉換率，因而限制了運算放大器的操作速度。因此，於設計運算放大器時，必需於穩定度和轉換率之間作一取捨。
鑑於傳統運算放大器受限於轉換率或穩定度，因此亟需提出一種新穎的轉換率增強電路，用以增進放大器的操作速度，可強化轉換率但不會影響其穩定度。
鑑於上述，本發明實施例的目的之一在於提出一種轉換率增強電路，用以增加放大器的轉換率，但不會犧牲其穩定度。
根據本發明實施例，轉換率增強電路包含電流源、電流鏡電路及切換電路。電流源用以提供或汲取電流。電流鏡電路根據電流源以產生鏡射電流而適應性地提供給放大器，該放大器接收非反相輸入電壓及反相輸入電壓。切換電路電性耦接至電流源及電流鏡電路。切換電路包含並聯之第一分支及第二分支，其中第一分支及第二分支的路徑根據非反相輸入電壓及反相輸入電壓而分別受控於第一開關及第二開關。
1‧‧‧轉換率增強電路
1N‧‧‧N型轉換率增強電路
1P‧‧‧P型轉換率增強電路
10‧‧‧電流源
12‧‧‧切換電路
14‧‧‧電流鏡電路
14N‧‧‧N型電流鏡電路
14P‧‧‧P型電流鏡電路
2‧‧‧放大器
20‧‧‧差動對
20N‧‧‧N型差動對
20P‧‧‧P型差動對
22‧‧‧主動電流負載
22N‧‧‧主動電流負載
22P‧‧‧主動電流負載
24‧‧‧電流源
24N‧‧‧N型電流源
24P‧‧‧P型電流源
26‧‧‧輸出級
260‧‧‧電流源
SW1‧‧‧第一開關
SW2‧‧‧第二開關
V+‧‧‧非反相輸入電壓
V-‧‧‧反相輸入電壓
Vo‧‧‧輸出電壓
Cm‧‧‧米勒電容
Cm1‧‧‧米勒電容
Cm2‧‧‧米勒電容
N1、N2‧‧‧NMOS電晶體
P1‧‧‧PMOS電晶體
M1‧‧‧NMOS第一電晶體
M2‧‧‧PMOS第二電晶體
M3‧‧‧NMOS第三電晶體
M4‧‧‧PMOS第四電晶體
M5‧‧‧第一MOS電晶體
M6‧‧‧第二MOS電晶體
第一圖顯示本發明實施例之轉換率增強電路的方塊圖。
第二圖顯示第一圖之轉換率增強電路的詳細電路。
第三圖顯示第一圖之轉換率增強電路的另一詳細電路。
第一圖顯示本發明實施例之轉換率增強電路1的方塊圖。本實施例之轉換率增強電路1可用以增加放大器2的轉換率，該放大器2可為運算放大器，但不限定於此。放大器2接收一對差動輸入電壓，亦即非反相輸入電壓V+及反相輸入電壓V-，因而產生輸出電壓Vo。放大器2可包含至少一米勒電容，用以補償放大器2的頻率。
在本實施例中，轉換率增強電路1包含電流源10、切換電路12及電流鏡電路14。其中，切換電路12電性耦接於電流源10及電流鏡電路14。在一例子中，切換電路12係電性耦接於電流源10與電流鏡電路14之間。電流源10用以提供或汲取電流。切換電路12包含二並聯之分 支：第一分支及第二分支，其電性耦接於電流源10與電流鏡電路14之間，且二分支之路徑分別受控於第一開關SW1及第二開關SW2。當非反相輸入電壓V+與反相輸入電壓V-的壓差(V+)-(V-)大於第一預設值時，則第一開關SW1會閉合，否則該第一開關SW1會斷開。當反相輸入電壓V-與非反相輸入電壓V+的壓差(V-)-(V+)，或稱為反壓差(reverse voltage difference)，大於第二預設值時，則第二開關SW2會閉合，否則該第二開關SW2會斷開。上述第一預設值與第二預設值不一定要相同。當任一分支閉合時，電流鏡電路14會根據電流源10以產生鏡射電流給放大器2。該鏡射電流可同於電流源10的電流，也可以是電流源10之電流的適當倍數。
在本實施例中，當非反相輸入電壓V+與反相輸入電壓V-之間的壓差處於變換狀態(例如升緣或降緣)時，轉換率增強電路1適應性地提供額外電流，亦即鏡射電流，給放大器2。由於轉換率係與流經放大器2的電流成正比例，因此，當壓差處於變換狀態時，會因該額外電流而增加其轉換率。相反地，當壓差處於穩定狀態時，轉換率增強電路1停止提供該額外電流至放大器2，因而維持放大器2的穩定度。
第二圖顯示第一圖之轉換率增強電路1的詳細電路。本實施例的放大器2包含差動對(differential pair)20，電性耦接於主動電流負載22與電流源24之間。差動對20包含二N型金屬氧化物半導體(NMOS)電晶體N1和N2，其分別接收非反相輸入電壓V+與反相輸入電壓V-。放大器2還包含輸出級26，其包含串聯之P型金屬氧化物半導體 (PMOS)電晶體P1及電流源260。輸出節點Vo位於PMOS電晶體P1及電流源260之間。標註Cm者為米勒電容。
切換電路12的第一分支包含串聯之NMOS第一電晶體M1及PMOS第二電晶體M2。NMOS第一電晶體M1的源極連接至PMOS第二電晶體M2的源極。NMOS第一電晶體M1的汲極連接至電流源10，且PMOS第二電晶體M2的汲極連接至電流鏡電路14。NMOS第一電晶體M1的閘極接收非反相輸入電壓V+，而PMOS第二電晶體M2的閘極接收反相輸入電壓V-。
類似的情形，切換電路12的第二分支包含串聯之NMOS第三電晶體M3及PMOS第四電晶體M4。NMOS第三電晶體M3的源極連接至PMOS第四電晶體M4的源極。NMOS第三電晶體M3的汲極連接至電流源10，且PMOS第四電晶體M4的汲極連接至電流鏡電路14。NMOS第三電晶體M3的閘極接收反相輸入電壓V-，而PMOS第四電晶體M4的閘極接收非反相輸入電壓V+。
詳而言之，對於第一分支而言，當以下條件符合時，NMOS第一電晶體M1及PMOS第二電晶體M2會導通：(V+)>(V-)+Vtn+| Vtp |其中，Vtn為NMOS第一電晶體M1的臨界電壓，而Vtp為PMOS第二電晶體M2的臨界電壓。換句話說，上述的第一預設值為Vtp絕對值和Vtn之和。
對於第二分支而言，當以下條件符合時，NMOS第三電晶體M3及PMOS第四電晶體M4會導通： (V-)>(V+)+Vtn+| Vtp |其中，Vtn為NMOS第三電晶體M3的臨界電壓，而Vtp為PMOS第四電晶體M4的臨界電壓。換句話說，上述的第二預設值為Vtp絕對值和Vtn之和。
電流鏡電路14包含二同型MOS電晶體：第一MOS電晶體M5及第二MOS電晶體M6(如第二圖所示同為NMOS電晶體)，其電流的方向同於電流源10的電流方向。第一MOS電晶體M5連接成二極體型態，且第一MOS電晶體M5和第二MOS電晶體M6的閘極連接在一起。第一MOS電晶體M5電性耦接至切換電路12，特別是連接至PMOS第二電晶體M2和PMOS第四電晶體M4的汲極；第二MOS電晶體M6電性耦接至放大器2，特別是連接至差動對20。根據第二圖所示架構，除了電流源24所提供電流之外，第二MOS電晶體M6還適應性地提供額外電流，亦即鏡射電流，給差動對20。藉此，得以增進放大器2的轉換率但不會影響其穩定度。
第三圖顯示第一圖之轉換率增強電路1的另一詳細電路。本實施例之轉換率增強電路1係用以增強軌對軌(rail-to-rail)運算放大器的轉換率。第三圖所示的轉換率增強電路1類似於第二圖所示的轉換率增強電路1，不同的地方在於，第三圖的轉換率增強電路1包含二轉換率增強電路：N型轉換率增強電路1N及P型轉換率增強電路1P。其中，N型轉換率增強電路1N使用N型電流鏡電路14N(亦即，第二圖的第一MOS電晶體M5及第二MOS電晶體M6皆為N型)以提供鏡射電流給N型差動對20N，而P型轉換率增強電路1P使用P型電流鏡電 路14P(亦即，第二圖的第一MOS電晶體M5及第二MOS電晶體M6皆為P型)以提供鏡射電流給P型差動對20P。
軌對軌運算放大器的N型差動對20N相應一主動電流負載22N，而P型差動對20P相應另一主動電流負載22P。標註Cm1及Cm2者為米勒電容。根據第三圖所示架構，除了電流源24N及24P所提供電流之外，N型電流鏡電路14N和P型電流鏡電路14P還適應性地分別提供額外電流，亦即鏡射電流，給N型差動對20N和P型差動對20P。藉此，得以增進軌對軌運算放大器的轉換率但不會影響其穩定度。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
1‧‧‧轉換率增強電路
10‧‧‧電流源
12‧‧‧切換電路
14‧‧‧電流鏡電路
2‧‧‧放大器
SW1‧‧‧第一開關
SW2‧‧‧第二開關
V+‧‧‧非反相輸入電壓
V-‧‧‧反相輸入電壓
Vo‧‧‧輸出電壓

Claims (13)

  1. 一種轉換率增強電路，包含：一電流源，用以提供或汲取電流；一電流鏡電路，根據該電流源以產生一鏡射電流而適應性地提供給一放大器，該放大器接收一非反相輸入電壓及一反相輸入電壓；及一切換電路，電性耦接於該電流源及該電流鏡電路之間，該切換電路包含並聯之一第一分支及一第二分支，其中該第一分支及該第二分支的路徑根據該非反相輸入電壓及該反相輸入電壓而分別受控於一第一開關及一第二開關；其中該第一分支包含串連之一NMOS第一電晶體及一PMOS第二電晶體，且該第二分支包含串連之一NMOS第三電晶體及一PMOS第四電晶體。
  2. 如申請專利範圍第1項所述之轉換率增強電路，當該非反相輸入電壓與該反相輸入電壓的一壓差大於一第一預設值時，則該第一開關閉合，且當該非反相輸入電壓與該反相輸入電壓的一反壓差大於一第二預設值時，則該第二開關閉合。
  3. 如申請專利範圍第1項所述之轉換率增強電路，其中該放大器包含一差動對，其電性耦接以接收該非反相輸入電壓及該反相輸入電壓。
  4. 如申請專利範圍第3項所述之轉換率增強電路，其中該電流鏡電路電性耦接至該差動對，並提供該鏡射電流給該差動對。
  5. 如申請專利範圍第3項所述之轉換率增強電路，其中該放大器 為一運算放大器。
  6. 如申請專利範圍第1項所述之轉換率增強電路，其中該NMOS第一電晶體的一源極連接至該PMOS第二電晶體的一源極；該NMOS第一電晶體的一汲極連接至該電流源；該PMOS第二電晶體的一汲極連接至該電流鏡電路；該NMOS第一電晶體的一閘極接收該非反相輸入電壓；且該PMOS第二電晶體的一閘極接收該反相輸入電壓。
  7. 如申請專利範圍第6項所述之轉換率增強電路，其中該NMOS第三電晶體的一源極連接至該PMOS第四電晶體的一源極；該NMOS第三電晶體的一汲極連接至該電流源；該PMOS第四電晶體的一汲極連接至該電流鏡電路；該NMOS第三電晶體的一閘極接收該反相輸入電壓；且該PMOS第四電晶體的一閘極接收該非反相輸入電壓。
  8. 如申請專利範圍第6項所述之轉換率增強電路，當以下條件符合時，該NMOS第一電晶體及該PMOS第二電晶體導通：(V+)>(V-)+Vtn+| Vtp |其中，V+為該非反相輸入電壓，V-為該反相輸入電壓，Vtn為該NMOS第一電晶體的一臨界電壓，且Vtp為該PMOS第二電晶體的一臨界電壓。
  9. 如申請專利範圍第7項所述之轉換率增強電路，當以下條件符合時，該NMOS第三電晶體及該PMOS第四電晶體導通：(V-)>(V+)+Vtn+| Vtp |其中，V+為該非反相輸入電壓，V-為該反相輸入電壓，Vtn為該NMOS第三電晶體的一臨界電壓，且Vtp為該PMOS第四電晶體的一臨界電壓。
  10. 如申請專利範圍第3項所述之轉換率增強電路，其中該電流 鏡電路包含一第一MOS電晶體及一第二MOS電晶體，其電流的方向均同於該電流源的電流方向。
  11. 如申請專利範圍第10項所述之轉換率增強電路，其中該第一MOS電晶體連接成二極體型態；該第一MOS電晶體和該第二MOS電晶體的閘極連接在一起；該第一MOS電晶體電性耦接至該切換電路；且該第二MOS電晶體電性耦接至該差動對。
  12. 如申請專利範圍第11項所述之轉換率增強電路，其中該差動對及該電流鏡電路為N型。
  13. 如申請專利範圍第11項所述之轉換率增強電路，其中該差動對及該電流鏡電路為P型。
TW100104689A 2011-02-14 2011-02-14 轉換率增強電路 TWI433450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100104689A TWI433450B (zh) 2011-02-14 2011-02-14 轉換率增強電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100104689A TWI433450B (zh) 2011-02-14 2011-02-14 轉換率增強電路

Publications (2)

Publication Number Publication Date
TW201234767A TW201234767A (en) 2012-08-16
TWI433450B true TWI433450B (zh) 2014-04-01

Family

ID=47070179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104689A TWI433450B (zh) 2011-02-14 2011-02-14 轉換率增強電路

Country Status (1)

Country Link
TW (1) TWI433450B (zh)

Also Published As

Publication number Publication date
TW201234767A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5306094B2 (ja) 基準電圧回路及び電子機器
KR101099406B1 (ko) 캐스코드 회로 및 반도체 장치
JP5798635B2 (ja) カレントミラーおよび高コンプライアンス単段増幅器
TWI398095B (zh) 可補償偏移電壓的運算放大器
JP2010239481A (ja) 半導体集積回路装置
US6300834B1 (en) High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier
JP2008092106A (ja) 差動増幅回路
US8217721B1 (en) Slew rate enhancing circuit
US7446607B2 (en) Regulated cascode circuit, an amplifier including the same, and method of regulating a cascode circuit
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
CN110729970A (zh) 混合差分放大器及其方法
TW201838327A (zh) 跨導放大器
US7538585B2 (en) Transconductor
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
TWI433450B (zh) 轉換率增強電路
US8698561B2 (en) Operational amplifier circuit structure
US9450549B2 (en) Differential amplification circuit
TW201823907A (zh) 緩衝級和控制電路
US9209761B2 (en) Combined input stage for transconductance amplifier having gain linearity over increased input voltage range
Gaonkar et al. Modeling, design and analysis of high CMRR two stage gate driven operational transconductance amplifier using 0.18 μm CMOS technology
US7816989B2 (en) Differential amplifier
KR20180108496A (ko) 차동 증폭 회로
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
Tiwari et al. Improvement in noise performance and transconductance using positive feedback in bulk driven operational amplifier
KR20120086257A (ko) 출력 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees