CN209676271U - 连续时间线性均衡器电路和通信系统 - Google Patents
连续时间线性均衡器电路和通信系统 Download PDFInfo
- Publication number
- CN209676271U CN209676271U CN201920441041.2U CN201920441041U CN209676271U CN 209676271 U CN209676271 U CN 209676271U CN 201920441041 U CN201920441041 U CN 201920441041U CN 209676271 U CN209676271 U CN 209676271U
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- cross
- continuous time
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
本实用新型涉及连续时间线性均衡器电路和通信系统。本实用新型实现的技术效果是提供CTLE,该CTLE包括交叉耦合的晶体管对,该交叉耦合的晶体管对作为负阻抗转换器操作。CTLE产生传递函数,该传递函数在高频下提供高增益峰值,而不增加管芯面积和/或电源电平的大小。
Description
技术领域
本实用新型涉及连续时间线性均衡器电路和通信系统。
背景技术
用于高速通信的数据收发器系统经受所传输信号的信号失真的影响。可以应用各种措施来从接收到的模拟信号重构所传输的数据。接收单元通常具有均衡器,以补偿因经由传输信道传播数据信号而导致的损耗和信号失真。
可以在数据收发器系统中利用连续时间线性均衡器(CTLE)来在采样和数字化之前均衡模拟信号。一般来讲,接收到的模拟信号对应于跨物理传输信道传输的连续电压或电流信号。然而,在高速接收器中使用的常规的CTLE利用大部件诸如电感器,其占据管芯上的大面积,和/或不维持线性高增益峰值达到并超过奈奎斯特频率,这是最佳信道损耗补偿所期望的。其他约束,诸如设计复杂性、芯片面积、功率消耗和成本,也限制了常规的CTLE的性能。
实用新型内容
本实用新型涉及连续时间线性均衡器电路和通信系统。
本实用新型解决的技术问题是在高速应用中使用的常规的均衡器电路一般利用大部件诸如电感器,其占据芯片上的大面积并且不能维持线性高增益峰值达到并超过奈奎斯特频率。
根据一个方面,连续时间线性均衡器电路包括:差分晶体管对;交叉耦合的电路,该交叉耦合的电路连接到差分晶体管对,该交叉耦合的电路包括:第一晶体管;和第二晶体管;其中第一晶体管和第二晶体管是彼此交叉耦合的;以及RC网络,该RC网络连接到交叉耦合的电路。
在上述连续时间线性均衡器电路的一个实施方案中,第一晶体管和第二晶体管中的每一者包括双极型晶体管;差分晶体管对包括两个双极型晶体管;连续时间线性均衡器电路连接到具有大约2.5伏的最小电压的电源;并且连续时间线性均衡器电路具有传递函数,该传递函数包括频率高于5千兆赫和增益高于15分贝的峰值。
在上述连续时间线性均衡器电路的一个实施方案中,第一晶体管和第二晶体管中的每一者包括金属氧化物半导体场效应晶体管;差分晶体管对包括两个金属氧化物半导体场效应晶体管;并且连续时间线性均衡器电路连接到具有大约1.2伏的最小电压的电源。
在一个实施方案中,上述连续时间线性均衡器电路还包括:第一电流源,该第一电流源直接地连接到第一晶体管;和第二电流源,该第二电流源直接地连接到第二晶体管。
在上述连续时间线性均衡器电路的一个实施方案中,第一晶体管直接地连接到差分晶体管对的晶体管;并且第二晶体管直接地连接到差分晶体管对的剩余晶体管。
根据另一方面,具有发射器和接收器的通信系统包括:均衡器电路,该均衡器电路连接在发射器与接收器之间,该均衡器电路包括:差分晶体管对;交叉耦合的电路,该交叉耦合的电路连接到差分晶体管对,该交叉耦合的电路包括:第一晶体管;和第二晶体管;其中第一晶体管和第二晶体管是彼此交叉耦合的;第一电流源,该第一电流源连接到第一晶体管的端子;以及电流源,该电流源连接到第二晶体管的端子。
在上述通信系统的一个实施方案中,均衡器电路还包括RC网络,该RC网络连接到交叉耦合的电路,该RC网络包括与电阻器并联连接的电容器。
在上述通信系统的一个实施方案中,均衡器电路还包括自适应控制电路,该自适应控制电路连接到交叉耦合的电路并且被配置成根据控制电压来控制峰值增益和频率增益。
在上述通信系统的一个实施方案中,均衡器电路具有传递函数,该传递函数包括具有频率高于5千兆赫和增益高于15分贝的峰值。
在上述通信系统的一个实施方案中,第一晶体管直接地连接到差分晶体管对的晶体管;并且第二晶体管直接地连接到差分晶体管对的剩余晶体管。
本实用新型实现的技术效果是提供CTLE,该CTLE包括交叉耦合的晶体管对,该交叉耦合的晶体管对作为负阻抗转换器操作。CTLE产生传递函数,该传递函数在高频下提供高增益峰值,而不增加管芯面积和/或电源电平的大小。
附图说明
当结合以下示例性附图考虑时,可参照具体实施方式更全面地了解本技术。在以下附图中,通篇以类似附图标记指代各附图当中的类似元件和步骤。
图1是根据本技术的示例性应用的通信系统的框图;
图2是根据本技术的第二应用的具有连续时间线性均衡器的重驱动器电路的框图;
图3是根据本技术的第三应用的具有连续时间线性均衡器的重定时器电路的框图;
图4是根据本技术的示例性实施方案的连续时间线性均衡器的电路图;
图5是图4中所示的连续时间线性均衡器的等效电路图;
图6是根据本技术的另选的实施方案的连续时间线性均衡器的电路图;
图7是根据本技术的示例性实施方案的自适应均衡器系统的框图;
图8是用于自适应均衡器系统中的连续时间自适应均衡器的电路图;
图9是根据本技术的示例性实施方案的示出传递函数的图;
图10是示出未均衡的信号的眼图的图;并且
图11是示出在均衡之后并根据本技术的示例性实施方案的图10的信号的眼图的图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可以通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如,本技术可以采用可执行各种功能的各种电源、电流源、晶体管等。另外,本技术可以结合任何数量的系统来实践,诸如通信系统和信号调节和/或均衡系统,并且所述的系统仅是本技术的示例性应用。
根据本技术的各个方面的用于连续时间线性均衡器的方法和装置可以结合任何合适的通信系统来操作,诸如连接位于发射器与接收器之间的重驱动器电路、结合收发器使用的重定时器电路等。参考图1至图3,各种通信系统采用连续时间线性均衡器(CTLE)200来提供信号调节和/或均衡。例如,并且参考图1,通信系统包括由预信道130(A/B)、重驱动器模块120和后信道135(A/B)通信地耦合的第一IC 105(A)和第二IC 105(B)。每个IC 105(A/B)可以包括发射器110和接收器115,用于传输和接收各种数据信号。在本通信系统中,重驱动器模块120可以包括一个或多个重驱动器电路125(A)、125(B),以便于从第一IC105(A)的发射器110到第二ID 105(B)的接收器115和类似地从第二IC 105(B)的发射器到第一IC 105(B)的接收器的信号传播。每个重驱动器电路125(A)、125(B)可以包括均衡器,诸如CTLE 200,以在采样之前去除失真和/或均衡传输的信号。
在另一示例性应用中,并且参考图3,重定时器电路300可以包括一起操作以提供信号调节的各种电路和/或系统。例如,重定时器电路300可以包括结合其他系统的CTLE200,以反转由传输的信号中的信道(未示出)引入的失真。
参考图4至图6,CTLE 200可以被配置成放大传输的信号的高频分量以补足信道损耗并将传输的信号恢复为原始信号。CTLE 200还可以被配置成维持线性高增益峰值达到并超过传输的信号的奈奎斯特频率。根据示例性实施方案,CTLE 200消耗有限量的功率,占据芯片上的基本上相同的面积,并且基本上不增加设计的复杂性。例如,CTLE 200可以包括差分晶体管对400、交叉耦合的电路405、RC网络410、第一电流源415和第二电流源420。
根据各种实施方案,CTLE 200可以经历由第一电阻器425、第一电容器435、第二电阻器430和第二电容器440表示的负载阻抗。
差分晶体管对400用作放大器,并且根据各种实施方案,差分晶体管对400连接在供电电压VDD与交叉耦合的电路405之间。差分晶体管对400可以包括两个晶体管,其中一个晶体管接收第一输入电压VIN+,而另一个晶体管接收第二输入电压VIN-。在示例性实施方案中,并且参考图4,差分晶体管对400可以包括第一双极型晶体管445和第二双极型晶体管450。第一双极型晶体管445和第二双极型晶体管450的集电极端子可以连接到供电电压VDD。
在另选的实施方案中,并且参考图6,第一双极型晶体管445可以被第一金属氧化物半导体场效应晶体管(MOSFET)晶体管600代替,并且第二双极型晶体管430可以被第二MOSFET晶体管605代替。
交叉耦合的电路405可以作为负阻抗转换器操作。例如,并且参考图5,交叉耦合的电路405可以具有-2/gm的总阻抗,其中gm是跨导,其可以由两个电阻器表示,每个电阻器具有-1/gm的阻抗。因此,可以根据以下等式描述CTLE200的增益:
其中RL是负载电阻并且对应于第一电阻器425的电阻,CL是负载电容并且对应于第一电容器435的电容,RS是源极退化电阻并且对应于RC网络410的电阻,并且CS是源极退化电容并且对应于RC网络410的电容。例如,负载电阻RL可以是135欧姆,负载电容CL可以是200fF,源极退化电阻RS可以是250欧姆,并且源极退化电容可以是1pF。
根据各种实施方案,交叉耦合的电路405连接在差分晶体管对400与RC网络410之间,并且可以包括彼此交叉耦合的两个晶体管。
在一个实施方案中,并且参考图4,交叉耦合的电路可以包括第三双极型晶体管455和第四双极型晶体管460,其中第四双极型晶体管460的集电极端子通过第三电阻器465驱动第三双极型晶体管455的基极端子,并且第三双极型晶体管465的集电极端子通过第四电阻器470驱动第四双极型晶体管460的基极端子。交叉耦合的电路405可以连接到差分晶体管对400。例如,第三双极型晶体管455可以连接到第一双极型晶体管445,并且第四双极型晶体管460可以连接到第二双极型晶体管450。
在图6的另选的实施方案中,第三双极型晶体管和第四双极型晶体管455、460可以分别被第三MOSFET晶体管610和第四MOSFET晶体管615代替。
根据各种实施方案,并且参考图4和图6,CTLE 200可以连接到供电电压VDD。例如,在交叉耦合的电路405包括MOSFET晶体管600、605、610、615的情况下,供电电压VDD可以向CTLE 200提供大约1.2V或更大的电压。或者,在交叉耦合的电路405包括双极型晶体管445、450、4555、460的情况下,供电电压VDD可以向CTLE 200提供大约2.5V或更大的电压。特定供电电压VDD可以基于方法技术、CLTE 200的特定应用和/或其他期望的操作规范。
RC网络410用作发射极/源极退化网络操作并且可以连接到交叉耦合的电路405。在各种实施方案中,RC网络410可以包括第三电阻器475,该第三电阻器与第三电容器480并联连接。在各种实施方案中,RC网络410连接到第三双极型晶体管和第四双极型晶体管455、460中的每一者的发射极端子,或另选地连接到第三MOSFET晶体管和第四MOSFET晶体管610、615中的每一者的源极端子。在各种实施方案中,RC网络410还连接到第一电流源和第二电流源415、420中的每一者。
第一电流源和第二电流源415、420各自向一个或多个电路提供偏置电流。例如,第一电流源415可以被布置成向第一双极型晶体管和第三双极型晶体管445、455(或另选地,向第一MOSFET晶体管和第三MOSFET晶体管600、610)提供偏置电流,并且第二电流源420可以被布置成向第二双极型晶体管和第四双极型晶体管450、460(或另选地,第二MOSFET晶体管和第四MOSFET晶体管605、615)提供偏置电流。
参考图7和图8,可以修改上述CTLE 200并将其用来形成自适应均衡器700。一般来讲,自适应均衡器700可以包括CTLE 705,其与反馈电路710一起操作以提供对峰值增益和低频增益的自适应控制。在当前情况下,CTLE 705包括以与上述相同的方式连接到交叉耦合的电路405的差分晶体管对400。CTLE 705还包括自适应控制电路800,该自适应控制电路连接到交叉耦合的电路405并且被配置成接收控制电压VCTRL以根据反馈电路710来调整峰值增益和低频增益。
根据各种实施方案,反馈电路710可以包括限幅器715(即,时钟控制的比较器),以在经由CTLE 705进行线性均衡之后锐化信号数据位之间的转变。反馈电路710还可以包括:第一滤波器720,该第一滤波器用于接收CTLE 705的输出;和第二滤波器725,该第二滤波器用于接收限幅器715的输出。第一滤波器和第二滤波器720、725用于仅选择数据频谱的期望部分。在用第一滤波器和第二滤波器720、725对信号进行滤波之后,来自每个滤波器的信号被传递到相应的整流器730、735(或平方器)以实现功率密度。然后,使用误差放大器740来确定差值信号。误差放大器740将差值信号传输到积分器745,其中积分器745在一段时间内对信号进行积分。积分器745的输出是控制电压VCTRL,该控制电压用于控制CTLE 705中的均衡电平。
在操作中,并且参考图4和图9至图11,模拟表明,与常规的CTLE相比,CTLE 200提供更大的AC峰值增益并在更高的频率(带宽)下。例如,并且参考图9,CTLE 200在20dB和8GHz下提供AC峰值增益,而具有相同参数的常规的CTLE在6dB和5GHz下提供AC峰值增益。此外,并且参考图10,在不进行均衡的情况下并且在15dB损耗之后,眼图的“眼”对于10Gb/s输入信号是闭合的。相反,在经由CTLE 200进行均衡的情况下,眼图的“眼”对于10Gb/s输入信号是张开的。
根据各种实施方案,CTLE 200还可以被配置为可编程CTLE以支持变化的信道条件。可编程CTLE可以被编程为确保频率响应的峰值出现在正确频率和正确增益处以最佳地补偿信道损耗。例如,可编程CTLE可以被编程为具有范围从0dB至20dB的增益。一般来讲,不正确的CTLE选择造成欠均衡或过均衡,并且因此造成未达最佳的后CTLE信号完整性。欠均衡不会使眼在水平方向和竖直方向两者上足够张开;过均衡可能造成高抖动。具有正确均衡的眼示出低噪声和低抖动。
在上述描述中,已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式,而不旨在以任何方式另外限制本技术的范围。实际上,为简洁起见,方法和系统的常规制造、连接、制备和其他功能方面可能未详细地描述。此外,多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而,可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图,并且所有此类修改旨在包括在本技术的范围内。因此,应通过所述的一般实施方案及其在法律意义上的等同形式,而不是仅通过上述具体示例确定所述技术的范围。例如,除非另外明确说明,否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤,并且不限于具体示例中提供的明确顺序。另外,任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其他方式进行操作配置,以产生与本技术基本上相同的结果,因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而,任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括,使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素,而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其他要素。除了未具体引用的那些,本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造规范、设计参数或其他操作要求。
上文已结合示例性实施方案描述了本技术。然而,可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其他改变或修改旨在包括在本技术的范围内,如以下权利要求书所述。
根据一个方面,连续时间线性均衡器电路包括:差分晶体管对;交叉耦合的电路,该交叉耦合的电路连接到差分晶体管对,该交叉耦合的电路包括:第一晶体管;和第二晶体管;其中第一晶体管和第二晶体管是彼此交叉耦合的;以及RC网络,该RC网络连接到交叉耦合的电路。
在一个实施方案中,RC网络包括与电容器并联连接的电阻器。
在一个实施方案中,第一晶体管和第二晶体管中的每一者包括双极型晶体管;并且差分晶体管对包括两个双极型晶体管。
在一个实施方案中,连续时间线性均衡器电路连接到具有大约2.5伏的最小电压的电源(电压的误差范围是±0.3伏);并且连续时间线性均衡器电路具有传递函数,该传递函数包括频率高于5千兆赫和增益高于15分贝的峰值。
在一个实施方案中,第一晶体管和第二晶体管中的每一者包括金属氧化物半导体场效应晶体管;并且差分晶体管对包括两个金属氧化物半导体场效应晶体管。
在一个实施方案中,连续时间线性均衡器电路连接到具有大约1.2伏的最小电压的电源(电压的误差范围是±0.3伏)。
在一个实施方案中,连续时间线性均衡器电路还包括:第一电流源,该第一电流源直接地连接到第一晶体管;和第二电流源,该第二电流源直接地连接到第二晶体管。
在一个实施方案中,第一晶体管直接地连接到差分晶体管对的晶体管;并且第二晶体管直接地连接到差分晶体管对的剩余晶体管。
根据另一方面,用于补偿模拟信号中的高频分量的损耗的方法包括:提供连续时间均衡器电路,该连续时间均衡器电路包括:差分晶体管对;交叉耦合的电路,该交叉耦合的电路连接到差分晶体管对,该交叉耦合的电路包括与第二晶体管交叉耦合的第一晶体管;以及将从大约1.2伏到大约2.5伏的电压范围施加到连续时间均衡器电路。
在一个操作中,连续时间均衡器电路还包括自适应控制电路,该自适应控制电路连接到交叉耦合的电路并且被配置成根据控制电压来控制峰值增益和频率增益。
在一个操作中,连续时间均衡器电路具有传递函数,该传递函数包括具有频率高于5千兆赫和增益高于15分贝的峰值。
根据又一方面,具有发射器和接收器的通信系统包括:均衡器电路,该均衡器电路连接在发射器与接收器之间,该均衡器电路包括:差分晶体管对;交叉耦合的电路,该交叉耦合的电路连接到差分晶体管对,该交叉耦合的电路包括:第一晶体管;和第二晶体管;其中第一晶体管和第二晶体管是彼此交叉耦合的;第一电流源,该第一电流源连接到第一晶体管的端子;和电流源,该电流源连接到第二晶体管的端子。
在一个实施方案中,均衡器电路还包括RC网络,该RC网络连接到交叉耦合的电路,该RC网络包括与电阻器并联连接的电容器。
在一个实施方案中,均衡器电路还包括自适应控制电路,该自适应控制电路连接到交叉耦合的电路并且被配置成根据控制电压来控制峰值增益和频率增益。
在一个实施方案中,均衡器电路具有传递函数,该传递函数包括具有频率高于5千兆赫和增益高于15分贝的峰值。
在一个实施方案中,第一晶体管直接地连接到差分晶体管对的晶体管;并且第二晶体管直接地连接到差分晶体管对的剩余晶体管。
在一个实施方案中,第一晶体管和第二晶体管中的每一者包括双极型晶体管;并且差分晶体管对包括两个双极型晶体管。
在一个实施方案中,均衡器电路连接到具有大约2.5伏的最小电压的电源(电压的误差范围是±0.3伏)。
在一个实施方案中,第一晶体管和第二晶体管中的每一者包括金属氧化物半导体场效应晶体管;并且差分晶体管对包括两个金属氧化物半导体场效应晶体管。
在一个实施方案中,均衡器电路连接到具有大约1.2伏的最小电压的电源(电压的误差范围是±0.3伏)。
Claims (10)
1.一种连续时间线性均衡器电路,其特征在于,包括:
差分晶体管对;
交叉耦合的电路,所述交叉耦合的电路连接到所述差分晶体管对,所述交叉耦合的电路包括:
第一晶体管;和
第二晶体管;
其中,所述第一晶体管和所述第二晶体管是彼此交叉耦合的;以及
RC网络,所述RC网络连接到所述交叉耦合的电路。
2.根据权利要求1所述的连续时间线性均衡器电路,其特征在于:
所述第一晶体管和所述第二晶体管中的每一者包括双极型晶体管;
所述差分晶体管对包括两个双极型晶体管;
所述连续时间线性均衡器电路连接到具有大约2.5伏的最小电压的电源;并且
所述连续时间线性均衡器电路具有传递函数,所述传递函数包括频率高于5千兆赫和增益高于15分贝的峰值。
3.根据权利要求1所述的连续时间线性均衡器电路,其特征在于:
所述第一晶体管和所述第二晶体管中的每一者包括金属氧化物半导体场效应晶体管;
所述差分晶体管对包括两个金属氧化物半导体场效应晶体管;并且
所述连续时间线性均衡器电路连接到具有大约1.2伏的最小电压的电源。
4.根据权利要求1所述的连续时间线性均衡器电路,其特征还在于,包括:
第一电流源,所述第一电流源直接地连接到所述第一晶体管;和
第二电流源,所述第二电流源直接地连接到所述第二晶体管。
5.根据权利要求1所述的连续时间线性均衡器电路,其特征在于:
所述第一晶体管直接地连接到所述差分晶体管对的晶体管;并且
所述第二晶体管直接地连接到所述差分晶体管对的剩余晶体管。
6.一种通信系统,所述通信系统具有发射器和接收器,其特征在于,包括:
均衡器电路,所述均衡器电路连接在所述发射器与所述接收器之间,所述均衡器电路包括:
差分晶体管对;
交叉耦合的电路,所述交叉耦合的电路连接到所述差分晶体管对,所述交叉耦合的电路包括:
第一晶体管;和
第二晶体管;
其中,所述第一晶体管和所述第二晶体管是彼此交叉耦合的;
第一电流源,所述第一电流源连接到所述第一晶体管的端子;和
电流源,所述电流源连接到所述第二晶体管的端子。
7.根据权利要求6所述的通信系统,其中,所述均衡器电路的特征还在于包括RC网络,所述RC网络连接到所述交叉耦合的电路,所述RC网络包括与电阻器并联连接的电容器。
8.根据权利要求6所述的通信系统,其中,所述均衡器电路的特征还在于包括自适应控制电路,所述自适应控制电路连接到所述交叉耦合的电路并且被配置成根据控制电压来控制峰值增益和频率增益。
9.根据权利要求6所述的通信系统,其特征在于,所述均衡器电路具有传递函数,所述传递函数包括具有频率高于5千兆赫和增益高于15分贝的峰值。
10.根据权利要求6所述的通信系统,其特征在于:
所述第一晶体管直接地连接到所述差分晶体管对的晶体管;并且
所述第二晶体管直接地连接到所述差分晶体管对的剩余晶体管。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/944,662 | 2018-04-03 | ||
US15/944,662 US11165456B2 (en) | 2018-04-03 | 2018-04-03 | Methods and apparatus for a continuous time linear equalizer |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209676271U true CN209676271U (zh) | 2019-11-22 |
Family
ID=68057336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920441041.2U Active CN209676271U (zh) | 2018-04-03 | 2019-04-02 | 连续时间线性均衡器电路和通信系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11165456B2 (zh) |
CN (1) | CN209676271U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113206810A (zh) * | 2021-07-05 | 2021-08-03 | 牛芯半导体(深圳)有限公司 | 一种可调均衡器及调整方法 |
WO2023115456A1 (zh) * | 2021-12-23 | 2023-06-29 | 深圳市傲科光电子有限公司 | 一种连续时间线性均衡电路和宽带接收机 |
CN116633314A (zh) * | 2023-07-26 | 2023-08-22 | 厦门优迅高速芯片有限公司 | 一种自适应连续时间线性均衡电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10581646B1 (en) * | 2018-12-10 | 2020-03-03 | Texas Instruments Incorporated | Asynchronous data correction filter |
US11228470B2 (en) | 2020-05-18 | 2022-01-18 | Nxp B.V. | Continuous time linear equalization circuit |
US11206160B2 (en) * | 2020-05-18 | 2021-12-21 | Nxp B.V. | High bandwidth continuous time linear equalization circuit |
KR20220114920A (ko) * | 2021-02-09 | 2022-08-17 | 삼성전자주식회사 | 데이터 전송을 위한 블록 인터리빙을 수행하는 장치 및 방법 |
CN115242585B (zh) * | 2022-09-21 | 2022-12-09 | 中国人民解放军国防科技大学 | 基于前馈技术的连续时间线性均衡器电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3773256B2 (ja) * | 1994-06-10 | 2006-05-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 |
GB0413112D0 (en) * | 2004-06-14 | 2004-07-14 | Texas Instruments Ltd | High bandwidth, high gain receiver equaliser |
EP1856869B1 (en) * | 2005-01-20 | 2017-09-13 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
US8213638B2 (en) * | 2007-02-20 | 2012-07-03 | Texas Instruments Incorporated | Equalizer |
US9024696B2 (en) * | 2013-03-15 | 2015-05-05 | Innophase Inc. | Digitally controlled injection locked oscillator |
US9136904B2 (en) | 2012-08-06 | 2015-09-15 | Broadcom Corporation | High bandwidth equalizer and limiting amplifier |
US9350331B2 (en) * | 2013-03-14 | 2016-05-24 | Marvell World Trade Ltd. | High speed latch with over voltage protection and integrated summing nodes |
GB201406525D0 (en) * | 2014-04-11 | 2014-05-28 | Ibm | Continuous, time linear equalizer for high-speed receiving unit |
US9679509B2 (en) * | 2014-05-01 | 2017-06-13 | Samsung Display Co., Ltd. | Positive feedback enhanced switching equalizer with output pole tuning |
US9325319B1 (en) | 2015-04-06 | 2016-04-26 | Inphi Corporation | Continuous time linear equalization for current-mode logic with transformer |
US9473330B1 (en) | 2015-06-05 | 2016-10-18 | International Business Machines Corporation | Continuous time linear equalizer with a programmable negative feedback amplification loop |
US9583175B1 (en) * | 2015-12-02 | 2017-02-28 | Integrated Device Technology, Inc. | Receiver equalization circuit with cross coupled transistors and/or RC impedance |
US10382015B2 (en) * | 2017-06-01 | 2019-08-13 | City University Of Hong Kong | Phase-tuning oscillators |
US10263815B1 (en) * | 2017-12-11 | 2019-04-16 | Xilinx, Inc. | Continuous time linear equalization |
-
2018
- 2018-04-03 US US15/944,662 patent/US11165456B2/en active Active
-
2019
- 2019-04-02 CN CN201920441041.2U patent/CN209676271U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113206810A (zh) * | 2021-07-05 | 2021-08-03 | 牛芯半导体(深圳)有限公司 | 一种可调均衡器及调整方法 |
CN113206810B (zh) * | 2021-07-05 | 2021-09-17 | 牛芯半导体(深圳)有限公司 | 一种可调均衡器及调整方法 |
WO2023115456A1 (zh) * | 2021-12-23 | 2023-06-29 | 深圳市傲科光电子有限公司 | 一种连续时间线性均衡电路和宽带接收机 |
CN116633314A (zh) * | 2023-07-26 | 2023-08-22 | 厦门优迅高速芯片有限公司 | 一种自适应连续时间线性均衡电路 |
CN116633314B (zh) * | 2023-07-26 | 2023-10-10 | 厦门优迅高速芯片有限公司 | 一种自适应连续时间线性均衡电路 |
Also Published As
Publication number | Publication date |
---|---|
US20190305810A1 (en) | 2019-10-03 |
US11165456B2 (en) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN209676271U (zh) | 连续时间线性均衡器电路和通信系统 | |
US10313165B2 (en) | Finite impulse response analog receive filter with amplifier-based delay chain | |
CN103259508B (zh) | 具有可调有峰函数的模拟信号电流积分器 | |
CN103095618B (zh) | 灵活接收器架构 | |
US9178563B2 (en) | Voltage regulator for a serializer/deserializer communication application | |
US8237468B2 (en) | Driver calibration methods and circuits | |
CN103746671B (zh) | 一种高增益高补偿范围的均衡滤波器 | |
US9306509B2 (en) | Receiver having a wide common mode input range | |
CN107070824A (zh) | 通信接收器均衡器 | |
US20130207722A1 (en) | Peaking amplifier with capacitively-coupled parallel input stages | |
US20040239369A1 (en) | Programmable peaking receiver and method | |
US20130336378A1 (en) | Feed-forward equalizer architectures | |
CN101595699A (zh) | 用于校准第一后体isi的自适应连续时间均衡器 | |
US7271623B2 (en) | Low-power receiver equalization in a clocked sense amplifier | |
US9397823B2 (en) | Methods and circuits for reducing clock jitter | |
US9584184B2 (en) | Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling | |
US11894959B2 (en) | Ultra-high-speed PAM-N CMOS inverter serial link | |
US6545622B1 (en) | Low power analog equalizer with current mode digital to analog converter | |
US20120032656A1 (en) | Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method | |
US7411422B2 (en) | Driver/equalizer with compensation for equalization non-idealities | |
US6492876B1 (en) | Low power analog equalizer with variable op-amp gain | |
Kim et al. | A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator | |
US20190207789A1 (en) | Baseline wander correction in ac coupled communication links using equalizer with active feedback | |
US10608600B2 (en) | Adaptable receiver amplifier | |
Francese et al. | 23.6 A 30Gb/s 0.8 pJ/b 14nm FinFET receiver data-path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |