JP3773256B2 - 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 - Google Patents
磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 Download PDFInfo
- Publication number
- JP3773256B2 JP3773256B2 JP50188096A JP50188096A JP3773256B2 JP 3773256 B2 JP3773256 B2 JP 3773256B2 JP 50188096 A JP50188096 A JP 50188096A JP 50188096 A JP50188096 A JP 50188096A JP 3773256 B2 JP3773256 B2 JP 3773256B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- terminal
- main electrode
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Description
本発明は、磁気記録担体に情報信号を記録する情報信号記録装置であって、この記録担体に情報を記録する書込みヘッドと、前記情報信号に応答して前記書込みヘッドを駆動させるために前記書込みヘッドに結合した第１書込み端子及び第２書込み端子を有する書込み増幅器とを具える情報信号記録装置に関するものである。
また、本発明は、このような装置に用いる書込み増幅器に関するものである。
誘導性書込みヘッドを有する書込み増幅器は、書込みヘッドを流れる書込み電流の極性が情報信号のパターンに応じて反転するので、デジタル情報信号の記憶するハードディスクドライブに特に用いられる。ハードディスクドライブの記憶容量を増大させるために一定の傾向がある。増大したデータ量を記憶するのに必要な時間を最小にするために、ビットレートを増大させることによってデータ転送を加速しようという傾向が一般にある。このためには、書込み電流の極性反転をより急速に行うことが要求される。この際、書込み電流がもはや書込みヘッドに流れなくなるだけでなく、第１書込み端子及び第２書込み端子に寄生容量が存在するようになるという問題が生じる。これら寄生容量は、書込み増幅器の内部容量、書込みヘッドそれ自体の両端間の寄生容量、及び書込みヘッドを書込み増幅器の第１書込み端子及び第２書込み端子に接続するワイヤのワイヤ容量によって生じる。書込みヘッドを流れる書込み電流は高ビットレートで歪みが生じ、その結果、情報担体への記録が不正確になる。
本発明の目的は、高ビットレートでの情報の記録の正確さを向上させることである。このために、本発明によれば、前記書込み増幅器は、前記書込みヘッドに流れる書込み電流に対する寄生容量の悪影響を減少又は除去する補償手段を更に具えることを特徴とする冒頭で規定したようなタイプの装置とする。
容量性補償電流は、寄生容量の悪影響を完全に又は部分的に補償し、これにより、同一の正確さでより高いビットレートを獲得することができる。
本発明によれば、負容量を、前記書込み増幅器は、前記書込み増幅器に電源電圧を接続するための第１電源端子及び第２電源端子と、
第１電流入力端子、前記第１書込み端子に結合した第１電流出力端子及び前記第１電流入力端子に接続した第１共通電流端子を有する第１電流ミラーと、
第２電流入力端子、前記第２書込み端子に結合した第２電流出力端子及び前記第１電源端子に接続した第２共通電流端子を有する第２電流ミラーと、
前記第１電流入力端子と第２電流出力端子との間に接続した第１キャパシタと、前記第２電流入力端子と第１電流出力端子との間に接続した第２キャパシタのうちの少なくとも一つと、
前記情報信号の第１の値用に、前記第１書込み端子及び第２書込み端子を介して前記第１電流出力端子と第２電源端子との間に電流経路を確立し、かつ、前記情報信号の第２の値用に、前記第１書込み端子及び第２書込み端子を介して前記第２電流出力端子と第２電源端子との間に電流経路を確立する電流切替手段とを具えることを特徴とする例を用いて達成することができる。
第１及び第２キャパシタは、第１及び第２電流ミラーを介して逆の容量性電流を第１及び第２書込み端子に注入することにより、寄生容量を中和する。最適な影響を得るためには、好適にはキャパシタを、対で、すなわち第１キャパシタを第２キャパシタとともに使用して、装置の対称性を妨害しないようにする。
米国特許出願明細書第5,282,094号の図１は、書込み端子のうちの一方と第２電源端子との間に低インピーダンスを確立する電流切替手段を用いて極性の反転を行う装置を開示している。この場合、他方の書込み端子を、第１又は第２電流ミラーの高インピーダンス電流出力端子に接続する。その結果、書込みヘッドの両端間の共通モード電圧は、固定値を有しなく、情報信号の以前のビットパターンの１又は０の数に依存する。その結果、これに続くビット変化は、変化の直前の共通モード電圧によって影響を及ぼされるおそれがあり、これによりビットパターンに依存する信号歪みが生じるおそれがある。さらに、共通モード電圧が変動することにより、感度の良好な他の回路にクロストークが生じるおそれがある。これらの問題により、記録すべき情報信号のビットレートが制限される。高ビットレートにより好適にする構造の書込み増幅器を有する本発明の例は、前記電流切替手段は、第３電流入力端子、前記第１書込み端子に結合した第３電流出力端子及び前記第２電源端子に接続した第３共通電流端子を有する第３電流ミラーと、
第４電流入力端子、前記第２書込み端子に結合した第４電流出力端子、及び第２電源端子に接続した第４共通電流端子を有する第４電流ミラーと、
前記情報信号の第１の値用に第１電流を発生させるために前記第１電流入力端子と第４電流入力端子との間に接続した第１の切替自在の電流源と、
前記情報信号の第２の値用に第２電流を発生させるために前記第２電流入力端子と第３電流入力端子との間に接続した第２の切替自在の電流源とを具えることを特徴とするものである。
この際、書込みヘッドを、切替自在の電流源によって一度に二つターンオンされる四つの電流ミラーの高インピーダンス出力間に接続する。第１の切替自在の電流源が導通すると、第１及び第４電流ミラーを介した第１電源端子から第２電源端子まで書込みヘッドに電流が流れる。第２の切替自在の電流源が導通すると、第２及び第３電流ミラーを介した第１電流端子から第２電流端子まで書込みヘッドに逆電流が流れる。第４電流ミラーの高インピーダンス電流出力端子間に書込みヘッドを接続するので、共通モード電圧を、追加の手段によって所望のように、好適には電源電圧の半分に固定することができ、かつ、ビットパターンに依存しないようにすることができる。この際、電流ミラーは、書込みヘッド電圧のピーク中のみ飽和し、書込み増幅器の出力トランジスタの過飽和を除去するのにクランプ回路が必要なくなる。
所望の場合には、第３及び第４電流ミラーを、寄生容量を中和するのに使用することもでき、このために、本発明による装置はさらに、前記書込み増幅器は、前記第３電流入力端子と第４電流出力端子との間に接続した第３キャパシタと前記第４電流入力端子と第３電流出力端子との間に接続した第４キャパシタのうちの少なくとも一つを具えることを特徴とするものである。
第４電流ミラーを、任意の好適なタイプとすることができる。書込み増幅器の最大出力スイングのためには、本発明による装置の好適例は、前記第３電流ミラー及び第４電流ミラーはそれぞれ、第３電流入力端子及び第４電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第２電源端子に結合した第１主電極を有するダイオード接続した第１導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第２電源端子に結合した第１主電極並びに前記第３電流出力端子及び第４電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具え、
前記第１電流ミラー及び第２電流ミラーはそれぞれ、第１電流入力端子及び第２電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第１電源端子に結合した第１主電極を有するダイオード接続した第２導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具えることを特徴とするものである。
このようにして実現される電流ミラーは、最小電圧損失を発生させ、出力スイングを電源電圧近くまで許容することができる。さらに、これらは、電流搬送作用については基本的には単一極性であり、したがって、波形に余分なリンギングが生じない。リンギングにより符号間の干渉が生じるおそれがある。
トランジスタを、バイポーラトランジスタ又はユニポーラトランジスタとすることができる。制御電極、第１主電極、及び第２主電極は、バイポーラトランジスタではそれぞれベース、エミッタ、及びコレクタに対応し、ユニポーラトランジスタではそれぞれゲート、ソース、及びドレインに対応する。
この例は、前記第１電流ミラー及び第２電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第１電源端子に接続し、前記第３電流ミラー及び第４電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第２電源端子に接続したことを特徴とするものとすることができる。これら抵抗により電流ミラー間の整合が良好になり、かつ、温度安定性が向上する。
共通モード制御を有する本発明による装置の第１例は、前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１電源端子と第１ノードとの間に接続した第３抵抗と、前記第２電源端子と第１ノードとの間に接続した第４抵抗とを具えることを特徴とするものである。第１及び第２抵抗を、書込みヘッドの両端間に直列に配置し、これら抵抗は、書込みヘッドの制動抵抗も形成する。書込みヘッドの両端間の共通モード電圧は、第１ノードの電圧に等しく、この第１ノードは、第１及び第２抵抗の中央タップを形成し、電源の両端間に配置されるとともに第３及び第４抵抗を具える簡単な分圧器によって固定される。分圧器のインピーダンスが減少すると、共通モード電圧の固定が向上される。分圧器の散逸の観点から、非常に低いインピーダンスを回避すべきである。
散逸を減少させるために、本発明による共通モード制御を有する装置の第２例は、前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、この第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子と第２トランジスタの第２主電極との間に接続した第３抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第２導電型の第３トランジスタと、前記第３トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第４トランジスタと、前記第２電源端子と第４トランジスタの第２主電極との間に接続した第４抵抗とを具えることを特徴とするものである。
第１及び第２トランジスタは、Ａ／Ｂ級で動作するとともに、第１ノードに低インピーダンスを発生させる。これは、比較的大きい第３及び第４抵抗で実現することができる。
四つの電流ミラーのうちの二つだけ同時に作動させる。電流ミラーのターンオンを、四つの電流ミラーに静止電流を流すことができるようにすることにより、急速にすることができる。この際、電流ミラーの漂遊容量の充放電に必要な電流は小さくなる。本発明による共通モード制御を有する装置の第３例は、前記書込み増幅器はさらに、
前記第１書込み端子と第１ノードとの間に接続した第１トランジスタと、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１書込み端子と第２ノードとの間に接続した第３抵抗と、前記第２ノードと第２書込み端子との間に接続した第４抵抗と、
制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、前記第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子及び第２トランジスタの第２主電極との間に接続した第５抵抗と、前記第１トランジスタの制御電極に接続した制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第１導電型の第３トランジスタと、
制御電極、前記第１ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの一方に結合した第２主電極を有する第２導電型の第４トランジスタと、前記第４トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第５トランジスタと、前記第２電源端子と前記第５トランジスタの第２主電極との間に接続した第６抵抗と、前記第４トランジスタの制御電極に接続した制御電極、前記第２ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの他方に結合した第２主電極を有する第２導電型の第６トランジスタをと具えることを特徴とするものである。
好適には、この例は、共通モード制御及び四つの電流ミラーを設定する静止電流を組み合わせる。この際、第１及び第２ノードに接続した四つのトランジスタを流れるバイアス電流は、電源端子に排出されるのではなく、四つの電流ミラーの各電流入力端子に流れ込み、電流ミラーの静止電流として作用する。制動抵抗は、第１及び第２ノードに中央タップを有する二つの抵抗の二つの直列チェーンからなる。電流ミラーにより、共通モード信号に対する制動抵抗の見かけの抵抗は、電流ミラーの電流利得によって決定された係数によって減少する。個別の直列チェーンは、エミッタを第１ノードに接続した第１及び第４抵抗並びにエミッタを第２ノードに接続した第３及び第６抵抗のエミッタデジェネレーション抵抗の役割を果たす。これにより、第１及び第４トランジスタ間並びに第３及び第６トランジスタ間のあり得る不整合の影響を減少させる。他の例は、前記第２ノードを前記第１ノードに接続したことを特徴とするものである。
既に説明した第１及び第２の切替自在の電流源は、書込みヘッドに流れる電流量及びその方向を決定する。これに関して、本発明による装置の例は、前記第１の切替自在の電流源及び第２の切替自在の電流源は、第３ノードに接続した制御電極、第１主電極、及び前記第１電流入力端子に結合した第２主電極を有する第１導電型の第７トランジスタと、この第７トランジスタの制御電極に接続した制御電極、第１主電極、及び前記第１電源出力端子に結合した第２主電極を有する第１導電型の第８トランジスタと、第４ノードに接続した制御電極、前記第７トランジスタの第１主電極に接続した第１主電極、及び前記第４電流入力端子に結合した第２主電極を有する第２導電型の第９トランジスタと、前記第８トランジスタの第１主電極に接続した第１主電極、並びに前記第４ノードに接続した制御電極及び第２主電極を有するダイオード接続した第２導電型の第１０トランジスタと、
バイアス電流を前記第４ノードに供給するために前記第４ノードに結合したバイアス電流源と、
第５ノードに接続した制御電極、第１主電極、及び前記第２電流入力端子に結合した第２主電極を有する第１導電型の第１１トランジスタと、この第１１トランジスタの制御電極に接続した制御電極、第１主電極及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１２トランジスタと、前記第４ノードに接続した制御電極、前記第１１トランジスタ第１主電極に接続した第１主電極、及び前記第３電流入力端子に結合した第２主電極を有する第２導電型の第１３トランジスタとを具えることを特徴とするものである。
バイアス電流源は、書込みヘッドに流れる書込み電流の大きさを決定する。バイアス電流は、情報信号の値に応じて、第８トランジスタ又は第１２トランジスタを介して電源に排出される。第７、第９及び第１０トランジスタは、第８トランジスタとともにトランスリニア(translinear）ループを形成し、第１１、第１３及び第１０トランジスタは、第１２トランジスタとともにトランスリニアループを形成する。この際、第８又は第１２トランジスタが導通し、その結果、増幅電流が、第７及び第９トランジスタを介して第１電流入力端子から第３電流入力端子に、又は、第２電流入力端子から第４電流入力端子まで流れる。所望の場合には、適切なバッファを介して供給される第３及び第５ノードの情報信号の直流レベルは、電流入力端子の直流レベルから十分分離されている。したがって、切替自在の電源は、自由に選択できる直流レベルを切替信号が有する漂遊切替自在の電流源を形成する。
情報信号のバッファを、エミッタホロワ又はソースホロワとすることができる。好適には、これらホロワの静止電流の供給を、切替自在の電流源の電流の供給に組み合わせる。このため、装置の一例はまた、前記第１の切替自在の電流源及び第２の切替自在の電流源はさらに、
前記情報信号を受信する制御電極、前記第３ノードに接続した第１主電極、及び前記第１電源に結合した第２主電極を有する第１導電型の第１４トランジスタと、前記情報信号を受信する制御電極、前記第５ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１５トランジスタと、前記第８トランジスタの制御電極に接続した制御電極、前記第８トランジスタの第１主電極に接続した第１主電極、及び前記第５ノードに結合した第２主電極を有する第１導電型の第１６トランジスタと、前記第１２トランジスタの制御電極に接続した制御電極、前記第１２トランジスタの第１主電極に接続した第１主電極、及び前記第３ノードに結合した第２主電極を有する第１導電型の第１７トランジスタとを具え、前記第８トランジスタの第２主電極を前記第３ノードに接続し、前記第１２トランジスタの第２主電極を前記第５ノードに接続したことを特徴とするものである。
第１４及び第１５トランジスタは、信号ホロワとして動作するとともに、情報信号を緩衝する。この際、これらトランジスタを流れる電流はそれぞれ、第８及び第１２トランジスタを介して第４ノードに流れる。第１６及び第１７トランジスタにより、常に、バイアス電流源からのバイアス電流の半分が一方の信号ホロワに流れ、半分が他の信号ホロワに流れる。
電流切替手段を、例えば米国特許出願明細書第5,282,094号の図１から既知の他の方法で設計することもできる。このために、本発明による装置の例は、前記電流切替手段は、
バイアス電流源からバイアス電流を受信するように各々の第１主電極を結合し、前記情報信号を受信するように各々の制御電極を接続し、かつ、前記第１電流入力端子及び第２電流入力端子に各々の第２主電極を結合した第１の導電型の第１差動対トランジスタ及び第１の導電型の第２差動対トランジスタを具える差動対と、前記第２電源端子と前記第２電流ミラーの他の第２電流出力端子との間に接続した第１電流感知抵抗と、前記第２電源端子と前記第１電流ミラーの他の第１電流出力端子との間に接続した第２電流感知抵抗と、前記第１電流感知抵抗に接続した制御電極及び第１主電極、並びに前記第１電流出力端子に結合した第２主電極を有する第１導電型の第１プルダウントランジスタと、前記第２電流感知抵抗に接続した制御電極及び第１主電極並びに前記第２電流出力端子に結合した第２主電極を有する第１導電型の第２プルダウントランジスタとを具えることを特徴とするものである。
電流ミラーの一つの動作を、電流感知抵抗の一つに流れる電流によって検出することができる。関連の電流感知抵抗の両端間の電圧は、関連のプルダウントランジスタをターンオンして、書込み端子の一つを負の電源端子に接続する。
二つの電流ミラーを、任意の適切なタイプとすることができる。書込み増幅器の最大出力スイングを得るために、本発明による装置の好適例は、前記第１電流ミラー及び第２電流ミラーはそれぞれ、前記第１電流入力端子及び第２電流入力端子にそれぞれ接続した制御電極及び第２主電極、並びに前記第１電源端子に結合した第２主電極を有するダイオード接続した第２導電型のＰＮＰ入力トランジスタと、前記入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第２導電型の出力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記他の第１電流出力端子及び他の第２出力端子に接続した第２主電極を有する第２導電型の他の出力トランジスタとを具えることを特徴とするものである。
このようにして実現した電流ミラーは、最小電圧損失を発生させ、出力スイングを電源電圧近くまで許容する。
本発明のこれら及び他の態様を、添付図面を参照して説明する。
図１は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態のブロック図を示し、
図２は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図であり、
図３は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図であり、
図４は、本発明による装置に用いる第１の共通モード回路を示し、
図５は、本発明による装置に用いる第２の共通モード回路を示し、
図６は、第３の共通モード回路を含む、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図を示し、
図７は、本発明による装置に用いる第４の共通モード回路を示し、
図８は、本発明による装置に用いる切替電流源の第１の実現例を示し、
図９は、本発明による装置に用いる切替電流源の第２の実現例を示し、
図１０は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図を示し、
図１１は、図１０に図示した装置の実施の形態に用いる電流ミラーを示す。
図面中、同様な素子に同一参照符号を付すものとする。
図１は、本発明による磁気記録担体に情報信号を記録する装置の基本構造を示す。この装置は、（図示しない）記録担体に情報を記録する書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動させる書込み増幅器４とを具える。書込み増幅器は、書込み電流を発生させるために書込みヘッド２に結合した第１書込み端子６及び第２書込み端子８を有する。第１電源端子１０及び第２電源端子１２は、書込み増幅器用の電源電圧に接続するよう作用する。この場合、第２電源端子１２を信号アースに接続する。増幅器４は、第１電流入力端子１６、第１書込み端子６に結合した第１電流出力端子１８、及び第１電源端子１０に接続した第１共通電流端子２０を有する第１電流ミラー１４と、第２電流入力端子２４、第２書込み端子８に結合した第２電流出力端子２６、及び第１電源端子１０に接続した第２共通電流端子２８を有する第２電流ミラー２２と、第３電流入力端子３２、第１書込み端子６に結合した第３電流出力端子３４、及び第２電源端子１２に接続した第３共通電流端子３６を有する第３電流ミラー３０と、第４電流入力端子４０、第２書込み端子８に結合した第４電流出力端子４２、及び第２電源端子１２に接続した第４共通電流端子４４を有する第１電流ミラー３８とを具える。第１の切替自在の電流源４６を、第１電流入力端子１６と第４電流入力端子４０との間に接続する。この第１の切替自在の電流源は、情報信号Ｕiの第１の値の第１電流を発生させ、情報信号Ｕiの第２の値の電流を発生させない。情報信号Ｕiを、例えば、ディスクドライブ又は他の磁気記録媒体の２値データ信号とすることができる。第２の切替自在の電流源４８を、第２電流入力端子２４と第３電流入力端子３２との間に接続する。第２の切替自在の電流源４８は、逆情報信号ＮＵiを受信し、第１電流が零又はその付近である場合には第２電流を発生させる。
第１の切替自在の電流源４６がターンオンされると、電流が、第１電流ミラー１４の第１電流入力端子１６及び第４電流ミラー３８の第４電流入力端子４０を介して、第１電源端子１０から第２電源端子１２に流れる。Ｍ倍の大きさの電流が、第１書込み端子６、書込みヘッド２及び第２書込み端子８を介して、第１電流ミラー１４の第１電流出力端子１８から第４電流ミラー３８の第４電流出力端子４２の順方向に流れる。ここで、Ｍを電流ミラー１４，２２，３０及び３８の電流ミラー比とする。第２の切替自在の電流ソース４８がターンオフされて、第２電流ミラー２２及び第３電流ミラー３０が不作動状態となる。ここで、書込み電流は、書込みヘッド２を介して第１書込み端子６から第２書込み端子８に流れる。
第１の切替自在の電流源４６がターンオフされるとともに、第２の切替自在の電流源４８がターンオンされると、第２電流ミラー２２及び第３電流ミラー３０が作動し、他の二つの電流ミラー１４及び３８は不作動状態となる。ここで、書込み電流が、書込みヘッド２を介して、第２書込み端子８から第１書込み端子６の逆方向に流れる。電流ミラーの電流ミラー比が全て等しい場合に双方向で等しい書込み電流を獲得するために、第１の切替自在の電流源４６の第１電流及び第２の切替自在の電流源４８の第２電流を等しくする必要があることは、明らかである。
図２は、第１電流ミラー１４及び第２電流ミラー２２がバイポーラＰＮＰトランジスタを具えるとともに第３電流ミラー３０及び第４電流ミラー３８がバイポーラＮＰＮトランジスタを具える実施の形態を示す。しかしながら、開示した回路配置において、バイポーラトランジスタを、全部又は一部ユニポーラＭＯＳトランジスタに置き換えることができる。制御電極、第１主電極及び第２主電極は、バイポーラトランジスタではベース、エミッタ及びコレクタにそれぞれ対応し、ユニポーラトランジスタではゲート、ソース及びドレインにそれぞれ対応する。第１電流ミラー１４は、図３に図示したような追加のエミッタ抵抗Ｒip1を介して第１共通電流端子２０に接続したエミッタ及び第１電流入力端子１６に接続したコレクタを有するダイオード接続したＰＮＰ入力トランジスタＴip1と、入力トランジスタＴip1のベースに接続したベース、図３に図示したような追加のエミッタ抵抗Ｒop1を介して第１共通電流端子２０に接続したエミッタ、及び第１電流出力端子１８に接続したコレクタを有するＰＮＰ出力トランジスタＴop1とを具える。追加のエミッタ抵抗は、トランジスタの整合を向上させるとともに、電流ミラーの熱安定性を増大させる。同様に、第２電流ミラー２２はＰＮＰトランジスタを具え、同様に、第３電流ミラー３０及び第４電流ミラー３８はＮＰＮトランジスタ及び追加のエミッタ抵抗を具え、各トランジスタの電極を、対応する電流ミラーの端子に接続する。
図２は、複数の寄生容量も示し、すなわち、ＰＮＰ出力トランジスタＴop1及びＴop2のコレクタとウェルとの間の値Ｃcwpを有するもの、ＮＰＮ出力トランジスタＴon3及びＴon4のコレクタと基板との間の値Ｃcsnを有するもの、ＰＮＰ出力トランジスタＴop1及びＴop2のコレクタとベースとの間の値Ｃcbpを有するもの、並びにＮＰＮ出力トランジスタＴon3及びＴon4のコレクタとベースとの間の値Ｃcbnを有するものも示す。これら全ての寄生容量は、回路端子６及び８に流れる書込み電流に影響を及ぼす。この影響により、高周波では、書込み電流が、書込みヘッドの代わりに寄生容量に流れる。この影響は、書込み電流のビットレートを制限する。寄生容量の悪影響を減少又は除去するために、四つの中和キャパシタ１４２，１４４，１４６及び１４８を設け、これらの容量値をそれぞれＣnp，Ｃnp，Ｃnn及びＣnnとする。キャパシタ１４２を、第１電流入力端子１６と第２電流出力端子２６との間に接続し、キャパシタ１４４を、第２電流入力端子２４と第１電流出力端子１８との間に接続し、キャパシタ１４６を、第３電流入力端子３２と第４電流出力端子４２との間に接続し、キャパシタ１４８を、第４電流入力端子４０と第３電流出力端子との間に接続する。
四つの電流ミラー１４，２２，３０及び３８の電流ミラー比をＭと仮定すると、書込み端子６と書込み端子８との間の容量値Ｃhは、
Ch=（Ccwp+Ccsn+(1+M)(Ccbp+Ccbn)+（1-M)(Cnp+Cnn))/2
に等しくなる。これを、例えば、第３電流出力端子３４にキャパシタを接続した結果どの電流がこの端子を流れるかを決定することにより、次のように説明することができる。第３電流出力端子３４の電圧をＶと仮定すると、第４電流出力端子４２の電圧は−Ｖとなる。この場合、第３電流出力端子３４を流れる電流ｉは、
i=p*V*Ccsn+p*V*Ccbn+p*V*Cnn+M*｛p*V*Ccbn-p*V*Cnn｝=
p*V｛Ccsn+(M+1）Ccbn-(M-1）Cnn｝
キャパシタ１４６を流れる電流は、逆の符号を有し、電流ミラー係数Ｍによって増大される。同様な計算は、他の電流出力端子に適用される。
Ｍ＝５の場合、Ｃcwp＋Ｃcsn＝６ｐＦ及びＣcbp＋Ｃcbn＝４ｐＦは、中和のない場合には１５ｐＦとなり、Ｃnp＋Ｃnn＝５ｐＦと仮定すると中和により５ｐＦとなる。これにより、３倍の向上となる。
したがって、電流ミラー及び中和キャパシタは、電源電圧にほぼ等しい非常に大きな出力スイングを有する広帯域の書込み増幅器を提供する。さらに、書込み増幅器の寄生容量を中和するだけでなく、中和キャパシタを十分大きくすることにより（図２に図示しない）書込みヘッドそれ自体の寄生容量を中和する。この場合、書込み増幅器４は、書込みヘッド２を切り離す際振動する。このために、書込み増幅器が振動するか否かを検出する検出回路により、書込み増幅器と書込みヘッドとの間の不完全な接触を検出することができる。
中和の効果を一つの中和キャパシタで既に獲得されるのも明らかである。しかしながら、配置の対称性を維持するとともに共通モード制御回路の不必要なロードを回避するために、２対の中和キャパシタを用いるのが好適である。
書込みヘッド２の共通モード電圧は、完全に決定できず、記録すべき情報信号のデータパターンとともに変動するおそれがある。これは望ましくない。共通モード電圧は好適には、利用できる出力スイングの間に存在し、記録すべき信号の信号成分に依存すべきでない。書込みヘッド２を、専ら電流ミラーの高インピーダンス出力間に配置するので、共通モード回路を用いて共通モード電圧を固定することができる。
図４は、簡単な共通モード回路を示す。第１書込み端子６及び第１ノード５２間に接続した第１抵抗５０、第１ノード５２及び第２書込み端子８間に接続した第２抵抗５４、第１電源端子１０及び第１ノード５２間に接続した第３抵抗５６、第２電源端子１２及び第１ノード５２間に接続した第４抵抗５８の直列配置を、回路ヘッドに並列に配置する。抵抗５０及び５２は、回路ヘッドの制動抵抗としても作用する。第１ノード５２のインピーダンスを、抵抗５６及び５８によって指示する。共通モード電圧を正確に固定するために、最小インピーダンスが望ましい。しかしながら、抵抗５６及び５８の抵抗値を、これら抵抗を流れる電流が増大するのを考慮すると、任意に小さく選定することができない。
図５は、この問題を軽減する共通モード回路を示す。この回路は、第１回路端子６及び第１ノード６２間に接続した第１抵抗６０と、第１ノード６２及び第２回路端子８間に接続した第２抵抗６４とを具え、さらに、第１ノード６２に接続したエミッタ及び第１電源端子１０に結合したコレクタを有する第１ＮＰＮトランジスタ６６と、第１ＮＰＮトランジスタ６６のベースに接続したベースを有するダイオード接続したＮＰＮトランジスタ６８と、第１電源端子１０及び第２ＮＰＮトランジスタ６８のコレクタ間に接続した第３抵抗７０と、第１ノード６２に接続したエミッタ及び第２電源端子１２に結合したコレクタを有する第１ＰＮＰトランジスタ７２と、第１ＰＮＰトランジスタ７２のベースに接続したベース及び第２ＮＰＮトランジスタ６８のエミッタに接続したエミッタを有するダイオード接続した第２ＰＮＰトランジスタ７４と、第２電源端子１２及び第２ＰＮＰトランジスタ７４間に接続した第４抵抗７６とを具える。
回路はＡ／Ｂ級で動作する。ノード６２では、インピーダンスはローであり、これにより共通ノード電圧は正確に固定される。Ａ／Ｂ級動作により、小静止電流を獲得することができ、最大電流を、第１ＮＰＮトランジスタ６６又は第１ＰＮＰトランジスタ７２から発生させることができる。抵抗６０及び抵抗６４の抵抗値は両方ともＲd／２に等しいので、有効な共通ノード抵抗はＲd／４に等しくなる。書込みヘッド２の両端間の全体に亘る制動抵抗は、その結果Ｒdとなる。
図１及び２に図示した装置の電流ミラーの切替速度を上昇させるために、電流ミラーに静止電流を有することが望ましい。この静止電流の設定及び共通モード回路を好適に組み合わせることができる。図６は、これを実現する実施の形態を示す。書込み増幅器４も、図１に図示したような、四つの電流ミラー１４，２２，３０及び３８と、書込みヘッド２と、第１の切替自在な電流源４６と、第２の切替自在な電流源４８とを具える。共通モード回路は、第１書込み端子６及び第１ノード８０間に接続した第１抵抗７８と、第２ノード８４及び第２書込み端子８間の第２抵抗８２と、第１ノード８０に接続したエミッタ及び第１電流入力端子１６に結合したコレクタを有するＮＰＮタイプの第１トランジスタ８６と、第１トランジスタ８６のベースに接続したベースを有するダイオード接続したＮＰＮタイプの第２抵抗８８と、第１電源端子１０及び第２トランジスタ８８のコレクタ間に接続した第３抵抗９０と、第１抵抗８６のベースに接続したベース、第２ノード８４に接続したエミッタ及び第２電流入力端子２４に結合したコレクタを有するＮＰＮタイプの第３トランジスタ９２とを具える。さらに、共通ノード回路は、第１ノード８０に接続したエミッタ及び第３電流入力端子３２に結合したコレクタを有するＰＮＰタイプの第４トランジスタ９４と、この第４トランジスタ９４のベースに接続したベース及び第２トランジスタ８８のエミッタに接続したエミッタを有するダイオード接続したＰＮＰタイプの第５トランジスタ９６と、第２電源端子１２及び第５トランジスタ９６のコレクタ間に接続した第５抵抗９８と、第４トランジスタ９４のベースに接続したベース、第２ノード８４に接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有するＰＮＰタイプの第６トランジスタ１００とを具える。第１ノード８０及び第２ノード８４を相互接続する。トランジスタ８６及び９４を流れる静止電流はこの際、第１電流ミラー１４の第１電流入力端子１６及び第３電流ミラー３０の第３電流入力端子３２に流れ込む。第２電流ミラー２２及び第４電流ミラー３８に対する静止電流の設定は、トランジスタ９２及び１００によって同様にして行われる。Ｒd／２を、第１抵抗７８及び第２抵抗８２の抵抗値とし、Ｍを、電流ミラー１４，２２，３０及び３８の電流ミラー値とする場合、有効な共通モード抵抗は、Ｒd／（４（Ｍ＋１））となる。書込み端子６の電圧変動により、同一書込み端子６に現れる電流のＭ倍の電流が第１抵抗７８に生じる。したがって、第１抵抗７８の見かけの抵抗値Ｒd／２は、係数（Ｍ＋１）によって減少される。同様なことが第２抵抗８２についても生じる。トランジスタ９４のコレクタを、第３電流入力端子３２の代わりに第４電流入力端子４０に結合することができ、トランジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端子３２に結合することができる。これは、静止電流の設定に対しては相違がない。その理由は、トランジスタ９４及び１００の電流は同一だからである。所望の場合には、トランジスタ９４及び１００の代わりに、トランジスタ８６及び９２のコレクタを、電流入力端子１６及び２４に交差して接続することができる。
図７は、図６に図示した第１ノード８０及び第２ノード８４間の接続を行う他の解決法を示す。この場合、この代わりに、第５抵抗１０２を、書込み端子６と第２ノード８４との間に接続するとともに、第６抵抗１０４を、第１ノード８０と書込み端子８との間に接続する。これにより、より正確に解決される。その理由は、トランジスタ８６及び９２並びにトランジスタ９４及び１００はこの際、それらのエミッタに直列な個別のデジェネレーション抵抗をそれぞれ見つけるからである。これにより、抵抗８６及び９２間並びに抵抗９４及び１００間のあり得る不整合の影響を軽減する。また、トランジスタ９４のコレクタを、第３電流入力端子３２の代わりに第４電流入力端子４０に結合することができ、かつ、トランジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端子３２に結合することができる。
図８は、図１，２及び５に図示した装置の第１の切替電流源４６、第２の切替電流源４８を実現する回路図を示す。二つの切替自在の電流源を、以下の素子、すなわち、第３ノード１０８に接続したベース及び第１電流入力端子１６に結合したコレクタを有するＮＰＮトランジスタ１０６と、トランジスタ１０６のベースに接続したベース及び第１電源端子１０に結合したコレクタを有するＮＰＮトランジスタ１１０と、第４ノード１１４に接続したベース、トランジスタ１０６のエミッタに接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有するＰＮＰトランジスタ１１２と、トランジスタ１１０のエミッタに接続したエミッタ、第４ノード１１４に接続したベース及びコレクタを有するダイオード接続したＰＮＰトランジスタ１１６と、バイアス電流Ｉcを第４ノード１１４に供給するために第４ノード１１４に結合したバイアス電流源１１８とを具える一つの回路に結合する。さらに、この回路は、第５ノード１２２に接続したベース及び第２電流入力端子２４に結合したコレクタを有するＮＰＮトランジスタ１２０と、トランジスタ１２０のベースに接続したベース及び第１電源端子１０に結合したコレクタを有するＮＰＮトランジスタ１２４と、第４ノード１１４に接続したベース、トランジスタ１２０のエミッタに接続したエミッタ及び第３電流入力端子３２に結合したコレクタを有するＰＮＰトランジスタ１２６とを具える。
ノード１０８及び１２２を、バッファ１２８及び１３０を介して、情報信号Ｕi及び逆情報信号ＮＵiと逆位相で駆動させる。ノード１０８の電圧がハイであるとともに、ノード１２２の電圧がローである場合、トランジスタ１１０を導通させるとともに、トランジスタ１２４を遮断する。ベース電流源１１８のバイアス電流Ｉcは、トランジスタ１１６を介して、全体がトランジスタ１１０に流れる。トランジスタ１０６及び１１２のベース−エミッタ電圧の和がトランジスタ１１０及び１１６のベース−エミッタ電圧の和に等しいので、トランジスタ１０６，１１０，１１６及び１１２のベース−エミッタ接合はトランスリニアループを形成する。この場合、トランジスタのコレクタ電流とベース−エミッタ電圧との間の関係に対する既知の式により、Ｉ＝ＳＱＲＴ（Ｍ＊Ｎ）＊Ｉcに等しいトランジスタ１０６及び１１２を流れる電流Ｉを獲得することができる。ここで、ＳＱＲＴをルート関数とし、Ｍを、トランジスタ１０６及び１１０のエミッタ領域間の比とし、Ｎを、トランジスタ１１２及び１１６のエミッタ領域間の比とする。この結果、電流Ｉは端子１６及び４０間を流れ、その大きさは電流Ｉcに比例し、比例係数を、トランジスタ１０６，１１０，１１２及び１１６の幾何学的配置によって決定する。
同様に、ノード１２２の電圧がハイであるとともにノード１０８の電圧がローである場合、第２電流入力端子２４と第３電流入力端子３２との間に電流が流れる。このために、バイアス電流源１１８は、好適には、調整自在なすなわちプログラム自在の電流源、例えばＩＤＡＣ（電流出力を有するデジタル−アナログコンバータ）とする。電流入力端子１６，２４，３２及び４０を全てコレクタに結合するので、情報信号Ｕi及びＮＵiの直流レベルはこの場合、書込み増幅器の電流ミラーの電流入力端子の直流レベルから分離される。したがって、切替電流源４６及び４８は、第１電源端子１０及び第２電源端子１２の電源電圧に対して漂遊する。
バッファ１２８及び１３０は、エミッタ電流源を有するエミッタホロワを具えることができる。しかしながら、このためにトランジスタ１１０及び１２４を流れる電流を用いることにより、電流をセーブすることができる。図９は、これを実現する方法を示す。この場合、バッファ１２８を、ベースが増幅情報信号を受信し、エミッタを第３ノード１０８に接続し、かつ、コレクタを第１電源端子１０に結合したＮＰＮエミッタホロワ１３２とする。トランジスタ１１０のコレクタを、エミッタホロワ１３２のエミッタに接続する。同様に、バッファ１３０は、ベースが増幅逆情報信号を受信し、エミッタを第５ノード１２２に接続し、かつ、コレクタを第１電源端子１０に結合したＮＰＮエミッタホロワ１３４を具える。トランジスタ１２４のコレクタを、エミッタホロワ１３４のエミッタに接続する。その結果、トランジスタ１１０及び１２４のコレクタ電流も、エミッタホロワ１３２及び１３４にそれぞれ流れる。さらに、トランジスタ１１０のベースに接続したベース及びトランジスタ１１０のエミッタに接続したエミッタを有するＮＰＮトランジスタ１３６と、トランジスタ１２４のベースに接続したベース、トランジスタ１２４のエミッタに接続したエミッタ及び第３ノード１０８に結合したコレクタＮＰＮトランジスタ１３８とを設ける。トランジスタ１３６及び１３８により、トランジスタ１１０及び１２４のうちの一つが遮断された場合、エミッタホロワ１３２及び１３４を流れる電流が零とならないようにする。したがって、トランジスタ１１０，１３６，１３８及び１２４の幾何学的配置を等しく選択した場合、二つのエミッタホロワの各々は常にバイアス電流Ｉcの半分を受信する。
エミッタホロワ１３２及び１３４のベースを、例えば、差動対１４０のトランジスタによって駆動し、そのベースを、例えばデータフリップフロップによって供給される相補足的な情報信号Ｕi及びＮＵiを受信するよう配置する。
図１０は、既に説明した実施の形態と同様な方法で寄生キャパシタを中和する本発明による装置の他の実施の形態を示す。この装置は、記録担体（図示せず）に情報を記録する書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動する書込み増幅器４とを具える。書込み増幅器は第１書込み端子６及び第２書込み端子８を有し、それら端子を、書込み電流を発生させるために書込みヘッド２に結合する。第１電源端子１０及び第２電源端子１２は、書込み増幅器の電源電流を受信するよう作用する。この場合、第２書込み端子１２を信号アースに接続する。増幅器４は、第１電流入力端子１６、第１書込み端子６に結合した第１電流出力端子１８及び第１電源端子１０に接続した第１共通電流端子２０を有する第１電流ミラー１４と、第２電流入力端子２４、第２書込み端子８に結合した第２電流出力端子２６及び第１電源端子１０に接続した第２共通電流端子２８を有する第２電流ミラー２２とを具える。中和キャパシタ１４２を、第１電流入力端子１６と第２電流出力端子２６との間に接続し、第２中和キャパシタ１４４を、第２電流入力端子２４と第１電流出力端子１８との間に接続する。第１電流ミラー１４及び第２電流ミラー２２並びに中和キャパシタ１４２及び１４４の機能及び作用は、図１及び２の装置のものと類似している。この装置は、第１ＮＰＮ差動対トランジスタ１５０及び第２ＮＰＮ差動対トランジスタ１５２を有する差動対を具え、それらのエミッタを相互接続し、それらエミッタは、バイアス電流源１５４からバイアス電流を受信する。それらのベースを、情報信号Ｕi及びＮＵiを受信するために接続し、それらのコレクタを、第１電流入力端子１６及び第２電流入力端子２４にそれぞれ結合する。第１電流感知抵抗１５６を、第２電源端子１２と第２電流ミラー２２の他の第２電流出力端子１５８との間に接続し、第２電流感知抵抗１６０を、第２電源端子１２と第１電流ミラー１４の他の第１電流出力端子１６２との間に接続する。さらに、第１ＰＮＰプルダウントランジスタ１６４は、第１電流感知抵抗１５６に接続したベース及びエミッタと、第１電流出力端子１８に結合したコレクタとを有し、第２ＮＰＮプルダウントランジスタ１６６は、第２電流感知抵抗１６０に接続したベース及びエミッタと、第２電流出力端子２６に結合したコレクタとを有する。
差動対は、バイアス電流源１５４のバイアス電流を、第１電流入力端子１６又は第２電流入力端子２４に搬送する。第１電流ミラー１４が電流を受信すると第２プルダウントランジスタ１６６はターンオンされ、その結果、書込み端子８が第２電源端子１２に相互接続され、電流が、書込みヘッド２を介して、第１電流出力端子１８から第２電源端子１２に流れることができる。第２電流ミラー２２が電流を受信すると、その結果書込みヘッド２を流れる逆方向の電流が生じる。
図１１は、図１０に図示した装置に用いる電流ミラーを示す。第１電流ミラー１４及び第２電流ミラー２２はそれぞれ、第１電流入力端子１６及び２４にそれぞれ接続したベース及びコレクタ並びに第１電源端子１０に結合したエミッタを有するダイオード接続したＰＮＰ入力トランジスタＴipと、入力トランジスタＴipのベースに接続したベース、第１電源端子１０に結合したエミッタ並びに第１及び第２電流出力端子１８及び２６に接続したコレクタを有するＰＮＰ出力トランジスタＴopと、関連の入力トランジスタＴipのベースに接続したベース、第１電源端子１０に結合したエミッタ並びに他の第１及び第２電流出力１６２及び１５８に接続したコレクタを有する他のＰＮＰ出力トランジスタＴ’opとを具える。所望の場合には、直列抵抗をこれらエミッタに直列に配置することができる。
所望の場合には、ここで図示した例のバイポーラトランジスタを、ユニポーラトランジスタ、例えばＭＯＳトランジスタに置き換えることができる。この場合、ベース、エミッタ及びコレクタを、ゲート、ソース及びドレインと読む必要がある。
また、本発明は、このような装置に用いる書込み増幅器に関するものである。
誘導性書込みヘッドを有する書込み増幅器は、書込みヘッドを流れる書込み電流の極性が情報信号のパターンに応じて反転するので、デジタル情報信号の記憶するハードディスクドライブに特に用いられる。ハードディスクドライブの記憶容量を増大させるために一定の傾向がある。増大したデータ量を記憶するのに必要な時間を最小にするために、ビットレートを増大させることによってデータ転送を加速しようという傾向が一般にある。このためには、書込み電流の極性反転をより急速に行うことが要求される。この際、書込み電流がもはや書込みヘッドに流れなくなるだけでなく、第１書込み端子及び第２書込み端子に寄生容量が存在するようになるという問題が生じる。これら寄生容量は、書込み増幅器の内部容量、書込みヘッドそれ自体の両端間の寄生容量、及び書込みヘッドを書込み増幅器の第１書込み端子及び第２書込み端子に接続するワイヤのワイヤ容量によって生じる。書込みヘッドを流れる書込み電流は高ビットレートで歪みが生じ、その結果、情報担体への記録が不正確になる。
本発明の目的は、高ビットレートでの情報の記録の正確さを向上させることである。このために、本発明によれば、前記書込み増幅器は、前記書込みヘッドに流れる書込み電流に対する寄生容量の悪影響を減少又は除去する補償手段を更に具えることを特徴とする冒頭で規定したようなタイプの装置とする。
容量性補償電流は、寄生容量の悪影響を完全に又は部分的に補償し、これにより、同一の正確さでより高いビットレートを獲得することができる。
本発明によれば、負容量を、前記書込み増幅器は、前記書込み増幅器に電源電圧を接続するための第１電源端子及び第２電源端子と、
第１電流入力端子、前記第１書込み端子に結合した第１電流出力端子及び前記第１電流入力端子に接続した第１共通電流端子を有する第１電流ミラーと、
第２電流入力端子、前記第２書込み端子に結合した第２電流出力端子及び前記第１電源端子に接続した第２共通電流端子を有する第２電流ミラーと、
前記第１電流入力端子と第２電流出力端子との間に接続した第１キャパシタと、前記第２電流入力端子と第１電流出力端子との間に接続した第２キャパシタのうちの少なくとも一つと、
前記情報信号の第１の値用に、前記第１書込み端子及び第２書込み端子を介して前記第１電流出力端子と第２電源端子との間に電流経路を確立し、かつ、前記情報信号の第２の値用に、前記第１書込み端子及び第２書込み端子を介して前記第２電流出力端子と第２電源端子との間に電流経路を確立する電流切替手段とを具えることを特徴とする例を用いて達成することができる。
第１及び第２キャパシタは、第１及び第２電流ミラーを介して逆の容量性電流を第１及び第２書込み端子に注入することにより、寄生容量を中和する。最適な影響を得るためには、好適にはキャパシタを、対で、すなわち第１キャパシタを第２キャパシタとともに使用して、装置の対称性を妨害しないようにする。
米国特許出願明細書第5,282,094号の図１は、書込み端子のうちの一方と第２電源端子との間に低インピーダンスを確立する電流切替手段を用いて極性の反転を行う装置を開示している。この場合、他方の書込み端子を、第１又は第２電流ミラーの高インピーダンス電流出力端子に接続する。その結果、書込みヘッドの両端間の共通モード電圧は、固定値を有しなく、情報信号の以前のビットパターンの１又は０の数に依存する。その結果、これに続くビット変化は、変化の直前の共通モード電圧によって影響を及ぼされるおそれがあり、これによりビットパターンに依存する信号歪みが生じるおそれがある。さらに、共通モード電圧が変動することにより、感度の良好な他の回路にクロストークが生じるおそれがある。これらの問題により、記録すべき情報信号のビットレートが制限される。高ビットレートにより好適にする構造の書込み増幅器を有する本発明の例は、前記電流切替手段は、第３電流入力端子、前記第１書込み端子に結合した第３電流出力端子及び前記第２電源端子に接続した第３共通電流端子を有する第３電流ミラーと、
第４電流入力端子、前記第２書込み端子に結合した第４電流出力端子、及び第２電源端子に接続した第４共通電流端子を有する第４電流ミラーと、
前記情報信号の第１の値用に第１電流を発生させるために前記第１電流入力端子と第４電流入力端子との間に接続した第１の切替自在の電流源と、
前記情報信号の第２の値用に第２電流を発生させるために前記第２電流入力端子と第３電流入力端子との間に接続した第２の切替自在の電流源とを具えることを特徴とするものである。
この際、書込みヘッドを、切替自在の電流源によって一度に二つターンオンされる四つの電流ミラーの高インピーダンス出力間に接続する。第１の切替自在の電流源が導通すると、第１及び第４電流ミラーを介した第１電源端子から第２電源端子まで書込みヘッドに電流が流れる。第２の切替自在の電流源が導通すると、第２及び第３電流ミラーを介した第１電流端子から第２電流端子まで書込みヘッドに逆電流が流れる。第４電流ミラーの高インピーダンス電流出力端子間に書込みヘッドを接続するので、共通モード電圧を、追加の手段によって所望のように、好適には電源電圧の半分に固定することができ、かつ、ビットパターンに依存しないようにすることができる。この際、電流ミラーは、書込みヘッド電圧のピーク中のみ飽和し、書込み増幅器の出力トランジスタの過飽和を除去するのにクランプ回路が必要なくなる。
所望の場合には、第３及び第４電流ミラーを、寄生容量を中和するのに使用することもでき、このために、本発明による装置はさらに、前記書込み増幅器は、前記第３電流入力端子と第４電流出力端子との間に接続した第３キャパシタと前記第４電流入力端子と第３電流出力端子との間に接続した第４キャパシタのうちの少なくとも一つを具えることを特徴とするものである。
第４電流ミラーを、任意の好適なタイプとすることができる。書込み増幅器の最大出力スイングのためには、本発明による装置の好適例は、前記第３電流ミラー及び第４電流ミラーはそれぞれ、第３電流入力端子及び第４電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第２電源端子に結合した第１主電極を有するダイオード接続した第１導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第２電源端子に結合した第１主電極並びに前記第３電流出力端子及び第４電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具え、
前記第１電流ミラー及び第２電流ミラーはそれぞれ、第１電流入力端子及び第２電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第１電源端子に結合した第１主電極を有するダイオード接続した第２導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具えることを特徴とするものである。
このようにして実現される電流ミラーは、最小電圧損失を発生させ、出力スイングを電源電圧近くまで許容することができる。さらに、これらは、電流搬送作用については基本的には単一極性であり、したがって、波形に余分なリンギングが生じない。リンギングにより符号間の干渉が生じるおそれがある。
トランジスタを、バイポーラトランジスタ又はユニポーラトランジスタとすることができる。制御電極、第１主電極、及び第２主電極は、バイポーラトランジスタではそれぞれベース、エミッタ、及びコレクタに対応し、ユニポーラトランジスタではそれぞれゲート、ソース、及びドレインに対応する。
この例は、前記第１電流ミラー及び第２電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第１電源端子に接続し、前記第３電流ミラー及び第４電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第２電源端子に接続したことを特徴とするものとすることができる。これら抵抗により電流ミラー間の整合が良好になり、かつ、温度安定性が向上する。
共通モード制御を有する本発明による装置の第１例は、前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１電源端子と第１ノードとの間に接続した第３抵抗と、前記第２電源端子と第１ノードとの間に接続した第４抵抗とを具えることを特徴とするものである。第１及び第２抵抗を、書込みヘッドの両端間に直列に配置し、これら抵抗は、書込みヘッドの制動抵抗も形成する。書込みヘッドの両端間の共通モード電圧は、第１ノードの電圧に等しく、この第１ノードは、第１及び第２抵抗の中央タップを形成し、電源の両端間に配置されるとともに第３及び第４抵抗を具える簡単な分圧器によって固定される。分圧器のインピーダンスが減少すると、共通モード電圧の固定が向上される。分圧器の散逸の観点から、非常に低いインピーダンスを回避すべきである。
散逸を減少させるために、本発明による共通モード制御を有する装置の第２例は、前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、この第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子と第２トランジスタの第２主電極との間に接続した第３抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第２導電型の第３トランジスタと、前記第３トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第４トランジスタと、前記第２電源端子と第４トランジスタの第２主電極との間に接続した第４抵抗とを具えることを特徴とするものである。
第１及び第２トランジスタは、Ａ／Ｂ級で動作するとともに、第１ノードに低インピーダンスを発生させる。これは、比較的大きい第３及び第４抵抗で実現することができる。
四つの電流ミラーのうちの二つだけ同時に作動させる。電流ミラーのターンオンを、四つの電流ミラーに静止電流を流すことができるようにすることにより、急速にすることができる。この際、電流ミラーの漂遊容量の充放電に必要な電流は小さくなる。本発明による共通モード制御を有する装置の第３例は、前記書込み増幅器はさらに、
前記第１書込み端子と第１ノードとの間に接続した第１トランジスタと、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１書込み端子と第２ノードとの間に接続した第３抵抗と、前記第２ノードと第２書込み端子との間に接続した第４抵抗と、
制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、前記第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子及び第２トランジスタの第２主電極との間に接続した第５抵抗と、前記第１トランジスタの制御電極に接続した制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第１導電型の第３トランジスタと、
制御電極、前記第１ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの一方に結合した第２主電極を有する第２導電型の第４トランジスタと、前記第４トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第５トランジスタと、前記第２電源端子と前記第５トランジスタの第２主電極との間に接続した第６抵抗と、前記第４トランジスタの制御電極に接続した制御電極、前記第２ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの他方に結合した第２主電極を有する第２導電型の第６トランジスタをと具えることを特徴とするものである。
好適には、この例は、共通モード制御及び四つの電流ミラーを設定する静止電流を組み合わせる。この際、第１及び第２ノードに接続した四つのトランジスタを流れるバイアス電流は、電源端子に排出されるのではなく、四つの電流ミラーの各電流入力端子に流れ込み、電流ミラーの静止電流として作用する。制動抵抗は、第１及び第２ノードに中央タップを有する二つの抵抗の二つの直列チェーンからなる。電流ミラーにより、共通モード信号に対する制動抵抗の見かけの抵抗は、電流ミラーの電流利得によって決定された係数によって減少する。個別の直列チェーンは、エミッタを第１ノードに接続した第１及び第４抵抗並びにエミッタを第２ノードに接続した第３及び第６抵抗のエミッタデジェネレーション抵抗の役割を果たす。これにより、第１及び第４トランジスタ間並びに第３及び第６トランジスタ間のあり得る不整合の影響を減少させる。他の例は、前記第２ノードを前記第１ノードに接続したことを特徴とするものである。
既に説明した第１及び第２の切替自在の電流源は、書込みヘッドに流れる電流量及びその方向を決定する。これに関して、本発明による装置の例は、前記第１の切替自在の電流源及び第２の切替自在の電流源は、第３ノードに接続した制御電極、第１主電極、及び前記第１電流入力端子に結合した第２主電極を有する第１導電型の第７トランジスタと、この第７トランジスタの制御電極に接続した制御電極、第１主電極、及び前記第１電源出力端子に結合した第２主電極を有する第１導電型の第８トランジスタと、第４ノードに接続した制御電極、前記第７トランジスタの第１主電極に接続した第１主電極、及び前記第４電流入力端子に結合した第２主電極を有する第２導電型の第９トランジスタと、前記第８トランジスタの第１主電極に接続した第１主電極、並びに前記第４ノードに接続した制御電極及び第２主電極を有するダイオード接続した第２導電型の第１０トランジスタと、
バイアス電流を前記第４ノードに供給するために前記第４ノードに結合したバイアス電流源と、
第５ノードに接続した制御電極、第１主電極、及び前記第２電流入力端子に結合した第２主電極を有する第１導電型の第１１トランジスタと、この第１１トランジスタの制御電極に接続した制御電極、第１主電極及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１２トランジスタと、前記第４ノードに接続した制御電極、前記第１１トランジスタ第１主電極に接続した第１主電極、及び前記第３電流入力端子に結合した第２主電極を有する第２導電型の第１３トランジスタとを具えることを特徴とするものである。
バイアス電流源は、書込みヘッドに流れる書込み電流の大きさを決定する。バイアス電流は、情報信号の値に応じて、第８トランジスタ又は第１２トランジスタを介して電源に排出される。第７、第９及び第１０トランジスタは、第８トランジスタとともにトランスリニア(translinear）ループを形成し、第１１、第１３及び第１０トランジスタは、第１２トランジスタとともにトランスリニアループを形成する。この際、第８又は第１２トランジスタが導通し、その結果、増幅電流が、第７及び第９トランジスタを介して第１電流入力端子から第３電流入力端子に、又は、第２電流入力端子から第４電流入力端子まで流れる。所望の場合には、適切なバッファを介して供給される第３及び第５ノードの情報信号の直流レベルは、電流入力端子の直流レベルから十分分離されている。したがって、切替自在の電源は、自由に選択できる直流レベルを切替信号が有する漂遊切替自在の電流源を形成する。
情報信号のバッファを、エミッタホロワ又はソースホロワとすることができる。好適には、これらホロワの静止電流の供給を、切替自在の電流源の電流の供給に組み合わせる。このため、装置の一例はまた、前記第１の切替自在の電流源及び第２の切替自在の電流源はさらに、
前記情報信号を受信する制御電極、前記第３ノードに接続した第１主電極、及び前記第１電源に結合した第２主電極を有する第１導電型の第１４トランジスタと、前記情報信号を受信する制御電極、前記第５ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１５トランジスタと、前記第８トランジスタの制御電極に接続した制御電極、前記第８トランジスタの第１主電極に接続した第１主電極、及び前記第５ノードに結合した第２主電極を有する第１導電型の第１６トランジスタと、前記第１２トランジスタの制御電極に接続した制御電極、前記第１２トランジスタの第１主電極に接続した第１主電極、及び前記第３ノードに結合した第２主電極を有する第１導電型の第１７トランジスタとを具え、前記第８トランジスタの第２主電極を前記第３ノードに接続し、前記第１２トランジスタの第２主電極を前記第５ノードに接続したことを特徴とするものである。
第１４及び第１５トランジスタは、信号ホロワとして動作するとともに、情報信号を緩衝する。この際、これらトランジスタを流れる電流はそれぞれ、第８及び第１２トランジスタを介して第４ノードに流れる。第１６及び第１７トランジスタにより、常に、バイアス電流源からのバイアス電流の半分が一方の信号ホロワに流れ、半分が他の信号ホロワに流れる。
電流切替手段を、例えば米国特許出願明細書第5,282,094号の図１から既知の他の方法で設計することもできる。このために、本発明による装置の例は、前記電流切替手段は、
バイアス電流源からバイアス電流を受信するように各々の第１主電極を結合し、前記情報信号を受信するように各々の制御電極を接続し、かつ、前記第１電流入力端子及び第２電流入力端子に各々の第２主電極を結合した第１の導電型の第１差動対トランジスタ及び第１の導電型の第２差動対トランジスタを具える差動対と、前記第２電源端子と前記第２電流ミラーの他の第２電流出力端子との間に接続した第１電流感知抵抗と、前記第２電源端子と前記第１電流ミラーの他の第１電流出力端子との間に接続した第２電流感知抵抗と、前記第１電流感知抵抗に接続した制御電極及び第１主電極、並びに前記第１電流出力端子に結合した第２主電極を有する第１導電型の第１プルダウントランジスタと、前記第２電流感知抵抗に接続した制御電極及び第１主電極並びに前記第２電流出力端子に結合した第２主電極を有する第１導電型の第２プルダウントランジスタとを具えることを特徴とするものである。
電流ミラーの一つの動作を、電流感知抵抗の一つに流れる電流によって検出することができる。関連の電流感知抵抗の両端間の電圧は、関連のプルダウントランジスタをターンオンして、書込み端子の一つを負の電源端子に接続する。
二つの電流ミラーを、任意の適切なタイプとすることができる。書込み増幅器の最大出力スイングを得るために、本発明による装置の好適例は、前記第１電流ミラー及び第２電流ミラーはそれぞれ、前記第１電流入力端子及び第２電流入力端子にそれぞれ接続した制御電極及び第２主電極、並びに前記第１電源端子に結合した第２主電極を有するダイオード接続した第２導電型のＰＮＰ入力トランジスタと、前記入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第２導電型の出力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記他の第１電流出力端子及び他の第２出力端子に接続した第２主電極を有する第２導電型の他の出力トランジスタとを具えることを特徴とするものである。
このようにして実現した電流ミラーは、最小電圧損失を発生させ、出力スイングを電源電圧近くまで許容する。
本発明のこれら及び他の態様を、添付図面を参照して説明する。
図１は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態のブロック図を示し、
図２は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図であり、
図３は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図であり、
図４は、本発明による装置に用いる第１の共通モード回路を示し、
図５は、本発明による装置に用いる第２の共通モード回路を示し、
図６は、第３の共通モード回路を含む、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図を示し、
図７は、本発明による装置に用いる第４の共通モード回路を示し、
図８は、本発明による装置に用いる切替電流源の第１の実現例を示し、
図９は、本発明による装置に用いる切替電流源の第２の実現例を示し、
図１０は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の回路図を示し、
図１１は、図１０に図示した装置の実施の形態に用いる電流ミラーを示す。
図面中、同様な素子に同一参照符号を付すものとする。
図１は、本発明による磁気記録担体に情報信号を記録する装置の基本構造を示す。この装置は、（図示しない）記録担体に情報を記録する書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動させる書込み増幅器４とを具える。書込み増幅器は、書込み電流を発生させるために書込みヘッド２に結合した第１書込み端子６及び第２書込み端子８を有する。第１電源端子１０及び第２電源端子１２は、書込み増幅器用の電源電圧に接続するよう作用する。この場合、第２電源端子１２を信号アースに接続する。増幅器４は、第１電流入力端子１６、第１書込み端子６に結合した第１電流出力端子１８、及び第１電源端子１０に接続した第１共通電流端子２０を有する第１電流ミラー１４と、第２電流入力端子２４、第２書込み端子８に結合した第２電流出力端子２６、及び第１電源端子１０に接続した第２共通電流端子２８を有する第２電流ミラー２２と、第３電流入力端子３２、第１書込み端子６に結合した第３電流出力端子３４、及び第２電源端子１２に接続した第３共通電流端子３６を有する第３電流ミラー３０と、第４電流入力端子４０、第２書込み端子８に結合した第４電流出力端子４２、及び第２電源端子１２に接続した第４共通電流端子４４を有する第１電流ミラー３８とを具える。第１の切替自在の電流源４６を、第１電流入力端子１６と第４電流入力端子４０との間に接続する。この第１の切替自在の電流源は、情報信号Ｕiの第１の値の第１電流を発生させ、情報信号Ｕiの第２の値の電流を発生させない。情報信号Ｕiを、例えば、ディスクドライブ又は他の磁気記録媒体の２値データ信号とすることができる。第２の切替自在の電流源４８を、第２電流入力端子２４と第３電流入力端子３２との間に接続する。第２の切替自在の電流源４８は、逆情報信号ＮＵiを受信し、第１電流が零又はその付近である場合には第２電流を発生させる。
第１の切替自在の電流源４６がターンオンされると、電流が、第１電流ミラー１４の第１電流入力端子１６及び第４電流ミラー３８の第４電流入力端子４０を介して、第１電源端子１０から第２電源端子１２に流れる。Ｍ倍の大きさの電流が、第１書込み端子６、書込みヘッド２及び第２書込み端子８を介して、第１電流ミラー１４の第１電流出力端子１８から第４電流ミラー３８の第４電流出力端子４２の順方向に流れる。ここで、Ｍを電流ミラー１４，２２，３０及び３８の電流ミラー比とする。第２の切替自在の電流ソース４８がターンオフされて、第２電流ミラー２２及び第３電流ミラー３０が不作動状態となる。ここで、書込み電流は、書込みヘッド２を介して第１書込み端子６から第２書込み端子８に流れる。
第１の切替自在の電流源４６がターンオフされるとともに、第２の切替自在の電流源４８がターンオンされると、第２電流ミラー２２及び第３電流ミラー３０が作動し、他の二つの電流ミラー１４及び３８は不作動状態となる。ここで、書込み電流が、書込みヘッド２を介して、第２書込み端子８から第１書込み端子６の逆方向に流れる。電流ミラーの電流ミラー比が全て等しい場合に双方向で等しい書込み電流を獲得するために、第１の切替自在の電流源４６の第１電流及び第２の切替自在の電流源４８の第２電流を等しくする必要があることは、明らかである。
図２は、第１電流ミラー１４及び第２電流ミラー２２がバイポーラＰＮＰトランジスタを具えるとともに第３電流ミラー３０及び第４電流ミラー３８がバイポーラＮＰＮトランジスタを具える実施の形態を示す。しかしながら、開示した回路配置において、バイポーラトランジスタを、全部又は一部ユニポーラＭＯＳトランジスタに置き換えることができる。制御電極、第１主電極及び第２主電極は、バイポーラトランジスタではベース、エミッタ及びコレクタにそれぞれ対応し、ユニポーラトランジスタではゲート、ソース及びドレインにそれぞれ対応する。第１電流ミラー１４は、図３に図示したような追加のエミッタ抵抗Ｒip1を介して第１共通電流端子２０に接続したエミッタ及び第１電流入力端子１６に接続したコレクタを有するダイオード接続したＰＮＰ入力トランジスタＴip1と、入力トランジスタＴip1のベースに接続したベース、図３に図示したような追加のエミッタ抵抗Ｒop1を介して第１共通電流端子２０に接続したエミッタ、及び第１電流出力端子１８に接続したコレクタを有するＰＮＰ出力トランジスタＴop1とを具える。追加のエミッタ抵抗は、トランジスタの整合を向上させるとともに、電流ミラーの熱安定性を増大させる。同様に、第２電流ミラー２２はＰＮＰトランジスタを具え、同様に、第３電流ミラー３０及び第４電流ミラー３８はＮＰＮトランジスタ及び追加のエミッタ抵抗を具え、各トランジスタの電極を、対応する電流ミラーの端子に接続する。
図２は、複数の寄生容量も示し、すなわち、ＰＮＰ出力トランジスタＴop1及びＴop2のコレクタとウェルとの間の値Ｃcwpを有するもの、ＮＰＮ出力トランジスタＴon3及びＴon4のコレクタと基板との間の値Ｃcsnを有するもの、ＰＮＰ出力トランジスタＴop1及びＴop2のコレクタとベースとの間の値Ｃcbpを有するもの、並びにＮＰＮ出力トランジスタＴon3及びＴon4のコレクタとベースとの間の値Ｃcbnを有するものも示す。これら全ての寄生容量は、回路端子６及び８に流れる書込み電流に影響を及ぼす。この影響により、高周波では、書込み電流が、書込みヘッドの代わりに寄生容量に流れる。この影響は、書込み電流のビットレートを制限する。寄生容量の悪影響を減少又は除去するために、四つの中和キャパシタ１４２，１４４，１４６及び１４８を設け、これらの容量値をそれぞれＣnp，Ｃnp，Ｃnn及びＣnnとする。キャパシタ１４２を、第１電流入力端子１６と第２電流出力端子２６との間に接続し、キャパシタ１４４を、第２電流入力端子２４と第１電流出力端子１８との間に接続し、キャパシタ１４６を、第３電流入力端子３２と第４電流出力端子４２との間に接続し、キャパシタ１４８を、第４電流入力端子４０と第３電流出力端子との間に接続する。
四つの電流ミラー１４，２２，３０及び３８の電流ミラー比をＭと仮定すると、書込み端子６と書込み端子８との間の容量値Ｃhは、
Ch=（Ccwp+Ccsn+(1+M)(Ccbp+Ccbn)+（1-M)(Cnp+Cnn))/2
に等しくなる。これを、例えば、第３電流出力端子３４にキャパシタを接続した結果どの電流がこの端子を流れるかを決定することにより、次のように説明することができる。第３電流出力端子３４の電圧をＶと仮定すると、第４電流出力端子４２の電圧は−Ｖとなる。この場合、第３電流出力端子３４を流れる電流ｉは、
i=p*V*Ccsn+p*V*Ccbn+p*V*Cnn+M*｛p*V*Ccbn-p*V*Cnn｝=
p*V｛Ccsn+(M+1）Ccbn-(M-1）Cnn｝
キャパシタ１４６を流れる電流は、逆の符号を有し、電流ミラー係数Ｍによって増大される。同様な計算は、他の電流出力端子に適用される。
Ｍ＝５の場合、Ｃcwp＋Ｃcsn＝６ｐＦ及びＣcbp＋Ｃcbn＝４ｐＦは、中和のない場合には１５ｐＦとなり、Ｃnp＋Ｃnn＝５ｐＦと仮定すると中和により５ｐＦとなる。これにより、３倍の向上となる。
したがって、電流ミラー及び中和キャパシタは、電源電圧にほぼ等しい非常に大きな出力スイングを有する広帯域の書込み増幅器を提供する。さらに、書込み増幅器の寄生容量を中和するだけでなく、中和キャパシタを十分大きくすることにより（図２に図示しない）書込みヘッドそれ自体の寄生容量を中和する。この場合、書込み増幅器４は、書込みヘッド２を切り離す際振動する。このために、書込み増幅器が振動するか否かを検出する検出回路により、書込み増幅器と書込みヘッドとの間の不完全な接触を検出することができる。
中和の効果を一つの中和キャパシタで既に獲得されるのも明らかである。しかしながら、配置の対称性を維持するとともに共通モード制御回路の不必要なロードを回避するために、２対の中和キャパシタを用いるのが好適である。
書込みヘッド２の共通モード電圧は、完全に決定できず、記録すべき情報信号のデータパターンとともに変動するおそれがある。これは望ましくない。共通モード電圧は好適には、利用できる出力スイングの間に存在し、記録すべき信号の信号成分に依存すべきでない。書込みヘッド２を、専ら電流ミラーの高インピーダンス出力間に配置するので、共通モード回路を用いて共通モード電圧を固定することができる。
図４は、簡単な共通モード回路を示す。第１書込み端子６及び第１ノード５２間に接続した第１抵抗５０、第１ノード５２及び第２書込み端子８間に接続した第２抵抗５４、第１電源端子１０及び第１ノード５２間に接続した第３抵抗５６、第２電源端子１２及び第１ノード５２間に接続した第４抵抗５８の直列配置を、回路ヘッドに並列に配置する。抵抗５０及び５２は、回路ヘッドの制動抵抗としても作用する。第１ノード５２のインピーダンスを、抵抗５６及び５８によって指示する。共通モード電圧を正確に固定するために、最小インピーダンスが望ましい。しかしながら、抵抗５６及び５８の抵抗値を、これら抵抗を流れる電流が増大するのを考慮すると、任意に小さく選定することができない。
図５は、この問題を軽減する共通モード回路を示す。この回路は、第１回路端子６及び第１ノード６２間に接続した第１抵抗６０と、第１ノード６２及び第２回路端子８間に接続した第２抵抗６４とを具え、さらに、第１ノード６２に接続したエミッタ及び第１電源端子１０に結合したコレクタを有する第１ＮＰＮトランジスタ６６と、第１ＮＰＮトランジスタ６６のベースに接続したベースを有するダイオード接続したＮＰＮトランジスタ６８と、第１電源端子１０及び第２ＮＰＮトランジスタ６８のコレクタ間に接続した第３抵抗７０と、第１ノード６２に接続したエミッタ及び第２電源端子１２に結合したコレクタを有する第１ＰＮＰトランジスタ７２と、第１ＰＮＰトランジスタ７２のベースに接続したベース及び第２ＮＰＮトランジスタ６８のエミッタに接続したエミッタを有するダイオード接続した第２ＰＮＰトランジスタ７４と、第２電源端子１２及び第２ＰＮＰトランジスタ７４間に接続した第４抵抗７６とを具える。
回路はＡ／Ｂ級で動作する。ノード６２では、インピーダンスはローであり、これにより共通ノード電圧は正確に固定される。Ａ／Ｂ級動作により、小静止電流を獲得することができ、最大電流を、第１ＮＰＮトランジスタ６６又は第１ＰＮＰトランジスタ７２から発生させることができる。抵抗６０及び抵抗６４の抵抗値は両方ともＲd／２に等しいので、有効な共通ノード抵抗はＲd／４に等しくなる。書込みヘッド２の両端間の全体に亘る制動抵抗は、その結果Ｒdとなる。
図１及び２に図示した装置の電流ミラーの切替速度を上昇させるために、電流ミラーに静止電流を有することが望ましい。この静止電流の設定及び共通モード回路を好適に組み合わせることができる。図６は、これを実現する実施の形態を示す。書込み増幅器４も、図１に図示したような、四つの電流ミラー１４，２２，３０及び３８と、書込みヘッド２と、第１の切替自在な電流源４６と、第２の切替自在な電流源４８とを具える。共通モード回路は、第１書込み端子６及び第１ノード８０間に接続した第１抵抗７８と、第２ノード８４及び第２書込み端子８間の第２抵抗８２と、第１ノード８０に接続したエミッタ及び第１電流入力端子１６に結合したコレクタを有するＮＰＮタイプの第１トランジスタ８６と、第１トランジスタ８６のベースに接続したベースを有するダイオード接続したＮＰＮタイプの第２抵抗８８と、第１電源端子１０及び第２トランジスタ８８のコレクタ間に接続した第３抵抗９０と、第１抵抗８６のベースに接続したベース、第２ノード８４に接続したエミッタ及び第２電流入力端子２４に結合したコレクタを有するＮＰＮタイプの第３トランジスタ９２とを具える。さらに、共通ノード回路は、第１ノード８０に接続したエミッタ及び第３電流入力端子３２に結合したコレクタを有するＰＮＰタイプの第４トランジスタ９４と、この第４トランジスタ９４のベースに接続したベース及び第２トランジスタ８８のエミッタに接続したエミッタを有するダイオード接続したＰＮＰタイプの第５トランジスタ９６と、第２電源端子１２及び第５トランジスタ９６のコレクタ間に接続した第５抵抗９８と、第４トランジスタ９４のベースに接続したベース、第２ノード８４に接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有するＰＮＰタイプの第６トランジスタ１００とを具える。第１ノード８０及び第２ノード８４を相互接続する。トランジスタ８６及び９４を流れる静止電流はこの際、第１電流ミラー１４の第１電流入力端子１６及び第３電流ミラー３０の第３電流入力端子３２に流れ込む。第２電流ミラー２２及び第４電流ミラー３８に対する静止電流の設定は、トランジスタ９２及び１００によって同様にして行われる。Ｒd／２を、第１抵抗７８及び第２抵抗８２の抵抗値とし、Ｍを、電流ミラー１４，２２，３０及び３８の電流ミラー値とする場合、有効な共通モード抵抗は、Ｒd／（４（Ｍ＋１））となる。書込み端子６の電圧変動により、同一書込み端子６に現れる電流のＭ倍の電流が第１抵抗７８に生じる。したがって、第１抵抗７８の見かけの抵抗値Ｒd／２は、係数（Ｍ＋１）によって減少される。同様なことが第２抵抗８２についても生じる。トランジスタ９４のコレクタを、第３電流入力端子３２の代わりに第４電流入力端子４０に結合することができ、トランジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端子３２に結合することができる。これは、静止電流の設定に対しては相違がない。その理由は、トランジスタ９４及び１００の電流は同一だからである。所望の場合には、トランジスタ９４及び１００の代わりに、トランジスタ８６及び９２のコレクタを、電流入力端子１６及び２４に交差して接続することができる。
図７は、図６に図示した第１ノード８０及び第２ノード８４間の接続を行う他の解決法を示す。この場合、この代わりに、第５抵抗１０２を、書込み端子６と第２ノード８４との間に接続するとともに、第６抵抗１０４を、第１ノード８０と書込み端子８との間に接続する。これにより、より正確に解決される。その理由は、トランジスタ８６及び９２並びにトランジスタ９４及び１００はこの際、それらのエミッタに直列な個別のデジェネレーション抵抗をそれぞれ見つけるからである。これにより、抵抗８６及び９２間並びに抵抗９４及び１００間のあり得る不整合の影響を軽減する。また、トランジスタ９４のコレクタを、第３電流入力端子３２の代わりに第４電流入力端子４０に結合することができ、かつ、トランジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端子３２に結合することができる。
図８は、図１，２及び５に図示した装置の第１の切替電流源４６、第２の切替電流源４８を実現する回路図を示す。二つの切替自在の電流源を、以下の素子、すなわち、第３ノード１０８に接続したベース及び第１電流入力端子１６に結合したコレクタを有するＮＰＮトランジスタ１０６と、トランジスタ１０６のベースに接続したベース及び第１電源端子１０に結合したコレクタを有するＮＰＮトランジスタ１１０と、第４ノード１１４に接続したベース、トランジスタ１０６のエミッタに接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有するＰＮＰトランジスタ１１２と、トランジスタ１１０のエミッタに接続したエミッタ、第４ノード１１４に接続したベース及びコレクタを有するダイオード接続したＰＮＰトランジスタ１１６と、バイアス電流Ｉcを第４ノード１１４に供給するために第４ノード１１４に結合したバイアス電流源１１８とを具える一つの回路に結合する。さらに、この回路は、第５ノード１２２に接続したベース及び第２電流入力端子２４に結合したコレクタを有するＮＰＮトランジスタ１２０と、トランジスタ１２０のベースに接続したベース及び第１電源端子１０に結合したコレクタを有するＮＰＮトランジスタ１２４と、第４ノード１１４に接続したベース、トランジスタ１２０のエミッタに接続したエミッタ及び第３電流入力端子３２に結合したコレクタを有するＰＮＰトランジスタ１２６とを具える。
ノード１０８及び１２２を、バッファ１２８及び１３０を介して、情報信号Ｕi及び逆情報信号ＮＵiと逆位相で駆動させる。ノード１０８の電圧がハイであるとともに、ノード１２２の電圧がローである場合、トランジスタ１１０を導通させるとともに、トランジスタ１２４を遮断する。ベース電流源１１８のバイアス電流Ｉcは、トランジスタ１１６を介して、全体がトランジスタ１１０に流れる。トランジスタ１０６及び１１２のベース−エミッタ電圧の和がトランジスタ１１０及び１１６のベース−エミッタ電圧の和に等しいので、トランジスタ１０６，１１０，１１６及び１１２のベース−エミッタ接合はトランスリニアループを形成する。この場合、トランジスタのコレクタ電流とベース−エミッタ電圧との間の関係に対する既知の式により、Ｉ＝ＳＱＲＴ（Ｍ＊Ｎ）＊Ｉcに等しいトランジスタ１０６及び１１２を流れる電流Ｉを獲得することができる。ここで、ＳＱＲＴをルート関数とし、Ｍを、トランジスタ１０６及び１１０のエミッタ領域間の比とし、Ｎを、トランジスタ１１２及び１１６のエミッタ領域間の比とする。この結果、電流Ｉは端子１６及び４０間を流れ、その大きさは電流Ｉcに比例し、比例係数を、トランジスタ１０６，１１０，１１２及び１１６の幾何学的配置によって決定する。
同様に、ノード１２２の電圧がハイであるとともにノード１０８の電圧がローである場合、第２電流入力端子２４と第３電流入力端子３２との間に電流が流れる。このために、バイアス電流源１１８は、好適には、調整自在なすなわちプログラム自在の電流源、例えばＩＤＡＣ（電流出力を有するデジタル−アナログコンバータ）とする。電流入力端子１６，２４，３２及び４０を全てコレクタに結合するので、情報信号Ｕi及びＮＵiの直流レベルはこの場合、書込み増幅器の電流ミラーの電流入力端子の直流レベルから分離される。したがって、切替電流源４６及び４８は、第１電源端子１０及び第２電源端子１２の電源電圧に対して漂遊する。
バッファ１２８及び１３０は、エミッタ電流源を有するエミッタホロワを具えることができる。しかしながら、このためにトランジスタ１１０及び１２４を流れる電流を用いることにより、電流をセーブすることができる。図９は、これを実現する方法を示す。この場合、バッファ１２８を、ベースが増幅情報信号を受信し、エミッタを第３ノード１０８に接続し、かつ、コレクタを第１電源端子１０に結合したＮＰＮエミッタホロワ１３２とする。トランジスタ１１０のコレクタを、エミッタホロワ１３２のエミッタに接続する。同様に、バッファ１３０は、ベースが増幅逆情報信号を受信し、エミッタを第５ノード１２２に接続し、かつ、コレクタを第１電源端子１０に結合したＮＰＮエミッタホロワ１３４を具える。トランジスタ１２４のコレクタを、エミッタホロワ１３４のエミッタに接続する。その結果、トランジスタ１１０及び１２４のコレクタ電流も、エミッタホロワ１３２及び１３４にそれぞれ流れる。さらに、トランジスタ１１０のベースに接続したベース及びトランジスタ１１０のエミッタに接続したエミッタを有するＮＰＮトランジスタ１３６と、トランジスタ１２４のベースに接続したベース、トランジスタ１２４のエミッタに接続したエミッタ及び第３ノード１０８に結合したコレクタＮＰＮトランジスタ１３８とを設ける。トランジスタ１３６及び１３８により、トランジスタ１１０及び１２４のうちの一つが遮断された場合、エミッタホロワ１３２及び１３４を流れる電流が零とならないようにする。したがって、トランジスタ１１０，１３６，１３８及び１２４の幾何学的配置を等しく選択した場合、二つのエミッタホロワの各々は常にバイアス電流Ｉcの半分を受信する。
エミッタホロワ１３２及び１３４のベースを、例えば、差動対１４０のトランジスタによって駆動し、そのベースを、例えばデータフリップフロップによって供給される相補足的な情報信号Ｕi及びＮＵiを受信するよう配置する。
図１０は、既に説明した実施の形態と同様な方法で寄生キャパシタを中和する本発明による装置の他の実施の形態を示す。この装置は、記録担体（図示せず）に情報を記録する書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動する書込み増幅器４とを具える。書込み増幅器は第１書込み端子６及び第２書込み端子８を有し、それら端子を、書込み電流を発生させるために書込みヘッド２に結合する。第１電源端子１０及び第２電源端子１２は、書込み増幅器の電源電流を受信するよう作用する。この場合、第２書込み端子１２を信号アースに接続する。増幅器４は、第１電流入力端子１６、第１書込み端子６に結合した第１電流出力端子１８及び第１電源端子１０に接続した第１共通電流端子２０を有する第１電流ミラー１４と、第２電流入力端子２４、第２書込み端子８に結合した第２電流出力端子２６及び第１電源端子１０に接続した第２共通電流端子２８を有する第２電流ミラー２２とを具える。中和キャパシタ１４２を、第１電流入力端子１６と第２電流出力端子２６との間に接続し、第２中和キャパシタ１４４を、第２電流入力端子２４と第１電流出力端子１８との間に接続する。第１電流ミラー１４及び第２電流ミラー２２並びに中和キャパシタ１４２及び１４４の機能及び作用は、図１及び２の装置のものと類似している。この装置は、第１ＮＰＮ差動対トランジスタ１５０及び第２ＮＰＮ差動対トランジスタ１５２を有する差動対を具え、それらのエミッタを相互接続し、それらエミッタは、バイアス電流源１５４からバイアス電流を受信する。それらのベースを、情報信号Ｕi及びＮＵiを受信するために接続し、それらのコレクタを、第１電流入力端子１６及び第２電流入力端子２４にそれぞれ結合する。第１電流感知抵抗１５６を、第２電源端子１２と第２電流ミラー２２の他の第２電流出力端子１５８との間に接続し、第２電流感知抵抗１６０を、第２電源端子１２と第１電流ミラー１４の他の第１電流出力端子１６２との間に接続する。さらに、第１ＰＮＰプルダウントランジスタ１６４は、第１電流感知抵抗１５６に接続したベース及びエミッタと、第１電流出力端子１８に結合したコレクタとを有し、第２ＮＰＮプルダウントランジスタ１６６は、第２電流感知抵抗１６０に接続したベース及びエミッタと、第２電流出力端子２６に結合したコレクタとを有する。
差動対は、バイアス電流源１５４のバイアス電流を、第１電流入力端子１６又は第２電流入力端子２４に搬送する。第１電流ミラー１４が電流を受信すると第２プルダウントランジスタ１６６はターンオンされ、その結果、書込み端子８が第２電源端子１２に相互接続され、電流が、書込みヘッド２を介して、第１電流出力端子１８から第２電源端子１２に流れることができる。第２電流ミラー２２が電流を受信すると、その結果書込みヘッド２を流れる逆方向の電流が生じる。
図１１は、図１０に図示した装置に用いる電流ミラーを示す。第１電流ミラー１４及び第２電流ミラー２２はそれぞれ、第１電流入力端子１６及び２４にそれぞれ接続したベース及びコレクタ並びに第１電源端子１０に結合したエミッタを有するダイオード接続したＰＮＰ入力トランジスタＴipと、入力トランジスタＴipのベースに接続したベース、第１電源端子１０に結合したエミッタ並びに第１及び第２電流出力端子１８及び２６に接続したコレクタを有するＰＮＰ出力トランジスタＴopと、関連の入力トランジスタＴipのベースに接続したベース、第１電源端子１０に結合したエミッタ並びに他の第１及び第２電流出力１６２及び１５８に接続したコレクタを有する他のＰＮＰ出力トランジスタＴ’opとを具える。所望の場合には、直列抵抗をこれらエミッタに直列に配置することができる。
所望の場合には、ここで図示した例のバイポーラトランジスタを、ユニポーラトランジスタ、例えばＭＯＳトランジスタに置き換えることができる。この場合、ベース、エミッタ及びコレクタを、ゲート、ソース及びドレインと読む必要がある。
Claims (14)
- 磁気記録担体に情報信号を記録する情報信号記録装置であって、この記録担体に情報を記録する書込みヘッドと、前記情報信号に応答して前記書込みヘッドを駆動させるために前記書込みヘッドに結合した第１書込み端子及び第２書込み端子を有する書込み増幅器とを具える情報信号記録装置において、
前記書込み増幅器は、
前記書込み増幅器に電源電圧を接続するための第１電源端子及び第２電源端子と、
第１電流入力端子、前記第１書込み端子に結合した第１電流出力端子及び前記第１電流入力端子に接続した第１共通電流端子を有する第１電流ミラーと、
第２電流入力端子、前記第２書込み端子に結合した第２電流出力端子及び前記第１電源端子に接続した第２共通電流端子を有する第２電流ミラーと、
前記第１電流入力端子と第２電流出力端子との間に接続した第１キャパシタと、前記第２電流入力端子と第１電流出力端子との間に接続した第２キャパシタのうちの少なくとも一つと、
前記情報信号の第１の値用に、前記第１書込み端子及び第２書込み端子を介して前記第１電流出力端子と第２電源端子との間に電流経路を確立し、かつ、前記情報信号の第２の値用に、前記第１書込み端子及び第２書込み端子を介して前記第２電流出力端子と第２電源端子との間に電流経路を確立する電流切替手段とを具えることを特徴とする情報信号記録装置。 - 前記電流切替手段は、第３電流入力端子、前記第１書込み端子に結合した第３電流出力端子及び前記第２電源端子に接続した第３共通電流端子を有する第３電流ミラーと、
第４電流入力端子、前記第２書込み端子に結合した第４電流出力端子、及び第２電源端子に接続した第４共通電流端子を有する第４電流ミラーと、
前記情報信号の第１の値用に第１電流を発生させるために前記第１電流入力端子と第４電流入力端子との間に接続した第１の切替自在の電流源と、
前記情報信号の第２の値用に第２電流を発生させるために前記第２電流入力端子と第３電流入力端子との間に接続した第２の切替自在の電流源とを具えることを特徴とする請求項１記載の情報信号記録装置。 - 前記書込み増幅器は、前記第３電流入力端子と第４電流出力端子との間に接続した第３キャパシタと前記第４電流入力端子と第３電流出力端子との間に接続した第４キャパシタのうちの少なくとも一つを具えることを特徴とする請求項２記載の情報信号記録装置。
- 前記第３電流ミラー及び第４電流ミラーはそれぞれ、第３電流入力端子及び第４電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第２電源端子に結合した第１主電極を有するダイオード接続した第１導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第２電源端子に結合した第１主電極並びに前記第３電流出力端子及び第４電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具え、
前記第１電流ミラー及び第２電流ミラーはそれぞれ、第１電流入力端子及び第２電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第１電源端子に結合した第１主電極を有するダイオード接続した第２導電型の入力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第１導電型の出力トランジスタとを具えることを特徴とする請求項１，２又は３記載の情報信号記録装置。 - 前記第１電流ミラー及び第２電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第１電源端子に接続し、前記第３電流ミラー及び第４電流ミラーの入力トランジスタ及び出力トランジスタの第１主電極を、抵抗を介して前記第２電源端子に接続したことを特徴とする請求項４記載の情報信号記録装置。
- 前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１電源端子と第１ノードとの間に接続した第３抵抗と、前記第２電源端子と第１ノードとの間に接続した第４抵抗とを具えることを特徴とする請求項１，２，３，４又は５記載の情報信号記録装置。
- 前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、この第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子と第２トランジスタの第２主電極との間に接続した第３抵抗と、制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第２導電型の第３トランジスタと、前記第３トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第４トランジスタと、前記第２電源端子と第４トランジスタの第２主電極との間に接続した第４抵抗とを具える請求項１，２，３，４又は５記載の情報信号記録装置。
- 前記書込み増幅器はさらに、
前記第１書込み端子と第１ノードとの間に接続した第１トランジスタと、前記第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１書込み端子と第２ノードとの間に接続した第３抵抗と、前記第２ノードと第２書込み端子との間に接続した第４抵抗と、
制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１トランジスタと、前記第１トランジスタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子及び第２トランジスタの第２主電極との間に接続した第５抵抗と、前記第１トランジスタの制御電極に接続した制御電極、前記第１ノードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有する第１導電型の第３トランジスタと、
制御電極、前記第１ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの一方に結合した第２主電極を有する第２導電型の第４トランジスタと、前記第４トランジスタの制御電極に接続した制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第５トランジスタと、前記第２電源端子と前記第５トランジスタの第２主電極との間に接続した第６抵抗と、前記第４トランジスタの制御電極に接続した制御電極、前記第２ノードに接続した第１主電極、及び前記第３電流入力端子と第４電流入力端子のうちの他方に結合した第２主電極を有する第２導電型の第６トランジスタとを具えることを特徴とする請求項１，２，３，４又は５記載の情報信号記録装置。 - 前記第２ノードを前記第１ノードに接続したことを特徴とする請求項８記載の情報信号記録装置。
- 前記第１の切替自在の電流源及び第２の切替自在の電流源は、第３ノードに接続した制御電極、第１主電極、及び前記第１電流入力端子に結合した第２主電極を有する第１導電型の第７トランジスタと、この第７トランジスタの制御電極に接続した制御電極、第１主電極、及び前記第１電源出力端子に結合した第２主電極を有する第１導電型の第８トランジスタと、第４ノードに接続した制御電極、前記第７トランジスタの第１主電極に接続した第１主電極、及び前記第４電流入力端子に結合した第２主電極を有する第２導電型の第９トランジスタと、前記第８トランジスタの第１主電極に接続した第１主電極、並びに前記第４ノードに接続した制御電極及び第２主電極を有するダイオード接続した第２導電型の第１０トランジスタと、
バイアス電流を前記第４ノードに供給するために前記第４ノードに結合したバイアス電流源と、
第５ノードに接続した制御電極、第１主電極、及び前記第２電流入力端子に結合した第２主電極を有する第１導電型の第１１トランジスタと、この第１１トランジスタの制御電極に接続した制御電極、第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１２トランジスタと、前記第４ノードに接続した制御電極、前記第１１トランジスタの第１主電極に接続した第１主電極、及び前記第３電流入力端子に結合した第２主電極を有する第２導電型の第１３トランジスタとを具えることを特徴とする請求項１，２，３，４，５，６，７，８又は９記載の情報信号記録装置。 - 前記第１の切替自在の電流源及び第２の切替自在の電流源はさらに、
前記情報信号を受信する制御電極、前記第３ノードに接続した第１主電極、及び前記第１電源に結合した第２主電極を有する第１導電型の第１４トランジスタと、前記情報信号を受信する制御電極、前記第５ノードに結合した第１主電極、及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１５トランジスタと、前記第８トランジスタの制御電極に接続した制御電極、前記第８トランジスタの第１主電極に接続した第１主電極、及び前記第５ノードに結合した第２主電極を有する第１導電型の第１６トランジスタと、前記第１２トランジスタの制御電極に接続した制御電極、前記第１２トランジスタの第１主電極に接続した第１主電極、及び前記第３ノードに結合した第２主電極を有する第１導電型の第１７トランジスタとを具え、前記第８トランジスタの第２主電極を前記第３ノードに接続し、前記第１２トランジスタの第２主電極を前記第５ノードに接続したことを特徴とする請求項１０記載の情報信号記録装置。 - 前記電流切替手段は、
バイアス電流源からバイアス電流を受信するように各々の第１主電極を結合し、前記情報信号を受信するように各々の制御電極を接続し、かつ、前記第１電流入力端子及び第２電流入力端子に各々の第２主電極を結合した第１の導電型の第１差動対トランジスタ及び第１の導電型の第２差動対トランジスタを具える差動対と、前記第２電源端子と前記第２電流ミラーの他の第２電流出力端子との間に接続した第１電流感知抵抗と、前記第２電源端子と前記第１電流ミラーの他の第１電流出力端子との間に接続した第２電流感知抵抗と、前記第１電流感知抵抗に接続した制御電極及び第１主電極、並びに前記第１電流出力端子に結合した第２主電極を有する第１導電型の第１プルダウントランジスタと、前記第２電流感知抵抗に接続した制御電極及び第１主電極、並びに前記第２電流出力端子に結合した第２主電極を有する第１導電型の第２プルダウントランジスタとを具えることを特徴とする請求項１記載の情報信号記録装置。 - 前記第１電流ミラー及び第２電流ミラーはそれぞれ、前記第１電流入力端子及び第２電流入力端子にそれぞれ接続した制御電極及び第２主電極、並びに前記第１電源端子に結合した第２主電極を有するダイオード接続した第２導電型のＰＮＰ入力トランジスタと、前記入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記第１電流出力端子及び第２電流出力端子に接続した第２主電極を有する第２導電型の出力トランジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電極、並びに前記他の第１電流出力端子及び他の第２出力端子に接続した第２主電極を有する第２導電型の他の出力トランジスタとを具えることを特徴とする請求項１２記載の情報信号記録装置。
- 磁気記録担体に情報信号を記録するために、請求の範囲１から１３のうちのいずれかに記載の情報信号記録装置に用いる書込み増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL94201659.3 | 1994-06-10 | ||
| EP94201659 | 1994-06-10 | ||
| PCT/IB1995/000431 WO1995035563A2 (en) | 1994-06-10 | 1995-06-06 | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10501645A JPH10501645A (ja) | 1998-02-10 |
| JP3773256B2 true JP3773256B2 (ja) | 2006-05-10 |
Family
ID=8216939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50188096A Expired - Lifetime JP3773256B2 (ja) | 1994-06-10 | 1995-06-06 | 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5790336A (ja) |
| EP (1) | EP0764320B1 (ja) |
| JP (1) | JP3773256B2 (ja) |
| KR (1) | KR100376025B1 (ja) |
| AT (1) | ATE198385T1 (ja) |
| DE (1) | DE69519731T2 (ja) |
| HK (1) | HK1013164A1 (ja) |
| WO (1) | WO1995035563A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69629549T2 (de) * | 1995-11-21 | 2004-06-17 | Koninklijke Philips Electronics N.V. | Anordnung mit einem magnetschreibkopf und schreibverstärker mit kapazitiver, vorwärtsgekoppelter kompensation |
| FR2757986A1 (fr) * | 1996-12-31 | 1998-07-03 | Philips Electronics Nv | Systeme de lecture d'informations magnetiques integre |
| US6301068B1 (en) * | 1998-07-02 | 2001-10-09 | Seagate Technology Llc | Programmable write current waveform for high frequency magnetic recording |
| US6246533B1 (en) * | 1998-07-13 | 2001-06-12 | Agilent Technologies, Inc. | Programmable write driver circuit for writing information to a magnetic storage media |
| GB2368713B (en) * | 1998-07-13 | 2002-11-06 | Hewlett Packard Co | A write driver circuit |
| US6366421B2 (en) * | 1998-12-17 | 2002-04-02 | Texas Instruments Incorporated | Adjustable writer overshoot for a hard disk drive write head |
| US6275092B1 (en) * | 1999-11-16 | 2001-08-14 | Texas Instruments Incorporated | Active damping circuit |
| US6512649B1 (en) * | 2000-08-30 | 2003-01-28 | Stmicroelectronics, Inc. | Method for differentially writing to a memory disk |
| US6671113B2 (en) | 2001-03-06 | 2003-12-30 | International Business Machines Corporation | Characteristically terminated write driver with compensation for magnetic response and method therefor |
| US6650494B2 (en) * | 2001-06-08 | 2003-11-18 | Agere Systems Inc. | Magnetic write circuit with charge pumping capacitors |
| US7119990B2 (en) * | 2002-05-30 | 2006-10-10 | Komag, Inc. | Storage device including a center tapped write transducer |
| US6857937B2 (en) * | 2002-05-30 | 2005-02-22 | Komag, Inc. | Lapping a head while powered up to eliminate expansion of the head due to heating |
| US7006313B2 (en) * | 2002-06-25 | 2006-02-28 | Texas Instruments Incorporated | Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver |
| US7133234B2 (en) * | 2003-07-08 | 2006-11-07 | Texas Instruments Incorporated | Hard disk drive preamplifier write driver |
| US7746590B2 (en) * | 2004-10-06 | 2010-06-29 | Agere Systems Inc. | Current mirrors having fast turn-on time |
| US11165456B2 (en) * | 2018-04-03 | 2021-11-02 | Semiconductor Components Industries, Llc | Methods and apparatus for a continuous time linear equalizer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551772A (en) * | 1984-03-28 | 1985-11-05 | Storage Technology Corporation | Write drive with current mirrors which reduce feed-through |
| JPH088485B2 (ja) * | 1992-10-02 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 差動出力回路 |
| US5287231A (en) * | 1992-10-06 | 1994-02-15 | Vtc Inc. | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing |
| US5296975A (en) * | 1992-10-09 | 1994-03-22 | International Business Machines Corporation | High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head |
| US5345346A (en) * | 1993-03-30 | 1994-09-06 | Vtc Inc. | Positive feedback low input capacitance differential amplifier |
| US5386328A (en) * | 1993-06-18 | 1995-01-31 | Silicon Systems, Inc. | Current mirror based write driver |
-
1995
- 1995-06-06 AT AT95918709T patent/ATE198385T1/de not_active IP Right Cessation
- 1995-06-06 EP EP95918709A patent/EP0764320B1/en not_active Expired - Lifetime
- 1995-06-06 WO PCT/IB1995/000431 patent/WO1995035563A2/en active IP Right Grant
- 1995-06-06 KR KR1019960707036A patent/KR100376025B1/ko not_active IP Right Cessation
- 1995-06-06 DE DE69519731T patent/DE69519731T2/de not_active Expired - Fee Related
- 1995-06-06 JP JP50188096A patent/JP3773256B2/ja not_active Expired - Lifetime
-
1997
- 1997-07-15 US US08/893,928 patent/US5790336A/en not_active Expired - Fee Related
-
1998
- 1998-12-21 HK HK98114121A patent/HK1013164A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69519731D1 (de) | 2001-02-01 |
| EP0764320A2 (en) | 1997-03-26 |
| DE69519731T2 (de) | 2001-07-05 |
| WO1995035563A2 (en) | 1995-12-28 |
| KR100376025B1 (ko) | 2003-08-14 |
| WO1995035563A3 (en) | 1996-02-01 |
| US5790336A (en) | 1998-08-04 |
| EP0764320B1 (en) | 2000-12-27 |
| HK1013164A1 (en) | 1999-08-13 |
| ATE198385T1 (de) | 2001-01-15 |
| JPH10501645A (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683277B2 (ja) | 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器 | |
| JP3773256B2 (ja) | 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 | |
| JP3623963B2 (ja) | 情報信号記録装置 | |
| JP3514461B2 (ja) | 情報読み出し装置 | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| JPH08504290A (ja) | 記録担体上のトラックから情報を読み出す装置 | |
| US6532123B1 (en) | Write drive apparatus | |
| JP2000339608A (ja) | 改善された、スイッチング特性、同相モード電圧、とヘッド電流制御を持つ書き込み増幅器 | |
| US5886568A (en) | Open-loop MR biasing circuit with high power supply and common mode rejection | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| KR100634130B1 (ko) | 기록 구동회로를 구비한 레코딩 장치 | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| JPS60254922A (ja) | 双対モ−ド論理回路 | |
| JP2002304701A (ja) | 再生アンプおよびこれを用いた磁気記録再生装置 | |
| JP2779432B2 (ja) | リード／ライト用集積回路 | |
| JPH0359805A (ja) | デジタル磁気記録回路 | |
| JPH0529848A (ja) | 差動増幅回路 | |
| JPH04307403A (ja) | フレキシブルディスク装置のリード／ライト回路 | |
| JPS61158010A (ja) | 磁気ヘツド回路 | |
| JPH0744805A (ja) | 磁気ヘッド駆動回路 | |
| JPS60148224A (ja) | デイジタル回路 | |
| JPH0626001U (ja) | 磁気記録再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation due to abandonment | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |