JPS60148224A - デイジタル回路 - Google Patents
デイジタル回路Info
- Publication number
- JPS60148224A JPS60148224A JP341384A JP341384A JPS60148224A JP S60148224 A JPS60148224 A JP S60148224A JP 341384 A JP341384 A JP 341384A JP 341384 A JP341384 A JP 341384A JP S60148224 A JPS60148224 A JP S60148224A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- level
- value
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はディジタル回路に関するもので、特にディジタ
ルオーディオ再生装置に適用されるディジタル回路に関
するものである。
ルオーディオ再生装置に適用されるディジタル回路に関
するものである。
第１図はディジタルオーディオ再生装置のブロック図を
示す。第１７において、１０１は光または磁気を使用し
て記録した記鈴媒体または電波などの伝送路、１０２は
その記録媒体または電波などの伝送路１０１の信号を読
み出す信号取り出し器、１０３はその信号取り出し器１
０２によって読み出された電気信号の波形等化を行な５
波形等化器、１０４は波形等化された信号をディジタル
に波形整形し、誤り率の少ない位相でデータをストロー
プするデータストロープ回路、１０５はエラー検出およ
び訂正などの処理を行なうディジタル信号処理回路、１
０６はディジタル．アナログ変換回路、１０７は増幅回
路、１０８はスビ−力である。
示す。第１７において、１０１は光または磁気を使用し
て記録した記鈴媒体または電波などの伝送路、１０２は
その記録媒体または電波などの伝送路１０１の信号を読
み出す信号取り出し器、１０３はその信号取り出し器１
０２によって読み出された電気信号の波形等化を行な５
波形等化器、１０４は波形等化された信号をディジタル
に波形整形し、誤り率の少ない位相でデータをストロー
プするデータストロープ回路、１０５はエラー検出およ
び訂正などの処理を行なうディジタル信号処理回路、１
０６はディジタル．アナログ変換回路、１０７は増幅回
路、１０８はスビ−力である。
次に上記データストローブ回路１０４、ディジタル信号
処理回路１０５、ディジタル、アナログ変換回路１０６
などに使用されるディジタル回路について説明する。
処理回路１０５、ディジタル、アナログ変換回路１０６
などに使用されるディジタル回路について説明する。
第２図は、トランジスタで構成したディジタル回路の基
本となるＮＯＲ１０Ｒ回路である。第２図において、２
０１，２０２は入力端子、２０３〜２０７は抵抗、２０
８〜２１０は電圧源、２１１〜２１８はトランジスタ、
２２０，２２１は出力端子である。
本となるＮＯＲ１０Ｒ回路である。第２図において、２
０１，２０２は入力端子、２０３〜２０７は抵抗、２０
８〜２１０は電圧源、２１１〜２１８はトランジスタ、
２２０，２２１は出力端子である。
次に、このＮＯＲ回路の動作を説明する。
電圧源２０８は、このＮＯＲ回路の電源、電圧源２０９
は、入力端子２０１．２０２１ｃ加えられる入力パルス
電圧の中点の電位を保っている。電圧源２１０抵抗２０
５〜２０７、およびトランジスタ２１１〜２１３は、そ
れぞれ電流源を構成している。また、抵抗２０３゜２０
４はスイッチング用としての第１トランジスタ群２１４
，２１５および第２トランジスタ２１６の負荷抵抗であ
る。
は、入力端子２０１．２０２１ｃ加えられる入力パルス
電圧の中点の電位を保っている。電圧源２１０抵抗２０
５〜２０７、およびトランジスタ２１１〜２１３は、そ
れぞれ電流源を構成している。また、抵抗２０３゜２０
４はスイッチング用としての第１トランジスタ群２１４
，２１５および第２トランジスタ２１６の負荷抵抗であ
る。
上記入力端子２０１あるいは入力端子２０２に、電圧＠
２０９よりも高い電位が加わったとき、トランジスタ
２１４またはトランジスタ２１５がＯＮ状態になり、出
力端子２２１はＬＣｙＮレベル、出力端子２２０はＨＩ
ＧＨレベルになる。
２０９よりも高い電位が加わったとき、トランジスタ
２１４またはトランジスタ２１５がＯＮ状態になり、出
力端子２２１はＬＣｙＮレベル、出力端子２２０はＨＩ
ＧＨレベルになる。
また、上記とは反対に、入力端子２０１．２０２の両方
に、電圧源２０９よりも低い電位が加わったときは、ト
ランジスタ２１６がＯＮ状態になり、出力端子２２１は
ＨＩＧＨレベル、出力端子２２０はＬＣＷレベルになる
。すなわち、入力をＡＩ、Ｂとすると、第１エミツタホ
ロワを構成するトランジスタ２１７ 、２１８を介して
、出力端子２２１には（ＡＩＢ）、出力端子２２０には
（ＡＩＢ）の論理式で懺わされる、レベルの信号が出力
される。
に、電圧源２０９よりも低い電位が加わったときは、ト
ランジスタ２１６がＯＮ状態になり、出力端子２２１は
ＨＩＧＨレベル、出力端子２２０はＬＣＷレベルになる
。すなわち、入力をＡＩ、Ｂとすると、第１エミツタホ
ロワを構成するトランジスタ２１７ 、２１８を介して
、出力端子２２１には（ＡＩＢ）、出力端子２２０には
（ＡＩＢ）の論理式で懺わされる、レベルの信号が出力
される。
上記したような債数個のスイッチング用トランジスタと
負荷抵抗とで構成されるＮＯＲ回路およびＩＮＶＥＲＴ
ＥＲＥｌ 路、 ＡＮＤ 回Ｗｒ 、 Ｄ−ＦＦ Ｌｉ
８ｊｌ ｕ ナトのディジタル回路においては、入力電
圧のＨＩＧＨレベｖ 、 ＬＯ９Ｖレベルの中点の電圧
を示す基ｉｔ電圧源必要である。
負荷抵抗とで構成されるＮＯＲ回路およびＩＮＶＥＲＴ
ＥＲＥｌ 路、 ＡＮＤ 回Ｗｒ 、 Ｄ−ＦＦ Ｌｉ
８ｊｌ ｕ ナトのディジタル回路においては、入力電
圧のＨＩＧＨレベｖ 、 ＬＯ９Ｖレベルの中点の電圧
を示す基ｉｔ電圧源必要である。
従来、この基準電圧としては、外部よりの固定電圧を利
用したり、第３図に示すように、電圧源２０８から抵抗
２５０ 、２３１により分圧して得られる電圧２０９′
を利用したりしていた。
用したり、第３図に示すように、電圧源２０８から抵抗
２５０ 、２３１により分圧して得られる電圧２０９′
を利用したりしていた。
一方、第２図に示す出力端子２２０ 、２２１に出力さ
れるＨＩＧＨ（レベル、 Ｌ（Ｗレベルの電位は、回路
の電圧源２０８の変動あるいは温度変化による抵抗値お
よびトランジスタのペースエミッタ間電圧（以下Ｖ、Ｅ
とする。）の変動などによって変化し、次段のディジタ
ル回路の入力となる。
れるＨＩＧＨ（レベル、 Ｌ（Ｗレベルの電位は、回路
の電圧源２０８の変動あるいは温度変化による抵抗値お
よびトランジスタのペースエミッタ間電圧（以下Ｖ、Ｅ
とする。）の変動などによって変化し、次段のディジタ
ル回路の入力となる。
以上のことにより、従来は、電源の変動および温度の変
化に対して、常に、入力電圧の中点の基準電圧を与える
ことは、不可能であり、これにより電源および温度の変
動、またノイズなどの外乱に対するマージンが小さくな
り、安定したロジック動作が妨げられる欠点がある。
化に対して、常に、入力電圧の中点の基準電圧を与える
ことは、不可能であり、これにより電源および温度の変
動、またノイズなどの外乱に対するマージンが小さくな
り、安定したロジック動作が妨げられる欠点がある。
本発明は前述の欠点を除去するためになされたものであ
り、その目的は電圧変動・温度変動・ノイズ等の外乱に
対してマージンが多く、安定なロジック動作をするディ
ジタル回路を提供することにある。
り、その目的は電圧変動・温度変動・ノイズ等の外乱に
対してマージンが多く、安定なロジック動作をするディ
ジタル回路を提供することにある。
前記の目的を達成するために、本発明は、ト −ランジ
スタで構成されるディジタル回路の入力基準電圧回路と
して、負荷抵抗の丁の値を示す抵抗を電源に接続し、こ
の抵抗に負荷抵抗と同じ電流を流し該抵抗の％、′圧降
下により、基準電圧を得る点に特徴がある。
スタで構成されるディジタル回路の入力基準電圧回路と
して、負荷抵抗の丁の値を示す抵抗を電源に接続し、こ
の抵抗に負荷抵抗と同じ電流を流し該抵抗の％、′圧降
下により、基準電圧を得る点に特徴がある。
以下、図面な蚕照して、本発明の詳細な説明する。第４
図は本発明の一実施例のＮＯＲ回路である。第４図にお
いて、前記８１１４２図と同一の符号は、同一または同
等部分をあられしている。
図は本発明の一実施例のＮＯＲ回路である。第４図にお
いて、前記８１１４２図と同一の符号は、同一または同
等部分をあられしている。
トランジスタ２３０〜２６２、抵抗２６５〜２６７によ
り、前記第２図に示す電圧源２０９を構成している。
り、前記第２図に示す電圧源２０９を構成している。
電圧源２０８の電圧値をＶｃｃ、トランジスタ２１１と
抵抗２０５を流れる電流値を工１、抵抗２０５，２０４
の抵抗値をＲとすると、トランジスタ２１７ 、２１８
のベースには、入力端子２０１．２０２に加わるパルス
の状態により、 ＨＩＧｆ（レベル電圧はＶＣＣにＪｆ
ｆｌレベル電圧はＶｃｃ−Ｉ、Ｒとなる。
抵抗２０５を流れる電流値を工１、抵抗２０５，２０４
の抵抗値をＲとすると、トランジスタ２１７ 、２１８
のベースには、入力端子２０１．２０２に加わるパルス
の状態により、 ＨＩＧｆ（レベル電圧はＶＣＣにＪｆ
ｆｌレベル電圧はＶｃｃ−Ｉ、Ｒとなる。
また、トランジスタ２１２（または２１５）、抵抗２０
６（または２０７）を流れる電流をそれぞれＩ２とし、
トランジスタ２１７’、２１８のＶＢＥをＶＢＥｔとす
ると、出力端子２２０，２２１のＨＩＧＨレベル電圧は
ｖｃｃ −ＶＢＥｚ、ＬＣＷレベル電圧はＶｃｃ ＬＲ
ＶＢＥ２となる。
６（または２０７）を流れる電流をそれぞれＩ２とし、
トランジスタ２１７’、２１８のＶＢＥをＶＢＥｔとす
ると、出力端子２２０，２２１のＨＩＧＨレベル電圧は
ｖｃｃ −ＶＢＥｚ、ＬＣＷレベル電圧はＶｃｃ ＬＲ
ＶＢＥ２となる。
よって、ＨＩＧＦ（レベルとＬＣ％ｌ’Ｖレベルの中点
電圧は、 （（ＶＣＣ−ＶＢＥ２）＋（ＶＣＣ−ＩＩＲ−ＶＢＥ２
） ）／２”Ｖｃｃ −ＶＢＥ、−ＬＲ／２ ・・・・
・・・・・ ■となる。
電圧は、 （（ＶＣＣ−ＶＢＥ２）＋（ＶＣＣ−ＩＩＲ−ＶＢＥ２
） ）／２”Ｖｃｃ −ＶＢＥ、−ＬＲ／２ ・・・・
・・・・・ ■となる。
一方、制御抵抗としての抵抗２６５の抵抗値をＶ２とし
、抵抗２３６の値を抵抗２０５と同じにすることにより
、抵抗２３５に流れる電流はＩ、となり、第２エミツタ
ホロワを構成するトランジスタ２３００ベース電位は（
Ｖｃｃ −”” ）となる。
、抵抗２３６の値を抵抗２０５と同じにすることにより
、抵抗２３５に流れる電流はＩ、となり、第２エミツタ
ホロワを構成するトランジスタ２３００ベース電位は（
Ｖｃｃ −”” ）となる。
また、抵抗２５７の値を抵抗２０６ （２０７）と同じ
にすることにより、トランジスタ２６０に流れる電流は
Ｉ、となりトランジスタ２６０のＶＢＥはＶＢＥ２と等
しく出力端子２３８は、 ＶＣＣ一旦−ＶＢＥｔ・・・・・・・・・ ■となり、
前記０式の値と同じになる。
にすることにより、トランジスタ２６０に流れる電流は
Ｉ、となりトランジスタ２６０のＶＢＥはＶＢＥ２と等
しく出力端子２３８は、 ＶＣＣ一旦−ＶＢＥｔ・・・・・・・・・ ■となり、
前記０式の値と同じになる。
上記■、■式より明らかなように、電源電圧ＶＣＣが変
化したり、温度によりＩ、 、 Ｉ、が変化して、出力
端子２２０，２２１のＨＩＧＨレベル・ＬＣＷレベル電
圧が変動しても、出力端子２３８は常に、ＨＩＧＨレベ
ル・Ｌ（７ｉＶレベル電圧の中点の電位を保っている。
化したり、温度によりＩ、 、 Ｉ、が変化して、出力
端子２２０，２２１のＨＩＧＨレベル・ＬＣＷレベル電
圧が変動しても、出力端子２３８は常に、ＨＩＧＨレベ
ル・Ｌ（７ｉＶレベル電圧の中点の電位を保っている。
この出力端子２３８をトランジスタ２１６０ベースに接
続すれば、このＮＯＲ［ａ ＩＭを多段接続したディジ
タル回路において、入力レベルのＨＩＧＨ（レベル・Ｌ
（７Ｗレベルの判定を、最もマージンの大きい中点の電
圧において行なうことができ、電圧・温度の変化に強く
、ノイズマージンの太きい安定したディジタル回路を構
成することができる。
続すれば、このＮＯＲ［ａ ＩＭを多段接続したディジ
タル回路において、入力レベルのＨＩＧＨ（レベル・Ｌ
（７Ｗレベルの判定を、最もマージンの大きい中点の電
圧において行なうことができ、電圧・温度の変化に強く
、ノイズマージンの太きい安定したディジタル回路を構
成することができる。
以上の説明はＮＯＲ回路について述べたが、負荷抵抗と
トランジスタから構成される同様のＩＮＶＥＲＴＥＲ回
Ｍ 、 ＡＮＤ 回路、 Ｅ−ＯＲ回Ｍ 、 Ｄ−ＦＦ
回路などの多段接続したディジタル回路においても同一
効果がある。
トランジスタから構成される同様のＩＮＶＥＲＴＥＲ回
Ｍ 、 ＡＮＤ 回路、 Ｅ−ＯＲ回Ｍ 、 Ｄ−ＦＦ
回路などの多段接続したディジタル回路においても同一
効果がある。
第５図は、ダイオード接続したトランジスタ２４１．２
４２を設けることにより、リミッタ効果を持たせたＮＯ
Ｒ回路である。第５図において、第４図と同一の符号は
同一または同等部分をあられしている。
４２を設けることにより、リミッタ効果を持たせたＮＯ
Ｒ回路である。第５図において、第４図と同一の符号は
同一または同等部分をあられしている。
トランジスタ２４１．２４２に電流が流れたときのＶＢ
Ｅ ヲＶＢＥＩ トスル。トランジスタ２１７，２１８
ノヘースには、入力端子２０１ 、２０２に加わるパル
スの状態により、ＨＩＧＨレベル電圧はＶＣＣに、ＬＯ
Ｗレベル電圧は（Ｖｃｃ −ｖ、Ｅ、 ）となる。
Ｅ ヲＶＢＥＩ トスル。トランジスタ２１７，２１８
ノヘースには、入力端子２０１ 、２０２に加わるパル
スの状態により、ＨＩＧＨレベル電圧はＶＣＣに、ＬＯ
Ｗレベル電圧は（Ｖｃｃ −ｖ、Ｅ、 ）となる。
よって、出力端子２２０ 、２２１のＨＩＧＨレベル電
圧は（Ｖｃｃ −ｖ、、 ） 、ＬＣＷレベル電圧は（
Ｖｃｃ −ＶＢＥＩ −ＶＢＥ２ ）となり、ＨＩＧＨ
レベルとＬ（Ｎレベルの中点の電圧は、 （（Ｖｃｃ−Ｖｎ＋＝２） ＋（Ｖｃｃ −ＶＢＥＩ−
ＶＢＥ２月／２” ｖｃｃ −ＶＢＥ２− ＶＢＥＩ／
２−・−−−−−−−■となる。一方、抵抗２５５，２
５５’の値を、ともに恥にすると、この抵抗２３５，２
３５’と並列に設けたトランジスタ２４６のＶＢＥはＶ
ＢＥｌとなり、抵抗２５５゜２５５′の接続点Ｐの電位
はＶ。、 −ＶＢＥＩ／’！となる。よって、出力端子
２３８は、 ｙｏｃ−ＶＢＥＩ／２− ＶＢＥ２ ・・・・・・・・
・ ■となり、前記０式と一致する。
圧は（Ｖｃｃ −ｖ、、 ） 、ＬＣＷレベル電圧は（
Ｖｃｃ −ＶＢＥＩ −ＶＢＥ２ ）となり、ＨＩＧＨ
レベルとＬ（Ｎレベルの中点の電圧は、 （（Ｖｃｃ−Ｖｎ＋＝２） ＋（Ｖｃｃ −ＶＢＥＩ−
ＶＢＥ２月／２” ｖｃｃ −ＶＢＥ２− ＶＢＥＩ／
２−・−−−−−−−■となる。一方、抵抗２５５，２
５５’の値を、ともに恥にすると、この抵抗２３５，２
３５’と並列に設けたトランジスタ２４６のＶＢＥはＶ
ＢＥｌとなり、抵抗２５５゜２５５′の接続点Ｐの電位
はＶ。、 −ＶＢＥＩ／’！となる。よって、出力端子
２３８は、 ｙｏｃ−ＶＢＥＩ／２− ＶＢＥ２ ・・・・・・・・
・ ■となり、前記０式と一致する。
上記■、■式より明らかなように、電源電圧ＶＣＣが変
化したり、温度によりＶＢＥＩ ｒ ＶＢＥｔの値が変
化しても、出力端子２３８は、ＨＩＧＦ（レベル、ＬＯ
９Ｖレベル電圧の中点の電位を保っている。
化したり、温度によりＶＢＥＩ ｒ ＶＢＥｔの値が変
化しても、出力端子２３８は、ＨＩＧＦ（レベル、ＬＯ
９Ｖレベル電圧の中点の電位を保っている。
この出力端子２３８をトランジスタ２１６０ペースに接
続すれば、このリミッタ効果を持たせたＮＯＲ回路を多
段接続したディジタル回路において、電圧・温度の変化
に強く、ノイズマージンの大きい安定した動作を行なう
ことができる。
続すれば、このリミッタ効果を持たせたＮＯＲ回路を多
段接続したディジタル回路において、電圧・温度の変化
に強く、ノイズマージンの大きい安定した動作を行なう
ことができる。
以上の説明か、ら明らかなように、本発明によれば、デ
ィジタル回路に対して、入力パルスのレベル判定を最も
マージンの大きい点、つまり、中点の電圧で行なうこと
ができ、電圧・温度変動およびノイズなどの外乱に対し
て強く安定したロジック動作を行なうディジタル回路を
構成することができる。従って、このディジタル回路を
適用することにより、データの誤り率の少ないディジタ
ルオーディオ再生装置を得ることができる効果がある。
ィジタル回路に対して、入力パルスのレベル判定を最も
マージンの大きい点、つまり、中点の電圧で行なうこと
ができ、電圧・温度変動およびノイズなどの外乱に対し
て強く安定したロジック動作を行なうディジタル回路を
構成することができる。従って、このディジタル回路を
適用することにより、データの誤り率の少ないディジタ
ルオーディオ再生装置を得ることができる効果がある。
第１図はディジタルオーディオ再生装置のブロック図、
第２図はトランジスタで構成したＮＯＲ回路図、第３図
は従来のバイアス回路図、第４図は本発明の一実施例を
示すＮＯＲ回路図、第５図は本発明の他の実施例を示す
リミッタ付きのＮＯＲ回路図である。 １０１・・・記録媒体、１０４・・・データストローブ
回路、１０５・・・ディジタル信号処理回路、１０６・
・・ディジタル・アナログ変換回路、２０１．２０２・
・・入力端子、２２０ 、２２１ 、２３８・・・出力
端子、２０３〜２０７ 、２５５〜２３７・・・抵抗、
２０８〜２１０・・・電圧源、第 ２ａ 第３０ 第４０ 第５乙
第２図はトランジスタで構成したＮＯＲ回路図、第３図
は従来のバイアス回路図、第４図は本発明の一実施例を
示すＮＯＲ回路図、第５図は本発明の他の実施例を示す
リミッタ付きのＮＯＲ回路図である。 １０１・・・記録媒体、１０４・・・データストローブ
回路、１０５・・・ディジタル信号処理回路、１０６・
・・ディジタル・アナログ変換回路、２０１．２０２・
・・入力端子、２２０ 、２２１ 、２３８・・・出力
端子、２０３〜２０７ 、２５５〜２３７・・・抵抗、
２０８〜２１０・・・電圧源、第 ２ａ 第３０ 第４０ 第５乙
Claims (1)
- 【特許請求の範囲】 ｆｉ＋ ペースに入力パルスを加えられる複数個の第１
トランジスタ群と、ペースにバイアス電圧を加えられる
第２トランジスタと、それぞれ上記第１トランジスタ群
および第２トランジスタのコレクタに接続した負荷抵抗
と、この負荷抵抗から出力を得る第１エミツタホロワと
からなるディジタル回路において、上記負荷抵抗の１／
！の抵抗値を有し、かつ、上記第１トランジスタ群に流
れる電流と同じ値の電流を流す制御抵抗と、この制御抵
抗の端子電圧を入力とし、かつ、上記第１エミツタホロ
ワと同じ電流値で駆動される第２エミツタホロワとを具
備し、この第２エミツタホロワの出力電圧を、上記第２
トランジスタのペースに、バイアス電圧として印加する
ことを特徴とするディジタル回路。 （２） ダイオード接続したトランジスタを並列に接続
した負荷抵抗を用いることを特徴とする特許
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP341384A JPS60148224A (ja) | 1984-01-13 | 1984-01-13 | デイジタル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP341384A JPS60148224A (ja) | 1984-01-13 | 1984-01-13 | デイジタル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148224A true JPS60148224A (ja) | 1985-08-05 |
Family
ID=11556693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP341384A Pending JPS60148224A (ja) | 1984-01-13 | 1984-01-13 | デイジタル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148224A (ja) |
-
1984
- 1984-01-13 JP JP341384A patent/JPS60148224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US5170079A (en) | Collector dot and circuit with latched comparator | |
| JPS61500762A (ja) | 切換えられる負荷電流源を備えたｅｃｌゲ−ト | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JPH06168594A (ja) | 半導体記憶装置 | |
| JPS60148224A (ja) | デイジタル回路 | |
| JPS58138111A (ja) | 差動検出回路 | |
| KR900000103B1 (ko) | 차동 증폭기 | |
| JPH06119606A (ja) | Ｈブリッジ回路 | |
| US3573496A (en) | Dc sense amplifier | |
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JP3509339B2 (ja) | 信号処理ｉｃにおける電流発生回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPS6135628B2 (ja) | ||
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JPS60251712A (ja) | ボリュウム回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS61273191A (ja) | 電子ガバナ | |
| JPS6161286B2 (ja) | ||
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPS631213A (ja) | Ｃｍｏｓ−ｅｃｌレベル変換回路 | |
| JPS59109923A (ja) | 並列式直流電圧調整器 |