CN116633314A - 一种自适应连续时间线性均衡电路 - Google Patents

一种自适应连续时间线性均衡电路 Download PDF

Info

Publication number
CN116633314A
CN116633314A CN202310921830.7A CN202310921830A CN116633314A CN 116633314 A CN116633314 A CN 116633314A CN 202310921830 A CN202310921830 A CN 202310921830A CN 116633314 A CN116633314 A CN 116633314A
Authority
CN
China
Prior art keywords
mos tube
resistor
full
equalizer
peak detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310921830.7A
Other languages
English (en)
Other versions
CN116633314B (zh
Inventor
林少衡
林永辉
彭慧耀
陈林城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Youxun Chip Co ltd
Original Assignee
Xiamen UX High Speed IC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen UX High Speed IC Co Ltd filed Critical Xiamen UX High Speed IC Co Ltd
Priority to CN202310921830.7A priority Critical patent/CN116633314B/zh
Publication of CN116633314A publication Critical patent/CN116633314A/zh
Application granted granted Critical
Publication of CN116633314B publication Critical patent/CN116633314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种自适应连续时间线性均衡电路，其包括形成闭环控制的均衡器EQ、全频峰值检波器PD1、低频峰值检波器PD2以及全差分运放FDOP。本发明通过全频峰值检波器PD1和低频峰值检波器PD2来分别检测均衡器EQ输出的输出差分信号的全频段幅值和低频段幅值，然后通过全差分运放FDOP将全频段幅值和低频段幅值的差值与预设阈值进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，从而使得差分输出信号的全频段幅值与低频段幅值的差值和预设阈值相符，进而使得均衡器EQ的均衡补偿自动达到最佳，同时能使得均衡器EQ的低频本征增益维持恒定。

Description

一种自适应连续时间线性均衡电路
技术领域
本发明涉及通信领域，特别是指一种自适应连续时间线性均衡电路。
背景技术
在现有的通信领域的高速信号传输系统中，信号载频/速率越来越高，信号传输介质（如封装绑定线/PCB传输线/连接器等）的寄生分布参数都会对高频信号形成严重的插入损耗（Insert Loss），导致高频信号经过传输介质传输后信号完整性严重劣化，高频分量严重衰减，群延时增大，眼图开口度下降，信号抖动增大，误码率增大。
为了补偿高频信号传输中的插入损耗，一般在接收机前端一般会采用连时间续线性均衡器（continuous time linear equalizer，CTLE）进行补偿，典型的连时间续线性均衡器的结构如图1所示，现有的连时间续线性均衡器包括电阻R0-1、电阻R0-2、三极管Q1-1、三极管Q1-2、电流源I0-1、电流源I0-2、电容C0和电阻RP，现有连时间续线性均衡器通过调节电阻RP的阻值，从而调节低频段的增益并保持高频（Nyquest频点）的增益恒定，进而构造出低频段与高频段的增益差，以补偿抵消高频输入信号的插入损耗，达到连时间续线性均衡器的高频输出信号的频响曲线的平滑。
但是现有的连续时间线性均衡器是以牺牲低频本征增益和减小信号输出幅度为代价来补偿高频输入信号的高频损耗；这样，在某些场景中，如对输入噪声敏感的接收机，由于输入信号本身的强度很小，如果再通过现有的连续时间线性均衡器降低低频本征增益，这就会导致输出信号的信噪比下降，从而影响接收灵敏度。
此外，对于不同输入信号的插入损耗，需要不同的均衡增益进行补偿；如果均衡增益过小则会补偿不到位；而如果均衡增益过大而导致眼图过充，抖动增大；为此，传统作法是采用预设的分段式阻容阵列，再通过可编程控制开关进行切换，来达到分段调节均衡增益的目的；但这种调节均衡增益的方式的分段数量有限，可能无法达到最佳补偿；而且有时无法预估产品的最终应用场景（具体的输入插入损耗量），这种调节均衡增益的方式产生的固定的均衡增益预设值难以适应所有场景，无法实现自适应。
有鉴于上述问题的存在，有必要研究一种自适应连续时间线性均衡电路，其能实现自适应均衡增益调节而能自动调节最佳补偿量，同时还能在整个均衡增益调节范围内保持低频本征增益恒定。
发明内容
本发明的目的在于提供一种自适应连续时间线性均衡电路，其能实现自适应均衡增益调节而能自动调节最佳补偿量，同时还能在整个均衡增益调节范围内保持低频本征增益恒定。
为了达成上述目的，本发明的解决方案是：
一种自适应连续时间线性均衡电路，其包括均衡器EQ、全频峰值检波器PD1、低频峰值检波器PD2以及全差分运放FDOP；均衡器EQ的第一差分输入端INN和第二差分输入端INP用于接收差分输入信号，均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP用于输出差分输出信号，均衡器EQ具有低峰化传输路径和高峰化传输路径，低峰化传输路径和高峰化传输路径的本征增益相同，低峰化传输路径具有较平坦频带响应的传输函数特性，高峰化传输路径具有最大化高频峰化的传输函数特征；全频峰值检波器PD1的第一输入端IN1_1和第二输入端IN2_1分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，全频峰值检波器PD1用于检测均衡器EQ输出的差分输出信号的全频段幅值，全频峰值检波器PD1的输出端FBP用于输出与差分输出信号的全频段幅值对应的全频段幅值信号；低频峰值检波器PD2的第一输入端IN1_2和第二输入端IN2_2分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，低频峰值检波器PD2用于检测均衡器EQ输出的差分输出信号的低频段幅值，低频峰值检波器PD2的输出端LBP用于输出与差分输出信号的低频段幅值对应的低频段幅值信号；全差分运放FDOP的同相输入端和反相输入端分别连接全频峰值检波器PD1的输出端FBP和低频峰值检波器PD2的输出端LBP，全差分运放FDOP的同相输出端和反相输出端分别连接均衡器EQ的第一调节端EQN和第二调节端EQP；全差分运放FDOP用于将差分输出信号的全频端幅值和低频段幅值的差值与预设阈值进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，以使得差分输出信号的全频段幅值和低频段幅值的差值与预设阈值相符；预设阈值为当全频峰值检波器PD1和低频峰值检波器PD2无交流信号输入时全频峰值检波器PD1的输出端FBP的直流共模电压和低频峰值检波器PD2的的输出端LBP的直流共模电压的差值。
所述均衡器EQ包括MOS管M1-1、MOS管M1-2、MOS管M1-3、MOS管M1-4、MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7、MOS管M2-8、电流源I1-1、电流源I1-2、电流源I1-3、电流源I1-4、电阻RL-1、电阻RL-2、电阻RL-3、电阻RL-4、电阻RS-1、电阻RS-2、电容CL-1、电容CL-2和电容CS；MOS管M1-1、MOS管M1-2、MOS管M1-3和MOS管M1-4的尺寸相同，MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7和MOS管M2-8的尺寸相同，电流源I1-1、电流源I1-2、电流源I1-3和电流源I1-4输出的电流相同，电阻RL-1、电阻RL-2、电阻RL-3和电阻RL-4的阻值相同，电阻RS-1和电阻RS-2的阻值相同，电容CL-1和电容CL-2的电容值相同；电阻RL-1的第一端、电阻RL-2的第一端、电阻RL-3的第一端、电阻RL-4的第一端、电容CL-1的第一端和电容CL-2的第一端连接电源VCC，电阻RL-1的第二端、电容CL-1的第二端、MOS管M2-1的漏极和MOS管M2-5的漏极连接均衡器EQ的第一差分输出端OUTN，电阻RL-4的第二端、电容CL-2的第二端、MOS管M2-4的漏极和MOS管M2-8的漏极连接均衡器EQ的第二差分输出端OUTP，电阻RL-2的第二端连接MOS管M2-2的漏极和MOS管M2-3的漏极，电阻RL-3的第二端连接MOS管M2-6的漏极和MOS管M2-7的漏极，MOS管M2-1的栅极、MOS管M2-4的栅极、MOS管M2-6的栅极和MOS管M2-7的栅极连接均衡器EQ的第一调节端EQN，MOS管M2-2的栅极、MOS管M2-3的栅极、MOS管M2-5的栅极和MOS管M2-8的栅极连接均衡器EQ的第二调节端EQP，MOS管M2-1的源极和MOS管M2-2的源极连接MOS管M1-1的漏极，MOS管M2-3的源极和MOS管M2-4的源极连接MOS管M1-2的漏极，MOS管M2-5的源极和MOS管M2-6的源极连接MOS管M1-3的漏极，MOS管M2-7的源极和MOS管M2-8的源极连接MOS管M1-4的漏极，MOS管M1-1的栅极和MOS管M1-3的栅极连接均衡器EQ的第二差分输入端INP，MOS管M1-2的栅极和MOS管M1-4的栅极连接均衡器EQ的第一差分输入端INN，MOS管M1-1的源极连接电流源I1-1的输入端和电阻RS-1的第一端，MOS管M1-2的源极连接电流源I1-2的输入端和电阻RS-1的第二端，MOS管M1-3的源极连接电流源I1-3的输入端、电阻RS-2的第一端和电容CS的第一端，MOS管M1-4的源极连接电流源I1-4的输入端、电阻RS-2的第二端和电容CS的第二端，电流源I1-1的输出端、电流源I1-2的输出端、电流源I1-3的输出端和电流源I1-4的输出端接地。
所述全频峰值检波器PD1包括MOS管M3-1、MOS管M3-2、电阻R1-1、电阻R2-1、电阻R3-1、电阻R4-1、电容C1-1和电容C2-1；电阻R3-1的第一端连接电源VCC，电阻R3-1的第二端连接MOS管M3-1的漏极和MOS管M3-2的漏极，MOS管M3-1的栅极连接全频峰值检波器PD1的第一输入端IN1_1，MOS管M3-2的栅极连接全频峰值检波器PD1的第二输入端IN2_1，MOS管M3-1的源极和MOS管M3-2的源极连接电阻R2-1的第一端，电阻R2-1的第二端连接电阻R1-1的第一端、电阻R4-1的第一端和电容C1-1的第一端，电阻R4-1的第二端和电容C2-1的第一端连接全频峰值检波器PD1的输出端FBP，电阻R1-1的第二端、电容C1-1的第二端和电容C2-1的第二端接地；所述低频峰值检波器PD2包括MOS管M3-3、MOS管M3-4、电阻R1-2、电阻R2-2、电阻R3-2、电阻R4-2、电阻R5-1、电阻R5-2、电容C1-2和电容C2-2；电阻R3-2的第一端连接电源VCC，电阻R3-2的第二端连接MOS管M3-3的漏极和MOS管M3-4的漏极，电阻R5-2的第一端连接低频峰值检波器PD2的第一输入端IN1_2，电阻R5-1的第一端连接低频峰值检波器PD2的第二输入端IN2_2，电阻R5-1的第二端连接MOS管M3-3的栅极，电阻R5-2的第二端连接MOS管M3-4的栅极，MOS管M3-3的源极和MOS管M3-4的源极连接电阻R2-2的第一端、电阻R4-2的第一端和电容C1-2的第一端，电阻R2-2的第二端连接电阻R1-2的第一端，电阻R4-2的第二端和电容C2-2的第一端连接低频峰值检波器PD2的输出端LBP，电阻R1-2的第二端、电容C1-2的第二端和电容C2-2的第二端接地；MOS管M3-1、MOS管M3-2、MOS管M3-3和MOS管M3-4的尺寸相同，电阻R1-1和电阻R1-2的阻值相同，电阻R2-1和电阻R2-2的阻值相同，电阻R3-1和电阻R3-2的阻值相同，电阻R4-1和电阻R4-2的阻值相同，电阻R5-1和电阻R5-2的阻值相同，电容C1-1和电容C1-2的电容值相同，电容C2-1和电容C2-2的电容值相同。
所述的一种自适应连续时间线性均衡电路还包括米勒补偿电容Cc-1和米勒补偿电容Cc-2，米勒补偿电容Cc-1的两端分别连接全频峰值检波器PD1的输出端FBP和均衡器EQ的第二调节端EQP，米勒补偿电容Cc-2的两端分别连接低频峰值检波器PD2的输出端LBP和均衡器EQ的第一调节端EQN。
采用上述方案后，本发明通过全频峰值检波器PD1和低频峰值检波器PD2来分别检测均衡器EQ输出的输出差分信号的全频段幅值和低频段幅值，然后通过全差分运放FDOP将全频段幅值和低频段幅值的差值（即全频段幅值信号与低频段幅值信号的幅值差值）与预设阈值（即当全频峰值检波器PD1和低频峰值检波器PD2无交流信号输入时全频峰值检波器PD1的输出端FBP的直流共模电压和低频峰值检波器PD2的的输出端LBP的直流共模电压的差值）进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，从而使得均衡器EQ输出的差分输出信号的全频段幅值与低频段幅值的差值和预设阈值相符，此时便补偿了插入损耗，使得均衡器EQ的均衡补偿自动达到最佳，同时能使得均衡器EQ的低频本征增益维持恒定。
附图说明
图1为现有的连续时间线性均衡器的电路原理图。
图2为本发明的一种自适应连续时间线性均衡电路的原理框图。
图3为本发明的均衡器EQ的电路原理图。
图4为本发明的全频峰值检波器PD1的电路原理图。
图5为本发明的低频峰值检波器PD2的电路原理图。
图6为本发明的一种自适应连续时间线性均衡电路在整个均衡增益调整范围内的低频本征增益变化曲线图。
图7为未使用均衡补偿的均衡器和本发明的一种自适应连续时间线性均衡电路在插入损耗为0dB时的输出眼图。
图8为本发明的一种自适应连续时间线性均衡电路在插入损耗为0dB时的闭环锁定示意图。
图9为未使用均衡补偿的均衡器在插入损耗为5dB时的输出眼图。
图10为本发明的一种自适应连续时间线性均衡电路在插入损耗为5dB时的输出眼图。
图11为本发明的一种自适应连续时间线性均衡电路在插入损耗为5dB时的闭环锁定示意图。
图12为未使用均衡补偿的均衡器在插入损耗为10dB时的输出眼图。
图13为本发明的一种自适应连续时间线性均衡电路在插入损耗为10dB时的输出眼图。
图14为本发明的一种自适应连续时间线性均衡电路在插入损耗为10dB时的闭环锁定示意图。
具体实施方式
为了进一步解释本发明的技术方案，下面通过具体实施例来对本发明进行详细阐述。
如图2至图5所示，本发明揭示了一种自适应连续时间线性均衡电路，其包括均衡器EQ、全频峰值检波器PD1、低频峰值检波器PD2以及全差分运放FDOP；均衡器EQ的第一差分输入端INN和第二差分输入端INP用于接收差分输入信号，均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP用于输出差分输出信号，均衡器EQ具有低峰化传输路径和高峰化传输路径，低峰化传输路径和高峰化传输路径的本征增益相同，低峰化传输路径具有较平坦频带响应的传输函数特性，高峰化传输路径具有最大化高频峰化的传输函数特征；全频峰值检波器PD1的第一输入端IN1_1和第二输入端IN2_1分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，全频峰值检波器PD1用于检测均衡器EQ输出的差分输出信号的全频段幅值，全频峰值检波器PD1的输出端FBP用于输出与差分输出信号的全频段幅值对应的全频段幅值信号；低频峰值检波器PD2的第一输入端IN1_2和第二输入端IN2_2分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，低频峰值检波器PD2用于检测均衡器EQ输出的差分输出信号的低频段幅值，低频峰值检波器PD2的输出端LBP用于输出与差分输出信号的低频段幅值对应的低频段幅值信号；全差分运放FDOP的同相输入端和反相输入端分别连接全频峰值检波器PD1的输出端FBP和低频峰值检波器PD2的输出端LBP，全差分运放FDOP的同相输出端和反相输出端分别连接均衡器EQ的第一调节端EQN和第二调节端EQP；全差分运放FDOP用于将差分输出信号的全频端幅值和低频段幅值的差值与预设阈值进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，以使得差分输出信号的全频段幅值和低频段幅值的差值与预设阈值相符；预设阈值为当全频峰值检波器PD1和低频峰值检波器PD2无交流信号输入时全频峰值检波器PD1的输出端FBP的直流共模电压和低频峰值检波器PD2的的输出端LBP的直流共模电压的差值。
在本发明中，基于插入损耗随频率增大而增大的变化特性，本发明通过全频峰值检波器PD1和低频峰值检波器PD2来分别检测均衡器EQ输出的输出差分信号的全频段幅值和低频段幅值，然后通过全差分运放FDOP将全频段幅值和低频段幅值的差值（即全频段幅值信号与低频段幅值信号的幅值差值）和预设阈值（即当全频峰值检波器PD1和低频峰值检波器PD2无交流信号输入时全频峰值检波器PD1的输出端FBP的直流共模电压和低频峰值检波器PD2的的输出端LBP的直流共模电压的差值）进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，从而使得均衡器EQ输出的差分输出信号的全频段幅值与低频段幅值的差值和预设阈值相符，此时便补偿了插入损耗，使得均衡器EQ的均衡补偿自动达到最佳，同时能使得均衡器EQ的低频本征增益维持恒定。
配合图3所示，本发明的均衡器可包括MOS管M1-1、MOS管M1-2、MOS管M1-3、MOS管M1-4、MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7、MOS管M2-8、电流源I1-1、电流源I1-2、电流源I1-3、电流源I1-4、电阻RL-1、电阻RL-2、电阻RL-3、电阻RL-4、电阻RS-1、电阻RS-2、电容CL-1、电容CL-2和电容CS；其中，MOS管M1-1、MOS管M1-2、MOS管M1-3和MOS管M1-4的尺寸相同，MOS管M1-1、MOS管M1-2、MOS管M1-3和MOS管M1-4的跨导为gM1，MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7和MOS管M2-8的尺寸相同，MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7和MOS管M2-8的跨导为gM2,电流源I1-1、电流源I1-2、电流源I1-3和电流源I1-4输出的电流相同，电阻RL-1、电阻RL-2、电阻RL-3和电阻RL-4的阻值相同，电阻RL-1、电阻RL-2、电阻RL-3和电阻RL-4的阻值为RL，电阻RS-1和电阻RS-2的阻值相同，电阻RS-1和电阻RS-2的阻值为RS，电容CL-1和电容CL-2的电容值相同,电容CL-1和电容CL-2的电容值为CL；电阻RL-1的第一端、电阻RL-2的第一端、电阻RL-3的第一端、电阻RL-4的第一端、电容CL-1的第一端和电容CL-2的第一端连接电源VCC，电阻RL-1的第二端、电容CL-1的第二端、MOS管M2-1的漏极和MOS管M2-5的漏极连接均衡器EQ的第一差分输出端OUTN，电阻RL-4的第二端、电容CL-2的第二端、MOS管M2-4的漏极和MOS管M2-8的漏极连接均衡器EQ的第二差分输出端OUTP，电阻RL-2的第二端连接MOS管M2-2的漏极和MOS管M2-3的漏极，电阻RL-3的第二端连接MOS管M2-6的漏极和MOS管M2-7的漏极，MOS管M2-1的栅极、MOS管M2-4的栅极、MOS管M2-6的栅极和MOS管M2-7的栅极连接均衡器EQ的第一调节端EQN，MOS管M2-2的栅极、MOS管M2-3的栅极、MOS管M2-5的栅极和MOS管M2-8的栅极连接均衡器EQ的第二调节端EQP，MOS管M2-1的源极和MOS管M2-2的源极连接MOS管M1-1的漏极，MOS管M2-3的源极和MOS管M2-4的源极连接MOS管M1-2的漏极，MOS管M2-5的源极和MOS管M2-6的源极连接MOS管M1-3的漏极，MOS管M2-7的源极和MOS管M2-8的源极连接MOS管M1-4的漏极，MOS管M1-1的栅极和MOS管M1-3的栅极连接均衡器EQ的第二差分输入端INP，MOS管M1-2的栅极和MOS管M1-4的栅极连接均衡器EQ的第一差分输入端INN，MOS管M1-1的源极连接电流源I1-1的输入端和电阻RS-1的第一端，MOS管M1-2的源极连接电流源I1-2的输入端和电阻RS-1的第二端，MOS管M1-3的源极连接电流源I1-3的输入端、电阻RS-2的第一端和电容CS的第一端，MOS管M1-4的源极连接电流源I1-4的输入端、电阻RS-2的第二端和电容CS的第二端，电流源I1-1的输出端、电流源I1-2的输出端、电流源I1-3的输出端和电流源I1-4的输出端接地。
在本发明的均衡器EQ中，MOS管M1-1、MOS管M1-2、电流源I1-1、电流源I1-2和电阻RS-1形成均衡器EQ的低峰化传输路径，MOS管M1-3、MOS管M1-4、电流源I1-3、电流源I1-4、电阻RS-2和电容CS则形成均衡器EQ的高峰化传输路径。
本发明当均衡器EQ的第一调节端EQN的电压远大于第二调节端EQP的电压时，此时低峰化传输路径的信号全部流向电阻RL-2，高峰化传输路径的信号则全部流向电阻RL-4，此时，均衡器EQ的输出传递函数可近似表示为：
本发明当均衡器EQ的第一调节端EQN的电压远小于第二调节端EQP的电压时，此时低峰化传输路径的信号全部流向电阻RL-1，高峰化传输路径的信号则全部流向电阻RL-3，此时，均衡器EQ的输出传递函数可近似表示为：
由上可见，低峰化传输路径和高峰化传输路径具有相同的低频本征增益，低峰化路径最小均衡增益为0，高峰化路径具有最大均衡增益EQGian1。当第一调节端EQN和第二调节端EQP的电压不足以使得MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7和MOS管M2-8完全关断或打开时，则均衡器EQ的整体输出维持低频本征增益恒定，均衡器EQ的均衡增益处于最小均衡增益到最大均衡增益EQGian1之间，均衡器EQ的均衡增益受控于第一调节端EQN和第二调节端EQP的电压的单调变化。
配合图4所示，所述全频峰值检波器PD1包括MOS管M3-1、MOS管M3-2、电阻R1-1、电阻R2-1、电阻R3-1、电阻R4-1、电容C1-1和电容C2-1；电阻R3-1的第一端连接电源VCC，电阻R3-1的第二端连接MOS管M3-1的漏极和MOS管M3-2的漏极，MOS管M3-1的栅极连接全频峰值检波器PD1的第一输入端IN1_1，MOS管M3-2的栅极连接全频峰值检波器PD1的第二输入端IN2_1，MOS管M3-1的源极和MOS管M3-2的源极连接电阻R2-1的第一端，电阻R2-1的第二端连接电阻R1-1的第一端、电阻R4-1的第一端和电容C1-1的第一端，电阻R4-1的第二端和电容C2-1的第一端连接全频峰值检波器PD1的输出端FBP，电阻R1-1的第二端、电容C1-1的第二端和电容C2-1的第二端接地；配合图5所示，所述低频峰值检波器PD2包括MOS管M3-3、MOS管M3-4、电阻R1-2、电阻R2-2、电阻R3-2、电阻R4-2、电阻R5-1、电阻R5-2、电容C1-2和电容C2-2；电阻R3-2的第一端连接电源VCC，电阻R3-2的第二端连接MOS管M3-3的漏极和MOS管M3-4的漏极，电阻R5-2的第一端连接低频峰值检波器PD2的第一输入端IN1_2，电阻R5-1的第一端连接低频峰值检波器PD2的第二输入端IN2_2，电阻R5-1的第二端连接MOS管M3-3的栅极，电阻R5-2的第二端连接MOS管M3-4的栅极，MOS管M3-3的源极和MOS管M3-4的源极连接电阻R2-2的第一端、电阻R4-2的第一端和电容C1-2的第一端，电阻R2-2的第二端连接电阻R1-2的第一端，电阻R4-2的第二端和电容C2-2的第一端连接低频峰值检波器PD2的输出端LBP，电阻R1-2的第二端、电容C1-2的第二端和电容C2-2的第二端接地；MOS管M3-1、MOS管M3-2、MOS管M3-3和MOS管M3-4的尺寸相同,MOS管M3-1、MOS管M3-2、MOS管M3-3和MOS管M3-4的跨导gM3，电阻R1-1和电阻R1-2的阻值相同，电阻R1-1和电阻R1-2的阻值为R1，电阻R2-1和电阻R2-2的阻值相同，电阻R2-1和电阻R2-2的阻值为R2，电阻R3-1和电阻R3-2的阻值相同，电阻R3-1和电阻R3-2的阻值为R3，电阻R4-1和电阻R4-2的阻值相同，电阻R4-1和电阻R4-2的阻值为R4，电阻R5-1和电阻R5-2的阻值相同，电阻R5-1和电阻R5-2的阻值为R5，电容C1-1和电容C1-2的电容值相同，电容C1-1和电容C1-2的电容值为C1，电容C2-1和电容C2-2的电容值相同，电容C2-1和电容C2-2的电容值为C2。
在本发明的全频峰值检波器PD1中，均衡器EQ输出的差分输出信号输入到该全频峰值检波器PD1，并通过电容C1-1保持峰值幅度（即无输入信号时的静态直流电压叠加保持峰值电压），然后再经过电阻R4-1和电容C2-1进行低通滤波后输出。在本发明的低频峰值检波器PD2中，均衡器EQ输出的差分输出信输入到该低频峰值检波器PD2时会先通过电阻R5-1和电阻R5-2进行低通滤波，然后再经过电阻R4-2和电容C2-2进行低通滤波后输出。
本发明的低频峰值检波器PD2和全频峰值检波器PD1输出电压为：
其中：为低频峰值检波器PD2的输出电压；/>为全频峰值检波器PD1的输出电压；/>为低频峰值检波器PD2在无交流信号输入时的初始输出直流电压；/>为全频峰值检波器PD1在无交流信号输入时的初始输出直流电压；/>为低频峰值检波器PD2在有交流信号输入时的交流输出电压；/>为全频峰值检波器PD1在有交流信号输入时的交流输出电压。
因此，当差分输入信号无受高频损耗（即输入插入损耗为0dB），且均衡器未补偿（即均衡增益为0dB），设计使得低频峰值检波器PD2的输出电压等于全频峰值检波器PD1的输出电压，则有：
=/>
=/>
=/>
=/>==/>
本发明当输入均衡器EQ的差分输入信号无插入损耗时，此时均衡器EQ输出的差分输出信号的全频段幅度是大于低频段幅度，即全频峰值检波器PD1的输出端FBP输出的全频段幅值信号大于低频峰值检波器PD2的输出端LBP输出的低频段幅值信号，因此可以有意使得全频峰值检波器PD1的静态直流电压低于低频峰值检波器PD2的静态直流电压，使得在无插入损耗时，此时的全频峰值检波器PD1和低频峰值检波器PD2的输出电压相等（即此时的全频峰值检波器PD1的输出端FBP的电压和低频峰值检波器PD2的输出端LBP的电压相等），使得此时预设阈值为。而当输入均衡器EQ的差分输入信号由于受到插入损耗而存在高频段信号衰减时，此时全频峰值检波器PD1的输出电压下降而小于低频峰值检波器PD2的输出电压（即此时的全频峰值检波器PD1的输出端FBP的电压小于低频峰值检波器PD2的输出端LBP的电压），则全差分运放FDOP的同相输入端的电压小于全差分运放FDOP的反相输入端的电压，进而使得均衡器EQ的第一调节端EQN的电压小于第二调节端EQP的电压，则均衡器EQ开始向高峰化路径转移，均衡器EQ的均衡增益逐步增大而补偿高频损耗，使得均衡器EQ输出的差分输出信号的全频段幅值增加，直至均衡器EQ输出的差分输出信号的全频段幅值与均衡器EQ输出的差分输出信号的低频段幅值相等，此时便补偿了插入损耗，从而实现闭环检测、控制，实现自适应均衡增益补偿。
配合图2所示，为保证闭环环路的稳定性，本发明的一种自适应连续时间线性均衡电路还包括米勒补偿电容Cc-1和米勒补偿电容Cc-2，米勒补偿电容Cc-1的两端分别连接全频峰值检波器PD1的第一输出端FBP和均衡器EQ的第二调节端EQP，米勒补偿电容Cc-2的两端分别连接低频峰值检波器PD2的第二输出端LBP和均衡器EQ的第一调节端EQN。
图6为本发明的一种自适应连续时间线性均衡电路在整个均衡增益调整范围内的低频本征增益变化曲线图，从图6可见，在整个均衡增益调整范围内，低频本征增益变化量小于0.2dB，可以认为低频本征增益几乎维持恒定。而对比图7至图14可知，差分输入信号的插入损耗越大，未使用均衡补偿的均衡器的输出信号完整性损耗越大，眼图开口越小，抖动越大；而本发明的一种自适应连续时间线性均衡电路经过环路自动调节后，本发明的一种自适应连续时间线性均衡电路的输出信号完整性得到了良好的补偿，眼图开口增大，抖动减小了，同时眼图幅度保持恒定不变。
上述实施例和图式并非限定本发明的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本发明的专利范畴。

Claims (4)

1.一种自适应连续时间线性均衡电路，其特征在于：包括均衡器EQ、全频峰值检波器PD1、低频峰值检波器PD2以及全差分运放FDOP；
均衡器EQ的第一差分输入端INN和第二差分输入端INP用于接收差分输入信号，均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP用于输出差分输出信号，均衡器EQ具有低峰化传输路径和高峰化传输路径，低峰化传输路径和高峰化传输路径的本征增益相同，低峰化传输路径具有较平坦频带响应的传输函数特性，高峰化传输路径具有最大化高频峰化的传输函数特征；
全频峰值检波器PD1的第一输入端IN1_1和第二输入端IN2_1分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，全频峰值检波器PD1用于检测均衡器EQ输出的差分输出信号的全频段幅值，全频峰值检波器PD1的输出端FBP用于输出与差分输出信号的全频段幅值对应的全频段幅值信号；
低频峰值检波器PD2的第一输入端IN1_2和第二输入端IN2_2分别连接均衡器EQ的第一差分输出端OUTN和第二差分输出端OUTP，低频峰值检波器PD2用于检测均衡器EQ输出的差分输出信号的低频段幅值，低频峰值检波器PD2的输出端LBP用于输出与差分输出信号的低频段幅值对应的低频段幅值信号；
全差分运放FDOP的同相输入端和反相输入端分别连接全频峰值检波器PD1的输出端FBP和低频峰值检波器PD2的输出端LBP，全差分运放FDOP的同相输出端和反相输出端分别连接均衡器EQ的第一调节端EQN和第二调节端EQP；全差分运放FDOP用于将差分输出信号的全频端幅值和低频段幅值的差值与预设阈值进行比较，并根据比较结果来相应调节均衡器EQ的第一调节端EQN和第二调节端EQP的电压而自动调节均衡器EQ的均衡增益，以使得差分输出信号的全频段幅值和低频段幅值的差值与预设阈值相符；预设阈值为当全频峰值检波器PD1和低频峰值检波器PD2无交流信号输入时全频峰值检波器PD1的输出端FBP的直流共模电压和低频峰值检波器PD2的的输出端LBP的直流共模电压的差值。
2.如权利要求1所述的一种自适应连续时间线性均衡电路，其特征在于：所述均衡器EQ包括MOS管M1-1、MOS管M1-2、MOS管M1-3、MOS管M1-4、MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7、MOS管M2-8、电流源I1-1、电流源I1-2、电流源I1-3、电流源I1-4、电阻RL-1、电阻RL-2、电阻RL-3、电阻RL-4、电阻RS-1、电阻RS-2、电容CL-1、电容CL-2和电容CS；
MOS管M1-1、MOS管M1-2、MOS管M1-3和MOS管M1-4的尺寸相同，MOS管M2-1、MOS管M2-2、MOS管M2-3、MOS管M2-4、MOS管M2-5、MOS管M2-6、MOS管M2-7和MOS管M2-8的尺寸相同，电流源I1-1、电流源I1-2、电流源I1-3和电流源I1-4输出的电流相同，电阻RL-1、电阻RL-2、电阻RL-3和电阻RL-4的阻值相同，电阻RS-1和电阻RS-2的阻值相同，电容CL-1和电容CL-2的电容值相同；
电阻RL-1的第一端、电阻RL-2的第一端、电阻RL-3的第一端、电阻RL-4的第一端、电容CL-1的第一端和电容CL-2的第一端连接电源VCC，电阻RL-1的第二端、电容CL-1的第二端、MOS管M2-1的漏极和MOS管M2-5的漏极连接均衡器EQ的第一差分输出端OUTN，电阻RL-4的第二端、电容CL-2的第二端、MOS管M2-4的漏极和MOS管M2-8的漏极连接均衡器EQ的第二差分输出端OUTP，电阻RL-2的第二端连接MOS管M2-2的漏极和MOS管M2-3的漏极，电阻RL-3的第二端连接MOS管M2-6的漏极和MOS管M2-7的漏极，MOS管M2-1的栅极、MOS管M2-4的栅极、MOS管M2-6的栅极和MOS管M2-7的栅极连接均衡器EQ的第一调节端EQN，MOS管M2-2的栅极、MOS管M2-3的栅极、MOS管M2-5的栅极和MOS管M2-8的栅极连接均衡器EQ的第二调节端EQP，MOS管M2-1的源极和MOS管M2-2的源极连接MOS管M1-1的漏极，MOS管M2-3的源极和MOS管M2-4的源极连接MOS管M1-2的漏极，MOS管M2-5的源极和MOS管M2-6的源极连接MOS管M1-3的漏极，MOS管M2-7的源极和MOS管M2-8的源极连接MOS管M1-4的漏极，MOS管M1-1的栅极和MOS管M1-3的栅极连接均衡器EQ的第二差分输入端INP，MOS管M1-2的栅极和MOS管M1-4的栅极连接均衡器EQ的第一差分输入端INN，MOS管M1-1的源极连接电流源I1-1的输入端和电阻RS-1的第一端，MOS管M1-2的源极连接电流源I1-2的输入端和电阻RS-1的第二端，MOS管M1-3的源极连接电流源I1-3的输入端、电阻RS-2的第一端和电容CS的第一端，MOS管M1-4的源极连接电流源I1-4的输入端、电阻RS-2的第二端和电容CS的第二端，电流源I1-1的输出端、电流源I1-2的输出端、电流源I1-3的输出端和电流源I1-4的输出端接地。
3.如权利要求1所述的一种自适应连续时间线性均衡电路，其特征在于：所述全频峰值检波器PD1包括MOS管M3-1、MOS管M3-2、电阻R1-1、电阻R2-1、电阻R3-1、电阻R4-1、电容C1-1和电容C2-1；电阻R3-1的第一端连接电源VCC，电阻R3-1的第二端连接MOS管M3-1的漏极和MOS管M3-2的漏极，MOS管M3-1的栅极连接全频峰值检波器PD1的第一输入端IN1_1，MOS管M3-2的栅极连接全频峰值检波器PD1的第二输入端IN2_1，MOS管M3-1的源极和MOS管M3-2的源极连接电阻R2-1的第一端，电阻R2-1的第二端连接电阻R1-1的第一端、电阻R4-1的第一端和电容C1-1的第一端，电阻R4-1的第二端和电容C2-1的第一端连接全频峰值检波器PD1的输出端FBP，电阻R1-1的第二端、电容C1-1的第二端和电容C2-1的第二端接地；
所述低频峰值检波器PD2包括MOS管M3-3、MOS管M3-4、电阻R1-2、电阻R2-2、电阻R3-2、电阻R4-2、电阻R5-1、电阻R5-2、电容C1-2和电容C2-2；电阻R3-2的第一端连接电源VCC，电阻R3-2的第二端连接MOS管M3-3的漏极和MOS管M3-4的漏极，电阻R5-2的第一端连接低频峰值检波器PD2的第一输入端IN1_2，电阻R5-1的第一端连接低频峰值检波器PD2的第二输入端IN2_2，电阻R5-1的第二端连接MOS管M3-3的栅极，电阻R5-2的第二端连接MOS管M3-4的栅极，MOS管M3-3的源极和MOS管M3-4的源极连接电阻R2-2的第一端、电阻R4-2的第一端和电容C1-2的第一端，电阻R2-2的第二端连接电阻R1-2的第一端，电阻R4-2的第二端和电容C2-2的第一端连接低频峰值检波器PD2的输出端LBP，电阻R1-2的第二端、电容C1-2的第二端和电容C2-2的第二端接地；
MOS管M3-1、MOS管M3-2、MOS管M3-3和MOS管M3-4的尺寸相同，电阻R1-1和电阻R1-2的阻值相同，电阻R2-1和电阻R2-2的阻值相同，电阻R3-1和电阻R3-2的阻值相同，电阻R4-1和电阻R4-2的阻值相同，电阻R5-1和电阻R5-2的阻值相同，电容C1-1和电容C1-2的电容值相同，电容C2-1和电容C2-2的电容值相同。
4.如权利要求1所述的一种自适应连续时间线性均衡电路，其特征在于：还包括米勒补偿电容Cc-1和米勒补偿电容Cc-2，米勒补偿电容Cc-1的两端分别连接全频峰值检波器PD1的输出端FBP和均衡器EQ的第二调节端EQP，米勒补偿电容Cc-2的两端分别连接低频峰值检波器PD2的输出端LBP和均衡器EQ的第一调节端EQN。
CN202310921830.7A 2023-07-26 2023-07-26 一种自适应连续时间线性均衡电路 Active CN116633314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310921830.7A CN116633314B (zh) 2023-07-26 2023-07-26 一种自适应连续时间线性均衡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310921830.7A CN116633314B (zh) 2023-07-26 2023-07-26 一种自适应连续时间线性均衡电路

Publications (2)

Publication Number Publication Date
CN116633314A true CN116633314A (zh) 2023-08-22
CN116633314B CN116633314B (zh) 2023-10-10

Family

ID=87597767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310921830.7A Active CN116633314B (zh) 2023-07-26 2023-07-26 一种自适应连续时间线性均衡电路

Country Status (1)

Country Link
CN (1) CN116633314B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116886205A (zh) * 2023-09-07 2023-10-13 成都明夷电子科技有限公司 一种pam4光接收机用自适应均衡系统
CN117375538A (zh) * 2023-10-09 2024-01-09 新港海岸(北京)科技有限公司 一种衰减补偿方法和衰减补偿电路
CN117749580A (zh) * 2024-02-21 2024-03-22 成都电科星拓科技有限公司 连续时间线性均衡器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232489A (zh) * 2006-10-05 2008-07-30 马维尔国际贸易有限公司 具有差分相关的基带解调系统及方法
US9705708B1 (en) * 2016-06-01 2017-07-11 Altera Corporation Integrated circuit with continuously adaptive equalization circuitry
JP2018110363A (ja) * 2017-01-06 2018-07-12 日立金属株式会社 等化装置、等化方法及び信号伝送装置
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
CN209676271U (zh) * 2018-04-03 2019-11-22 半导体元件工业有限责任公司 连续时间线性均衡器电路和通信系统
CN113433402A (zh) * 2021-05-27 2021-09-24 芯思原微电子有限公司 模拟信号均衡质量检测方法
CN216721309U (zh) * 2021-12-23 2022-06-10 深圳市傲科光电子有限公司 一种连续时间线性均衡电路和宽带接收机
US11374800B1 (en) * 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
CN114785647A (zh) * 2022-04-18 2022-07-22 厦门优迅高速芯片有限公司 信号沿相位分别可调的均衡电路及均衡方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232489A (zh) * 2006-10-05 2008-07-30 马维尔国际贸易有限公司 具有差分相关的基带解调系统及方法
US9705708B1 (en) * 2016-06-01 2017-07-11 Altera Corporation Integrated circuit with continuously adaptive equalization circuitry
JP2018110363A (ja) * 2017-01-06 2018-07-12 日立金属株式会社 等化装置、等化方法及び信号伝送装置
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
CN209676271U (zh) * 2018-04-03 2019-11-22 半导体元件工业有限责任公司 连续时间线性均衡器电路和通信系统
US11374800B1 (en) * 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
CN113433402A (zh) * 2021-05-27 2021-09-24 芯思原微电子有限公司 模拟信号均衡质量检测方法
CN216721309U (zh) * 2021-12-23 2022-06-10 深圳市傲科光电子有限公司 一种连续时间线性均衡电路和宽带接收机
CN114785647A (zh) * 2022-04-18 2022-07-22 厦门优迅高速芯片有限公司 信号沿相位分别可调的均衡电路及均衡方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李双雨；胡春媚；刘尧；孙永节，: ""一种6.25Gbps可编程连续时间线性均衡器"", 《第十九届计算机工程与工艺年会暨第五届微处理器技术论坛论文集》, pages 226 - 231 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116886205A (zh) * 2023-09-07 2023-10-13 成都明夷电子科技有限公司 一种pam4光接收机用自适应均衡系统
CN116886205B (zh) * 2023-09-07 2023-11-28 成都明夷电子科技有限公司 一种pam4光接收机用自适应均衡系统
CN117375538A (zh) * 2023-10-09 2024-01-09 新港海岸(北京)科技有限公司 一种衰减补偿方法和衰减补偿电路
CN117749580A (zh) * 2024-02-21 2024-03-22 成都电科星拓科技有限公司 连续时间线性均衡器
CN117749580B (zh) * 2024-02-21 2024-04-26 成都电科星拓科技有限公司 连续时间线性均衡器

Also Published As

Publication number Publication date
CN116633314B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN116633314B (zh) 一种自适应连续时间线性均衡电路
US10243531B1 (en) Apparatus and method for centrally controlling common mode voltages for a set of receivers
US20230082649A1 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
US7733982B2 (en) Signal adjustment receiver circuitry
US10461867B2 (en) Transimpedance amplifier for high-speed optical communications based on linear modulation
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
US7496161B2 (en) Adaptive equalization system for a signal receiver
US7656939B2 (en) Adaptive equalizer with passive and active stages
US8274326B2 (en) Equalization circuit
US7973602B2 (en) Variable gain amplifier
US10484213B2 (en) DC offset cancellation and crosspoint control circuit
US7948323B2 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
US9059874B2 (en) Switched continuous time linear equalizer with integrated sampler
US20060088089A1 (en) Adaptive equalizer with dual loop adaptation mechanism
US10797658B1 (en) Low power optical link
US9917707B2 (en) Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation
US20230268896A1 (en) Continuous time linear equalization (ctle) feedback for tunable dc gain and mid-band correction
KR20190021304A (ko) 선형 변조에 기초한 고속 광 통신용 led 드라이버
US11522505B2 (en) Semiconductor integrated circuit and receiver device
US20090072903A1 (en) Variable Gain Amplifier Having Variable Gain DC Offset Loop
EP1392001A1 (en) Adaptive equalizer
US10341147B1 (en) High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates
US20170373761A1 (en) Apparatus and method for recovering data at an optical receiver with automatic tuning
US20050134371A1 (en) Offset cancellation and slice adjust amplifier circuit
US10312920B2 (en) Baseline wander compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 361008 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian

Patentee after: Xiamen Youxun Chip Co.,Ltd.

Country or region after: China

Address before: No. 52 Guanri Road, Phase II, Software Park, Siming District, Xiamen City, Fujian Province, 361008, 402

Patentee before: XIAMEN UX HIGH-SPEED IC Co.,Ltd.

Country or region before: China