CN117375538A - 一种衰减补偿方法和衰减补偿电路 - Google Patents
一种衰减补偿方法和衰减补偿电路 Download PDFInfo
- Publication number
- CN117375538A CN117375538A CN202311300985.5A CN202311300985A CN117375538A CN 117375538 A CN117375538 A CN 117375538A CN 202311300985 A CN202311300985 A CN 202311300985A CN 117375538 A CN117375538 A CN 117375538A
- Authority
- CN
- China
- Prior art keywords
- signal
- sampler
- gain amplifier
- clock
- attenuation compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000011084 recovery Methods 0.000 claims description 53
- 238000005070 sampling Methods 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 abstract description 10
- 238000013459 approach Methods 0.000 abstract description 2
- 230000003044 adaptive effect Effects 0.000 abstract 2
- 230000008569 process Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Abstract
本申请提供一种衰减补偿方法和衰减补偿电路。由于根据衰减补偿电路中的增益放大器的输出信号中高频分量和低频分量的最大摆幅,调整衰减补偿电路中线性均衡器的增益,所以通过对线性均衡器增益的自适应调节使得增益放大器的输出信号中高频分量最大摆幅在衰减补偿电路稳定时接近增益放大器的输出信号中低频分量的最大摆幅;由于根据增益放大器的输出信号的最大摆幅和预设摆幅,调整增益放大器的增益,所以通过对增益放大器增益的自适应调节使得增益放大器的输出信号的最大摆幅在衰减补偿电路稳定时接近预设摆幅;因此该衰减补偿方法可以补偿信号传输时信道对信号造成的衰减。
Description
技术领域
本发明涉及电力电子技术领域,特别是涉及一种衰减补偿方法和衰减补偿电路。
背景技术
现如今,在高速数据通信系统中,为了实现通信接口或设备间信号的传输,需要先将数字信号转换为模拟信号,经过信道传输后,再将模拟信号转换为数字信号。
但是,在信号通过信道传输的过程中,信号中的高频分量的衰减远大于低频分量,随着信号频率的提高,这种差距会越来越大,从而导致信号出现越来越严重的“拖尾现象”,进而导致信号失真、误码率提高、信号的完整性降低,即对通信质量造成影响。
因此,如何补偿信号传输时信道对信号造成的衰减,是亟待解决的技术问题。
发明内容
有鉴于此,本发明提供了一种衰减补偿方法和衰减补偿电路,以补偿信号传输时信道对信号造成的衰减。
为实现上述目的,本发明实施例提供如下技术方案:
本申请一方面提供一种衰减补偿方法,应用于衰减补偿电路中的信号补偿调节模块;所述衰减补偿方法,包括:
根据自身接收到的数据信号,分别确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅以及所述增益放大器的输出信号中高频分量的最大摆幅和低频分量的最大摆幅;
根据所述增益放大器的输出信号的最大摆幅和预设摆幅,调整所述增益放大器的增益;
根据所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,调整所述衰减补偿电路中线性均衡器的增益。
可选的,根据自身接收到的数据信号,分别确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅,包括:
通过将第一预设数据序列与自身接收到的数据信号进行比对,确定出所述增益放大器的输出信号上与所述第一预设数据序列对应的信号;所述第一预设数据序列包括高频数据和低频数据;
通过对确定出的信号的摆幅进行扫描,得到确定出的信号的最大摆幅,并将其作为所述增益放大器的输出信号的最大摆幅。
可选的,根据自身接收到的数据信号,确定所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,包括:
通过将第二预设数据序列、第三预设数据序列分别与自身接收到的数据信号进行比对,分别确定出所述增益放大器的输出信号上与所述第二预设数据序列对应的信号、与所述第三预设数据序列对应的信号;所述第二预设数据序列仅包括高频数据,所述第三预设数据序列仅包括低频数据;
通过分别对确定出的两个信号的摆幅进行扫描,分别得到确定出的两个信号的最大摆幅,并将两者分别作为所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅。
可选的,根据所述增益放大器的输出信号的最大摆幅和预设摆幅,调整所述增益放大器的增益,包括:
判断所述增益放大器的输出信号的最大摆幅是否小于所述预设摆幅;
若所述增益放大器的输出信号的最大摆幅小于所述预设摆幅,则增大所述增益放大器的增益,并返回执行判断所述增益放大器的输出信号的最大摆幅是否小于所述预设摆幅的步骤;
若所述增益放大器的输出信号的最大摆幅大于等于所述预设摆幅,则不对所述增益放大器的增益进行调节。
可选的,根据所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,调整所述衰减补偿电路中线性均衡器的增益,包括:
若所述增益放大器的输出信号中的高频分量的最大摆幅与所述增益放大器的输出信号中的低频分量的最大摆幅的比值小于第一预设比值,则增大所述线性均衡器的增益,若所述比值大于第二预设比值,则减小所述线性均衡器的增益,直至所述比值大于等于所述第一预设比值且小于等于所述第二预设比值时,不对所述线性均衡器的增益进行调整。
本申请另一方面提供一种衰减补偿电路,包括:线性均衡器、增益放大器、时钟恢复模块、第一采样器和信号补偿调节模块;其中:
所述线性均衡器的输入端作为所述衰减补偿电路的输入端;
所述线性均衡器的输出端与所述增益放大器的输入端相连,所述增益放大器的输出端分别与所述时钟恢复模块的输入端、所述第一采样器的输入端相连;
所述时钟恢复模块的第一输出端与所述第一采样器的时钟端相连,所述时钟恢复模块用于根据所述增益放大器的输出信号,恢复出所述增益放大器的输出信号中的时钟信号,并将所述时钟信号或与所述时钟信号相差第一预设相位的信号输出给所述第一采样器;
所述第一采样器的输出端与所述信号补偿调节模块的输入端相连,所述信号补偿调节模块的两个输出端分别与所述线性均衡器的控制端、所述增益放大器的控制端相连;
所述信号补偿调节模块用于执行如本申请上一方面任一项所述的衰减补偿电路。
可选的,所述时钟恢复模块,包括:时钟恢复电路、第二采样器和第三采样器;其中:
所述第二采样器的输入端与所述增益放大器的输出端相连,所述第二采样器的输出端与所述时钟恢复电路的第一输入端相连;
所述第三采样器的输入端与所述增益放大器的输出端相连,所述第三采样器的输出端与所述时钟恢复电路的第二输入端相连;
所述时钟恢复电路的第一输出端作为所述时钟恢复模块的第一输出端,所述时钟恢复电路的第二输出端与所述第二采样器的时钟端相连,所述时钟恢复电路的第三输出端与所述第三采样器的时钟端相连,所述时钟恢复电路用于根据所述第二采样器的采样信号和所述第三采样器的采样信号,恢复出所述时钟信号,并将所述时钟信号或与所述时钟信号相差所述第一预设相位的信号输出给所述第一采样器、将与所述时钟信号相差第二预设相位的信号输出给所述第二采样器、将所述时钟信号输出给所述第三采样器。
可选的,若所述第一采样器的时钟端接收到与所述时钟信号相差所述第一预设相位的信号,则所述第一采样器与所述第二采样器集成在一起。
可选的,若所述第一采样器的时钟端接收到所述时钟信号,则所述第一采样器与所述第三采样器集成在一起。
可选的,若所述第一采样器的时钟端接收到与所述时钟信号相差所述第一预设相位的信号,则所述衰减补偿电路,还包括:第四采样器;其中:
所述时钟恢复模块的第四输出端与所述第四采样器的时钟端相连,所述时钟恢复模块用于将所述时钟信号输出给所述第四采样器;
所述第四采样器的输入端与所述增益放大器的输出端相连,所述第四采样器的输出端作为所述衰减补偿电路的输出端。
可选的,若所述时钟恢复模块包括两个采样器并且其中一个采样器的时钟端接收所述时钟信号,则所述第四采样器与所述时钟恢复模块中接收所述时钟信号的采样器集成在一起。
可选的,若所述第一采样器的时钟端接收到所述时钟信号,则所述第一采样器的输出端作为所述衰减补偿电路的输出端。
可选的,所述信号补偿调节模块还设置有另一个输入端,所述信号补偿调节模块的该输入端连接于:所述衰减补偿电路中,除所述第一采样器之外的任一采样器的输出端。
可选的,与所述信号补偿调节模块的输入端相连的采样器具有至少两级电压分辨率。
由上述技术方案可知,本发明提供了一种衰减补偿方法。在该衰减补偿方法中,由于根据衰减补偿电路中的增益放大器的输出信号中高频分量的最大摆幅和低频分量的最大摆幅,调整衰减补偿电路中线性均衡器的增益,而又已知线性均衡器用于根据自身增益,减小自身接收信号中低频分量的摆幅,所以当衰减补偿电路稳定时,增益放大器的输出信号中高频分量的最大摆幅接近低频分量的最大摆幅;由于根据增益放大器的输出信号的最大摆幅和预设摆幅,调整增益放大器的增益,而又已知增益放大器根据自身增益,增大自身接收信号的摆幅,所以当衰减补偿电路稳定时,增益放大器的输出信号的最大摆幅接近预设摆幅;综上所述,该衰减补偿方法可以补偿信号传输时信道对信号造成的衰减。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的衰减补偿方法的流程示意图;
图2为本申请实施例提供的根据自身接收到的数据信号,确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅的一种具体实施方式的流程示意图;
图3为本申请实施例提供的根据自身接收到的数据信号,确定所述衰减补偿电路中的增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅的一种具体实施方式的流程示意图;
图4为本申请实施例提供的步骤S120的一种具体实施方式的流程示意图;
图5为本申请实施例提供的步骤S130的一种具体实施方式的流程示意图;
图6-图13分别为本申请实施例提供的衰减补偿电路的七种实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了补偿信号传输时信道对信号造成的衰减,本申请一实施例提供一种衰减补偿方法,其应用于衰减补偿电路中的信号补偿调节模块;此衰减补偿方法的具体流程如图1所示,具体包括以下步骤:
S110、根据自身接收到的数据信号,分别确定衰减补偿电路中的增益放大器的输出信号的最大摆幅以及增益放大器的输出信号中高频分量的最大摆幅和低频分量的最大摆幅。
其中,信号补偿调节模块接收到的数据信号可以用来表示多位二进制的编码,比如11111001...1110...1010。
增益放大器的输出信号中的高频分量指的是该输出信号上的一段或多段频率大于预设频率的信号,低频分量指的是该输出信号上的一段或多段频率低于预设频率的信号;其中,预设频率是根据信道对信号的实际影响设定的,通常情况下,预设频率可以根据经验设定。
S120、根据增益放大器的输出信号的最大摆幅和预设摆幅,调整增益放大器的增益。
在实际应用中,增益放大器用于根据自身增益,增大自身接收信号的摆幅。
其中,预设摆幅是根据实际情况设定的摆幅,此处不做具体限定
S130、根据增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,调整衰减补偿电路中线性均衡器的增益。
在实际应用中,在信号传输时,线性均衡器用于根据自身增益,减小自身接收信号中低频分量的摆幅。
由于根据衰减补偿电路中的增益放大器的输出信号中高频分量的最大摆幅和低频分量的最大摆幅,调整衰减补偿电路中线性均衡器的增益,而又已知线性均衡器用于根据自身增益,减小自身接收信号中低频分量的摆幅,所以当衰减补偿电路稳定时,增益放大器的输出信号中高频分量的最大摆幅接近低频分量的最大摆幅;由于根据增益放大器的输出信号的最大摆幅和预设摆幅,调整增益放大器的增益,而又已知增益放大器用于根据自身增益,增大自身接收信号的摆幅,所以当衰减补偿电路稳定时,增益放大器的输出信号的最大摆幅接近预设摆幅;综上所述该衰减补偿方法可以补偿信号传输时信道对信号造成的衰减。
本申请另一实施例提供根据自身接收到的数据信号,确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅的一种具体实施方式,其具体流程如图2所示,具体包括以下步骤:
S210、通过将第一预设数据序列与自身接收到的数据进行比对,确定出增益放大器的输出信号上与第一预设数据序列对应的信号。
其中,第一预设数据序列包括至少一个数据,每个数据均是多字二进制数据,比如,111或1111;另外,第一预设数据序列包括高频数据和低频数据,因此若第一预设数据序列包括一个数据,则该数据既包括高频数据、又包括低频数据,若第一预设数据序列包括多个数据,则一个数据可以仅包括低频数据,也可以仅包括高频数据,还可以既包括高频数据、又包括低频数据。
低频数据指的是与自身对应的数据信号的频率低于预设频率的数据,比如,1111或1110;高频数据指的是与自身对应的数据信号的频率高于预设频率的数据,比如,1010或1001。
通常情况下,根据经验设定第一预设数据序列;为了保证能够在增益放大器的输出信号上找到与第一预设序列对应的信号,可以多设定几个数据,并且,设置的数据越多,后续确定的增益放大器的输出信号的最大摆幅越具代表性;但是需要注意的是,设置的数据越多,对增益放大器的调整越频繁,因此第一预设数据序列包括数据的个数要适当。
S220、通过对确定出的信号的摆幅进行扫描,得到确定出的信号的最大摆幅,并将其作为增益放大器的输出信号的最大摆幅。
需要说明的是,通过对确定出的信号的摆幅进行扫描,得到确定出的信号的最大摆幅,在现有技术中十分成熟,此处不再对其进行详细说明。
上述仅为根据自身接收到的数据信号,确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅的一种实施方式,在实际应用中,包括但不限于此,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供根据自身接收到的数据信号,确定增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅的一种具体实施方式,其具体流程如图3所示,具体包括以下步骤:
S310、通过将第二预设数据序列、第三预设数据序列分别与自身接收到的数据信号进行比对,分别确定出增益放大器的输出信号上与第二预设数据序列对应的信号、与第三预设数据序列对应的信号。
其中,第二预设数据序列和第三预设数据序列均包括至少一个数据,每个数据均是多字二进制数据,比如,111或1111;另外,第二预设数据序列仅包括高频数据,第三预设数据序列仅包括低频数据;若第二预设数据序列包括多个数据,则每个数据均为高频数据;若第三预设数据序列包括多个数据,则每个数据均为低频数据。
需要说明的是,低频数据与高频数据已经在上述实施例中进行说明,此处不再赘述。
通常情况下,根据经验设定第二预设数据序列和第三数据序列;为了保证能够在增益放大器的输出信号上找到分别与第二预设数据序列和第三数据序列对应的信号,可以多设定几个数据,并且,设置的数据越多,后续确定的增益放大器的输出信号中高频数据的最大摆幅和低频数据的最大摆幅越具代表性;但是需要注意的是,设置的数据越多,对线性均衡器的调整越频繁,,因此第二预设数据序列和第三数据序列包括数据的个数要适当。
S320、通过分别对确定出的两个信号的摆幅进行扫描,分别得到确定出的两个信号的最大摆幅,并将两者分别作为增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅。
需要说明的是,通过对确定出的信号的摆幅进行扫描,得到确定出的信号的最大摆幅,在现有技术中十分成熟,此处不再对其进行详细说明。
上述仅为根据自身接收到的数据信号,确定增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅的一种实施方式,在实际应用中,包括但不限于此,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供步骤S120的一种具体实施方式,其具体流程如图4所示,具体包括以下步骤:
S410、判断增益放大器的输出信号的最大摆幅是否小于预设摆幅。
若增益放大器的输出信号的最大摆幅小于预设摆幅,则执行步骤S420,并返回执行步骤S410;若增益放大器的输出信号的最大摆幅大于等于预设摆幅,则执行步骤S430。
S420、增大增益放大器的增益。
S430、不对增益放大器的增益进行调节。
上述仅为步骤S120的一种具体实施方式,在实际应用中,包括但不限于此,此处不做具体限定,均在本申请的保护范围内,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供步骤S130的一种具体实施方式,其具体流程如图5所示,具体包括以下步骤:
S510、判断增益放大器的输出信号中的高频分量的最大摆幅与增益放大器的输出信号中的低频分量的最大摆幅的比值是否小于第一预设比值。
若上述比值小于第一预设比值,则执行步骤S520,并返回执行步骤S510;若上述比值大于等于第一预设比值,则执行步骤S530。
S520、增大线性均衡器的增益。
S530、判断断增益放大器的输出信号中的高频分量的最大摆幅与增益放大器的输出信号中的低频分量的最大摆幅的比值是否大于第二预设比值。
若上述比值大于第二预设比值,则执行步骤S540,并返回执行步骤S510;若上述比值小于等于第二预设比值,则执行步骤S550。
其中,上述比值小于第一预设比值表明上述比值小于1且未接近于1,即表明增益放大器的输出信号中的高频分量的最大摆幅小于增益放大器的输出信号中的低频分量的最大摆幅且两者不接近;上述比值大于第二预设比值表明上述比值大于1且未接近于1,即增益放大器的输出信号中的高频分量的最大摆幅大于增益放大器的输出信号中的低频分量的最大摆幅且两者不接近;上述比值大于等于第一预设比值且小于等于第二预设比值表明上述比值接近于1,即增益放大器的输出信号中的高频分量的最大摆幅接近于增益放大器的输出信号中的低频分量的最大摆幅。
通常情况下,第一预设比值设定为0.95,第二预设比值设定为1.05。
S540、减小线性均衡器的增益。
S550、不对线性均衡器的增益进行调整。
上述仅为步骤S130的一种具体实施方式,在实际应用中,包括但不限于此,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供一种衰减补偿电路,其具体结构如图6所示,具体包括:线性均衡器10、增益放大器20、时钟恢复模块30、第一采样器40和信号补偿调节模块50;各器件之间的连接关系具体如下所述:
线性均衡器10的输入端作为衰减补偿电路的输入端;线性均衡器10的输出端与增益放大器20的输入端相连,增益放大器20的输出端分别与时钟恢复模块30的输入端、第一采样器40的输入端相连。
需要说明的是,线性均衡器10和增益放大器20的具体功能已经在上述实施例进行详细说明,此处不再赘述。
时钟恢复模块30的第一输出端与第一采样器40的时钟端相连,时钟恢复模块30用于根据增益放大器20的输出信号,恢复出增益放大器20的输出信号中的时钟信号Clk0,并将时钟信号Clk0或与时钟信号Clk0相差第一预设相位的信号Clk1输出给第一采样器40。
其中,第一预设相位是预先设定的相位值,用来与时钟信号进行区分,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
第一采样器40的输出端与信号补偿调节模块50的输入端相连;信号补偿调节模块50的两个输出端分别与线性均衡器10的控制端、增益放大器20的控制端相连,信号补偿调节模块50用于执行如上述实施例提供的衰减补偿电路。
其中,第一采样器40的结构、功能均与现有技术中的采样器相同;现有技术中的采样器又称采样判决器,是一种通过采样的形式将原来信号恢复或者再生的仪器,具体工作原理如下所述:
由于在信号的传输过程中有各种干扰,比如噪声和码间串扰,所以不同时刻的值跟原先的实际值不一定相同,因此若某一时刻的值接近1,比如大于0.5,则将该时刻的值就当成1,从而得到1,若某一时刻的值接近0,比如小于0.5,则将该时刻的值就当成0,从而得到0。
本申请另一实施例提供时钟恢复模块30的一种具体实施方式,其具体结构如图7所示,具体包括:时钟恢复电路31、第二采样器32和第三采样器33;各器件之间的连接关系具体如下所述:
第二采样器32的输入端与增益放大器20的输出端相连,第二采样器32的输出端与时钟恢复电路31的第一输入端相连;
第三采样器33的输入端与增益放大器20的输出端相连,第三采样器33的输出端与时钟恢复电路31的第二输入端相连。
需要说明的是,第二采样器32和第三采样器33的结构、功能均与现有技术相同,此处不再对其进行具体说明;时钟恢复电路31的结构和功能与现有技术相同,此处不再对其进行具体说明。
时钟恢复电路31的第一输出端作为时钟恢复模块30的第一输出端,时钟恢复电路31的第二输出端与第二采样器32的时钟端相连,时钟恢复电路31的第三输出端与第三采样器33的时钟端相连,时钟恢复电路31电路用于根据第二采样器32的采样信号和第三采样器33的采样信号,恢复出时钟信号CLK0,并将时钟信号CLK0或与时钟信号CLK0相差第一预设相位的信号CLK1输出给第一采样器40、将与时钟信号CLK0相差第二预设相位的信号Clk2输出给第二采样器32、将时钟信号CLK0输出给第三采样器33。
其中,第二预设相位是预先设定的相位值,用来与时钟信号进行区分,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
可选的,第一预设相位可以与第二预设相位相同,也可以与第二预设相位不同,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
需要说明的是,本实施例提供的时钟恢复模块30的实施方式与现有技术相同,此处不再对其功能原理进行详细说明。
本申请另一实施例提供衰减补偿电路的一种具体实施方式,其具体结构如图8(图8在图7的基础上进行展示)所示,其与图7所示的实施方式的区别在于:在此实施方式中,第一采样器40的时钟端接收到与时钟信号CLK0相差第一预设相位的信号CLK1,第一采样器40与第二采样器32集成为第一集成采样器41。
在本实施方式中,将第一采样器40和第二采样器32集成在一起,从而使得衰减补偿电路的整体结构更加简单,整体成本更低。
本实施例还提供衰减补偿电路的另一种具体实施方式,其具体结构如图9(图9在图7的基础上进行展示)所示,其与图7所示的实施方式的区别在于:在此实施方式中,第一采样器40的时钟端接收到时钟信号CLK0,第一采样器40与第三采样器33集成为第二集成采样器42。
在本实施方式中,将第一采样器40和第三采样器33集成在一起,从而使得衰减补偿电路的整体结构更加简单,整体成本更低。
上述仅为衰减补偿电路的两种实施方式,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例还提供衰减补偿电路的一种具体实施方式,其适用于第一采样器40的时钟端接收到与时钟信号CLK0相差第一预设相位的信号CLK1的情况;其具体结构可参见图10(图10仅在图7的基础上进行展示),其在上述实施方式的基础上,还包括:第四采样器60。
时钟恢复模块30的第四输出端与第四采样器60的时钟端相连,时钟恢复模块30用于将时钟信号CLK0输出给第四采样器60;第四采样器60的输入端与增益放大器20的输出端相连,第四采样器60的输出端作为衰减补偿电路的输出端。
需要说明的是,第四采样器60的结构和功能与现有技术相同,此处不再对其进行具体说明
本实施例还提供衰减补偿电路的另一种具体实施方式,其具体结构可参见图11(图11仅在图10的基础上进行展示),其与图10所示的实施方式的区别在于:若时钟恢复模块30采用图7所示的实施方式,则第四采样器60与时钟恢复模块30中接收时钟信号CLK0的采样器集成在一起,即第四采样器60与第三采样器33集成为第三集成采样器43。
上述仅为衰减补偿电路的两种实施方式,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供衰减补偿电路的一种具体实施方式,其具体结构可参见图12(图12在图7的基础上进行展示),其与上述实施方式的区别在于:若第一采样器40的时钟端接收到时钟信号CLK0,则第一采样器40的输出端作为衰减补偿电路的输出端。
上述仅为衰减补偿电路的一种实施方式,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供衰减补偿电路的一种具体实施方式,其与上述实施方式的区别在于:信号补偿调节模块50还设置有另一个输入端,信号补偿调节模块50的该输入端连接于:衰减补偿电路中,除第一采样器40之外的任一采样器的输出端。
在一具体示例中,如图13所示,图13在图11的基础上进行展示,图13与图11相比区别在于:在图13中,信号补偿调节模块50还设置有另一输入端,信号补偿调节模块50的该输入端与第三集成采样器43的输出端相连。
上述示例仅为信号补偿调节模块50的另一输入端的一种具体实施方式,在实际应用中,包括但不限于此,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
本申请另一实施例提供衰减补偿电路的一种具体实施方式,其与上述实施方式的区别在于:在此实施方式中,与信号补偿调节模块50的输入端相连的采样器具有至少两级电压分辨率。
在此实施方式中,由于与信号补偿调节模块50的输入端相连的采样器具有至少两级电压分辨率,所以可以提高采样器处理的精度。
上述仅为衰减补偿电路的一种实施方式,此处不做具体限定,可视具体情况而定,均在本申请的保护范围内。
对所公开的实施例的上述说明,本说明书中各实施例中记载的特征可以相互替换或者组合,使本领域专业技术人员能够实现或使用本申请。以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (14)
1.一种衰减补偿方法,其特征在于,应用于衰减补偿电路中的信号补偿调节模块;所述衰减补偿方法,包括:
根据自身接收到的数据信号,分别确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅以及所述增益放大器的输出信号中高频分量的最大摆幅和低频分量的最大摆幅;
根据所述增益放大器的输出信号的最大摆幅和预设摆幅,调整所述增益放大器的增益;
根据所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,调整所述衰减补偿电路中线性均衡器的增益。
2.根据权利要求1所述的衰减补偿方法,其特征在于,根据自身接收到的数据信号,分别确定所述衰减补偿电路中的增益放大器的输出信号的最大摆幅,包括:
通过将第一预设数据序列与自身接收到的数据信号进行比对,确定出所述增益放大器的输出信号上与所述第一预设数据序列对应的信号;所述第一预设数据序列包括高频数据和低频数据;
通过对确定出的信号的摆幅进行扫描,得到确定出的信号的最大摆幅,并将其作为所述增益放大器的输出信号的最大摆幅。
3.根据权利要求1所述的衰减补偿方法,其特征在于,根据自身接收到的数据信号,确定所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,包括:
通过将第二预设数据序列、第三预设数据序列分别与自身接收到的数据信号进行比对,分别确定出所述增益放大器的输出信号上与所述第二预设数据序列对应的信号、与所述第三预设数据序列对应的信号;所述第二预设数据序列仅包括高频数据,所述第三预设数据序列仅包括低频数据;
通过分别对确定出的两个信号的摆幅进行扫描,分别得到确定出的两个信号的最大摆幅,并将两者分别作为所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅。
4.根据权利要求1至3任一项所述的衰减补偿方法,其特征在于,根据所述增益放大器的输出信号的最大摆幅和预设摆幅,调整所述增益放大器的增益,包括:
判断所述增益放大器的输出信号的最大摆幅是否小于所述预设摆幅;
若所述增益放大器的输出信号的最大摆幅小于所述预设摆幅,则增大所述增益放大器的增益,并返回执行判断所述增益放大器的输出信号的最大摆幅是否小于所述预设摆幅的步骤;
若所述增益放大器的输出信号的最大摆幅大于等于所述预设摆幅,则不对所述增益放大器的增益进行调节。
5.根据权利要求1至3任一项所述的衰减补偿方法,其特征在于,根据所述增益放大器的输出信号中高频分量的最大摆幅、低频分量的最大摆幅,调整所述衰减补偿电路中线性均衡器的增益,包括:
若所述增益放大器的输出信号中的高频分量的最大摆幅与所述增益放大器的输出信号中的低频分量的最大摆幅的比值小于第一预设比值,则增大所述线性均衡器的增益,若所述比值大于第二预设比值,则减小所述线性均衡器的增益,直至所述比值大于等于所述第一预设比值且小于等于所述第二预设比值时,不对所述线性均衡器的增益进行调整。
6.一种衰减补偿电路,其特征在于,包括:线性均衡器、增益放大器、时钟恢复模块、第一采样器和信号补偿调节模块;其中:
所述线性均衡器的输入端作为所述衰减补偿电路的输入端;
所述线性均衡器的输出端与所述增益放大器的输入端相连,所述增益放大器的输出端分别与所述时钟恢复模块的输入端、所述第一采样器的输入端相连;
所述时钟恢复模块的第一输出端与所述第一采样器的时钟端相连,所述时钟恢复模块用于根据所述增益放大器的输出信号,恢复出所述增益放大器的输出信号中的时钟信号,并将所述时钟信号或与所述时钟信号相差第一预设相位的信号输出给所述第一采样器;
所述第一采样器的输出端与所述信号补偿调节模块的输入端相连,所述信号补偿调节模块的两个输出端分别与所述线性均衡器的控制端、所述增益放大器的控制端相连;
所述信号补偿调节模块用于执行如权利要求1至5任一项所述的衰减补偿电路。
7.根据权利要求6所述的衰减补偿电路,其特征在于,所述时钟恢复模块,包括:时钟恢复电路、第二采样器和第三采样器;其中:
所述第二采样器的输入端与所述增益放大器的输出端相连,所述第二采样器的输出端与所述时钟恢复电路的第一输入端相连;
所述第三采样器的输入端与所述增益放大器的输出端相连,所述第三采样器的输出端与所述时钟恢复电路的第二输入端相连;
所述时钟恢复电路的第一输出端作为所述时钟恢复模块的第一输出端,所述时钟恢复电路的第二输出端与所述第二采样器的时钟端相连,所述时钟恢复电路的第三输出端与所述第三采样器的时钟端相连,所述时钟恢复电路用于根据所述第二采样器的采样信号和所述第三采样器的采样信号,恢复出所述时钟信号,并将所述时钟信号或与所述时钟信号相差所述第一预设相位的信号输出给所述第一采样器、将与所述时钟信号相差第二预设相位的信号输出给所述第二采样器、将所述时钟信号输出给所述第三采样器。
8.根据权利要求7所述的衰减补偿电路,其特征在于,若所述第一采样器的时钟端接收到与所述时钟信号相差所述第一预设相位的信号,则所述第一采样器与所述第二采样器集成在一起。
9.根据权利要求7所述的衰减补偿电路,其特征在于,若所述第一采样器的时钟端接收到所述时钟信号,则所述第一采样器与所述第三采样器集成在一起。
10.根据权利要求6至9任一项所述的衰减补偿电路,其特征在于,若所述第一采样器的时钟端接收到与所述时钟信号相差所述第一预设相位的信号,则所述衰减补偿电路,还包括:第四采样器;其中:
所述时钟恢复模块的第四输出端与所述第四采样器的时钟端相连,所述时钟恢复模块用于将所述时钟信号输出给所述第四采样器;
所述第四采样器的输入端与所述增益放大器的输出端相连,所述第四采样器的输出端作为所述衰减补偿电路的输出端。
11.根据权利要求10所述的衰减补偿电路,其特征在于,若所述时钟恢复模块包括两个采样器并且其中一个采样器的时钟端接收所述时钟信号,则所述第四采样器与所述时钟恢复模块中接收所述时钟信号的采样器集成在一起。
12.根据权利要求6至9任一项所述的衰减补偿电路,其特征在于,若所述第一采样器的时钟端接收到所述时钟信号,则所述第一采样器的输出端作为所述衰减补偿电路的输出端。
13.根据权利要求6至9任一项所述的衰减补偿电路,其特征在于,所述信号补偿调节模块还设置有另一个输入端,所述信号补偿调节模块的该输入端连接于:所述衰减补偿电路中,除所述第一采样器之外的任一采样器的输出端。
14.根据权利要求6至9任一项所述的衰减补偿电路,其特征在于,与所述信号补偿调节模块的输入端相连的采样器具有至少两级电压分辨率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311300985.5A CN117375538A (zh) | 2023-10-09 | 2023-10-09 | 一种衰减补偿方法和衰减补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311300985.5A CN117375538A (zh) | 2023-10-09 | 2023-10-09 | 一种衰减补偿方法和衰减补偿电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117375538A true CN117375538A (zh) | 2024-01-09 |
Family
ID=89399607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311300985.5A Pending CN117375538A (zh) | 2023-10-09 | 2023-10-09 | 一种衰减补偿方法和衰减补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117375538A (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US7426235B1 (en) * | 2004-10-15 | 2008-09-16 | Xilinx, Inc. | Method of adaptive equalization for high-speed NRZ and multi-level signal data communications |
US20100142606A1 (en) * | 2008-12-10 | 2010-06-10 | Nec Electronics Corporation | Transmission line loss compensation circuit and transmission line loss compensation method |
US20130142244A1 (en) * | 2011-12-02 | 2013-06-06 | Mehmet Ali Tan | Adaptive equalizer |
US20140086297A1 (en) * | 2012-09-26 | 2014-03-27 | Via Technologies, Inc. | Transmission circuit for i/o interface and signal transmission method thereof |
US20150015318A1 (en) * | 2013-07-12 | 2015-01-15 | Fujitsu Limited | Transmitter with high frequency amplification |
US20150326277A1 (en) * | 2014-05-07 | 2015-11-12 | M31 Technology Corporation | Method for transmitting signal and device therefor |
CN105307245A (zh) * | 2014-05-28 | 2016-02-03 | 円星科技股份有限公司 | 一种信号发送的方法及其装置 |
CN114070683A (zh) * | 2022-01-11 | 2022-02-18 | 长芯盛(武汉)科技有限公司 | 一种用于实现自适应均衡的方法和自适应均衡器 |
CN114422306A (zh) * | 2022-01-14 | 2022-04-29 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN114489226A (zh) * | 2022-04-02 | 2022-05-13 | 新港海岸(北京)科技有限公司 | 一种输入输出电压摆幅线性度的补偿电路及方法 |
CN216721352U (zh) * | 2022-01-14 | 2022-06-10 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
WO2023000128A1 (zh) * | 2021-07-19 | 2023-01-26 | 华为技术有限公司 | 一种光电模块、通信方法及相关设备 |
-
2023
- 2023-10-09 CN CN202311300985.5A patent/CN117375538A/zh active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704818B1 (en) * | 2000-12-29 | 2004-03-09 | Intel Corporation | Voltage-mode driver with pre-emphasis, slew-rate control and source termination |
US7426235B1 (en) * | 2004-10-15 | 2008-09-16 | Xilinx, Inc. | Method of adaptive equalization for high-speed NRZ and multi-level signal data communications |
US20100142606A1 (en) * | 2008-12-10 | 2010-06-10 | Nec Electronics Corporation | Transmission line loss compensation circuit and transmission line loss compensation method |
US20130142244A1 (en) * | 2011-12-02 | 2013-06-06 | Mehmet Ali Tan | Adaptive equalizer |
US20140086297A1 (en) * | 2012-09-26 | 2014-03-27 | Via Technologies, Inc. | Transmission circuit for i/o interface and signal transmission method thereof |
US20150015318A1 (en) * | 2013-07-12 | 2015-01-15 | Fujitsu Limited | Transmitter with high frequency amplification |
US20150326277A1 (en) * | 2014-05-07 | 2015-11-12 | M31 Technology Corporation | Method for transmitting signal and device therefor |
CN105307245A (zh) * | 2014-05-28 | 2016-02-03 | 円星科技股份有限公司 | 一种信号发送的方法及其装置 |
WO2023000128A1 (zh) * | 2021-07-19 | 2023-01-26 | 华为技术有限公司 | 一种光电模块、通信方法及相关设备 |
CN114070683A (zh) * | 2022-01-11 | 2022-02-18 | 长芯盛(武汉)科技有限公司 | 一种用于实现自适应均衡的方法和自适应均衡器 |
US20230224192A1 (en) * | 2022-01-11 | 2023-07-13 | EverPro Technologies Company Limited | Method of realization of adaptive equalization and adaptive equalizer |
CN114422306A (zh) * | 2022-01-14 | 2022-04-29 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN216721352U (zh) * | 2022-01-14 | 2022-06-10 | 中国人民解放军国防科技大学 | 电压模预加重均衡电路、SerDes发射机及芯片 |
CN114489226A (zh) * | 2022-04-02 | 2022-05-13 | 新港海岸(北京)科技有限公司 | 一种输入输出电压摆幅线性度的补偿电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230318887A1 (en) | Clock data recovery with decision feedback equalization | |
JP4558028B2 (ja) | クロックデータ復元装置 | |
CN101572542B (zh) | 用于定时恢复的周跳检测方法和装置 | |
US6356218B1 (en) | Correction of DC offset in data bus structures at the receiver | |
JP4064630B2 (ja) | スキューの影響を受けない低電圧差動受信器 | |
EP4145705A1 (en) | Low latency combined clock data recovery logic network and charge pump circuit | |
US7400675B2 (en) | System and method for digital adaptive equalization with failure detection and recovery | |
US7916822B2 (en) | Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit | |
US6737995B2 (en) | Clock and data recovery with a feedback loop to adjust the slice level of an input sampling circuit | |
US6044489A (en) | Data signal baseline error detector | |
US20060044171A1 (en) | A/D converter and duty control method of sampling clock | |
US8432960B2 (en) | Digital adaptive channel equalizer | |
US6975678B1 (en) | Apparatus and averaging method for equalizing signals | |
US7936296B2 (en) | AD converter, data receiver and data reception method | |
CN117375538A (zh) | 一种衰减补偿方法和衰减补偿电路 | |
US7302365B2 (en) | Apparatus and method for performing eye scan | |
KR102132437B1 (ko) | 수신장치 및 그 동작 방법 | |
CN110351066B (zh) | 时钟相位恢复装置、方法和芯片 | |
US8068572B2 (en) | Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit | |
JPH0793617B2 (ja) | 位相ロックループ | |
US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
EP3954046B1 (en) | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit | |
WO2018217786A1 (en) | Multi-stage sampler with increased gain | |
US5706221A (en) | Mehtod and apparatus for recovering digital data from baseband analog signal | |
JP5625596B2 (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |