KR100582954B1 - 전류 구동회로 및 이를 이용한 전류 부스팅 방법 - Google Patents

전류 구동회로 및 이를 이용한 전류 부스팅 방법 Download PDF

Info

Publication number
KR100582954B1
KR100582954B1 KR1020050023450A KR20050023450A KR100582954B1 KR 100582954 B1 KR100582954 B1 KR 100582954B1 KR 1020050023450 A KR1020050023450 A KR 1020050023450A KR 20050023450 A KR20050023450 A KR 20050023450A KR 100582954 B1 KR100582954 B1 KR 100582954B1
Authority
KR
South Korea
Prior art keywords
current
signal
bit
driving node
voltage
Prior art date
Application number
KR1020050023450A
Other languages
English (en)
Inventor
박동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050023450A priority Critical patent/KR100582954B1/ko
Priority to JP2006042696A priority patent/JP2006270932A/ja
Priority to US11/363,338 priority patent/US7579871B2/en
Application granted granted Critical
Publication of KR100582954B1 publication Critical patent/KR100582954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
    • G07D2211/00—Paper-money handling devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

전류 구동회로는 구동노드의 전압을 감지하고 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 차동 전압 감지회로, 비교신호에 따라 구동노드에 전류를 구동하도록 제어신호를 생성하는 제어회로 및 제어신호에 따라 구동노드로 전류를 제공하거나 구동노드로부터 전류를 흘려주는 커런트 드라이버를 포함한다. 전류 부스팅 방법은 구동노드의 전압을 감지하고 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 단계, 비교신호에 따라 구동노드에 전류를 구동하도록 제어신호를 생성하는 단계 및 제어신호에 따라 구동노드의 전압이 동작점이 되는데 필요한 전류를 구동노드로 제공하거나 구동노드로부터 흘려주는 단계를 포함한다. 따라서, 신속하게 구동노드의 전압이 기준전압에 가깝게 되도록 전류를 구동할 수 있다.

Description

전류 구동회로 및 이를 이용한 전류 부스팅 방법{CURRENT DRIVING CIRCUIT AND METHOD OF CURRENT BOOSTING USING THE SAME}
도 1은 본 발명의 일 실시예에 따른 전류 구동회로의 블록도이다.
도 2는 도 1에 도시된 커런트 드라이버의 일 예의 회로도이다.
도 3은 도 1에 도시된 커런트 드라이버의 일 예의 회로도이다.
도 4는 도 1에 도시된 커런트 드라이버의 일 예의 회로도이다.
도 5는 도 1에 도시된 차동 전압 감지회로의 일 예의 블록도이다.
도 6은 도 1에 도시된 차동 전압 감지회로의 일 예의 블록도이다.
도 7은 도 1에 도시된 제어회로의 일 예의 회로도이다.
도 8은 본 발명의 일 실시예에 따른 전류 부스팅 방법을 설명하기 위한 전류 모드 버스 인터페이스 시스템의 블록도이다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 전류 부스팅 방법을 설명하기 위한 타이밍도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 차동 전압 감지회로
120 : 제어회로
130 : 커런트 드라이버
본 발명은 전류 구동회로에 관한 것으로, 특히 전류를 통하여 데이터를 송/수신하는 전류 모드 버스 인터페이스 시스템의 신속한 모드 전환을 위한 전류 구동회로 및 전류 부스팅 방법에 관한 것이다.
일반적으로 집적회로들 사이에서 신호를 송/수신하기 위해 전압 모드 송/수신 또는 전류 모드 송/수신을 수행한다. 전압 모드 송/수신은 저항-커패시터 지연(resistive-capacitive delay) 등의 문제점을 가지고 있으며, 이를 개선하기 위해 전류 모드 송/수신이 연구되어왔다. 전류 모드 송/수신은 송/수신되는 신호의 전류에 주목한다. 전류 모드 송/수신은 전송 라인의 전압은 크게 변하지 않도록 하고, 전송 라인을 통하여 흐르는 전류의 레벨을 변화시켜서 데이터를 전송한다. 예를 들어, 송신기는 17mA ~ 23mA를 논리 '1'로, 0mA ~ 6mA를 논리 '0'으로 설정하여 순차적인 디지털 데이터를 송신할 수 있다. 이 때, 수신기는 송신되는 신호의 전류레벨을 판단하여 송신된 디지털 데이터를 복원할 수 있다. 전류 모드 송/수신 시에는 전압이 크게 변하지 않으므로 저항-커패시터 지연이 심각한 문제가 되지 않는다.
전류 모드 송/수신에 있어 송신기 측에서 기준 전류를 함께 전송하는 경우가 있다. 예를 들어, 송신기는 17mA ~ 23mA를 논리 '1'로, 0mA ~ 6mA를 논리 '0'으로 설정하여 데이터전류를 송신함과 함께, 약10mA의 기준 전류를 송신한다. 수신기는 데이터전류 및 기준 전류를 함께 수신하여 데이터전류와 기준 전류의 크기를 비교하여 송신된 데이터를 판별한다. 예를 들어, 수신기는 데이터전류가 기준 전류보다 크면 송신된 데이터가 논리 '1'인 것으로, 데이터전류가 기준 전류보다 작으면 송신된 데이터가 논리 '0'인 것으로 판별한다. 이와 같이, 데이터전류와 함께 기준 전류를 송/수신하는 전류 모드 송/수신을 의사 차동 전류 모드(pseudo-differential current mode) 송/수신이라고 하기도 한다.
특히, 모바일 어플리케이션 분야 등에서 사용되는 버스 인터페이스는 소비전력을 최소화하여야 한다. 이는 모바일 어플리케이션 등의 경우에 전력을 지속적으로 공급받을 수 없기 때문에 충전된 전기에너지를 효과적으로 사용하여 동작시간을 늘려야 하기 때문이다. 소비전력을 줄이기 위해 다양한 방법들이 제시되고 있으며, 그 중 하나가 어플리케이션의 상태에 따라 동작에 필요 없는 부분을 서스펜드 모드로 진입시키는 것이다. 예를 들어, 핸드폰과 같은 모바일 어플리케이션 장치의 경우에 정상동작 모드에서는 어플리케이션의 동작에 필요한 모든 부분들이 전력을 소모하며 동작하나, 서스펜드 모드로 진입하게 되면 모드 전환에 필요한 부분을 제외한 다른 부분들은 더 이상 전력을 소모하지 않도록 비활성화된다.
통상적으로, 전류 모드 버스 인터페이스 시스템의 송/수신에 사용되는 동작전류는 그 크기가 작은 것이 바람직하다. 또한, 어플리케이션에 따라 버스 인터페이스 송/수신에 사용되는 인쇄회로기판(Printed Circuit Board; PCB) 등의 커패시 턴스 성분이 커지는 경우가 있다. 따라서, 버스 인터페이스 시스템이 서스펜드 모드에서 정상동작 모드로 전환함에 있어, 동작전류만으로 모드전환을 수행하게 되면 모드 전환시간이 지연되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 신속하게 구동노드의 전압이 기준전압에 가깝게 되도록 전류를 구동하는 전류 구동회로를 제공하는 것이다.
본 발명의 다른 목적은 신속하게 구동노드의 전압이 동작점이 되도록 전류를 구동하는 전류 부스팅 방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 전류 구동회로는 구동노드의 전압을 감지하고 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 차동 전압 감지회로, 비교신호에 따라 구동노드에 전류를 구동하도록 제어신호를 생성하는 제어회로 및 제어신호에 따라 구동노드로 전류를 제공하거나 구동노드로부터 전류를 흘려주는 커런트 드라이버를 포함한다.
이 때, 전류 구동회로는 전류 모드 버스 인터페이스 시스템의 모드 전환시에 구동노드의 전압이 동작점이 되는데 필요한 전류를 구동할 수 있다. 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템의 호스트 또는 클라이 언트 등을 구성하는 트랜지스터들이 정상적으로 동작하기 위한 바이어스 포인트(bias point)일 수 있다. 이 때, 전류 구동회로는 클록 전류, 데이터 전류 또는 기준전류 등의 전류 모드 버스 인터페이스 시스템의 동작전류보다 상대적으로 큰 전류를 구동할 수도 있다.
이 때, 제어회로는 리셋 되지 않는 한 1회만 구동노드에 전류를 구동하도록 제어신호를 생성할 수 있다.
본 발명의 다른 목적을 달성하기 위한 전류 부스팅 방법은 구동노드의 전압을 감지하고 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 단계, 비교신호에 따라 구동노드에 전류를 구동하도록 제어신호를 생성하는 단계 및 제어신호에 따라 구동노드의 전압이 동작점이 되는데 필요한 전류를 구동노드로 제공하거나 구동노드로부터 흘려주는 단계를 포함한다.
예를 들어, 전류 부스팅은 전류 모드 버스 인터페이스 시스템의 모드 전환시에 짧은 시간동안 기준전류 등의 동작 전류에 비하여 상대적으로 큰 전류를 제공하여 소정의 구동노드의 전압이 버스 인터페이스 시스템을 구성하는 회로의 정상적인 동작을 위해 필요한 레벨에 도달하도록 하는 것일 수 있다.
이 때, 전류 부스팅 방법은 전류 모드 버스 인터페이스 시스템의 모드 전환시에 사용될 수 있다.
이 때, 제어신호를 생성하는 단계는 리셋되지 않는 한 1회만 구동노드에 전류를 구동하도록 제어신호를 생성할 수 있다.
이 때, 전류 부스팅 방법은 전류 모드 버스 인터페이스 시스템이 서스펜드 모드로부터 정상동작 모드로 전환할 때 사용될 수 있다. 이 때, 전류 부스팅 방법은 전류 모드 버스 인터페이스 시스템의 호스트 장치의 기준전류, 클록전류 및 데이터 전류 구동시에 사용될 수 있다. 이 때, 전류 부스팅 방법은 클록 전류, 데이터 전류 또는 기준전류 등의 전류 모드 버스 인터페이스 시스템의 동작전류보다 상대적으로 큰 전류를 구동하는 것이 바람직하다.
따라서, 신속하게 구동노드의 전압이 기준전압에 가깝게 되도록 전류를 구동할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전류 구동회로의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전류 구동회로는 차동전압 감지회로(110), 제어회로(120) 및 커런트 드라이버(130)를 포함한다.
차동전압 감지회로(110)는 구동노드(PAD)의 전압을 감지하고 구동노드(PAD)의 전압을 기준전압과 비교하여 비교신호(COMP)를 생성한다.
예를 들어, 비교신호(COMP)는 2비트 신호일 수 있다. 예를 들어, 차동전압 감지회로(110)는 구동노드(PAD)의 전압이 기준전압보다 낮으면 비교신호(COMP)의 첫 번째 비트를 활성화할 수 있다. 예를 들어, 차동전압 감지회로(110)는 구동노드(PAD)의 전압이 기준전압보다 높으면 비교신호(COMP)의 두 번째 비트를 활성화할 수 있다. 예를 들어, 차동전압 감지회로(110)는 구동노드(PAD)의 전압 및 기준전압 사이의 전압차가 소정레벨 미만인 경우에 2비트 비교신호(COMP)의 모든 비트를 비활성화할 수 있다.
제어회로(120)는 비교신호(COMP)에 따라 구동노드(PAD)에 전류를 구동하도록 제어신호(CTR)를 생성한다.
예를 들어, 제어신호(CTR)는 2비트 신호일 수 있다. 예를 들어, 제어회로(120)는 구동노드(PAD)로 전류를 흘려보내기 위해 제어신호(CTR)의 첫 번째 비트를 활성화할 수 있다. 예를 들어, 제어회로(120)는 구동노드(PAD)로부터 전류를 흘려주기 위해 제어신호(CTR)의 두 번째 비트를 활성화할 수 있다.
커런트 드라이버(130)는 제어신호(CTR)에 따라 구동노드(PAD)로 전류를 제공하거나, 구동노드(PAD)로부터 전류를 흘려준다.
예를 들어, 커런트 드라이버(130)는 제어신호(CTR)의 첫 번째 비트가 활성화되면 구동노드(PAD)로 전류를 흘려보낼 수 있다. 예를 들어, 커런트 드라이버(130)는 제어신호(CTR)의 두 번째 비트가 활성화되면 구동노드(PAD)로부터 전류를 흘려줄 수 있다.
예를 들어, 커런트 드라이버(130)는 전류 모드 버스 인터페이스 시스템에서 기준전류, 클록 전류 또는 데이터 전류와 같은 동작전류보다 상대적으로 큰 전류를 구동할 수도 있다. 이는, 전류 모드 버스 인터페이스 시스템의 모드 전환시에 동작전류보다 상대적으로 큰 전류를 구동하여 신속하게 구동노드(PAD)의 전압을 동작점(operating point)에 이르도록 할 수 있기 때문이다.
도 1에 도시된 전류 구동회로는 전류 모드 버스 인터페이스 시스템이 서스펜 드 모드에서 정상동작 모드로 전환될 때 사용될 수 있고, 이 때 버스 인터페이스 시스템의 정상동작 모드에 영향을 주지 않도록 1회만 구동노드(PAD)에 전류를 구동할 수 있다.
도 2는 도 1에 도시된 커런트 드라이버(130)의 일 예의 회로도이다.
도 2에 도시된 커런트 드라이버는 두 비트(CTRP, CTRN) 제어신호에 따라 동작한다.
도 2를 참조하면, 도 1에 도시된 커런트 드라이버는 피모스 트랜지스터(210), 엔모스 트랜지스터(220) 및 전류원들(230, 240)을 포함한다.
피모스 트랜지스터(210)는 제어신호의 한 비트(CTRP)에 따라 전원전압(VDD) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 피모스 트랜지스터(210)는 게이트에 제어신호의 한 비트(CTRP)가 반전된 신호가 인가되어, 전원전압(VDD) 및 전류원(230) 사이의 스위치로 동작한다.
엔모스 트랜지스터(220)는 제어신호의 한 비트(CTRN)에 따라 접지전위(VSS) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 엔모스 트랜지스터(220)는 게이트에 제어신호의 한 비트(CTRN)가 인가되어, 접지전위(VSS) 및 전류원(240) 사이의 스위치로 동작한다.
전류원(230)은 전원전압(VDD) 및 구동노드(PAD) 사이에서 구동노드(PAD)로 전류를 흘려보낸다.
전류원(240)은 접지전위(VSS) 및 구동노드(PAD) 사이에서 구동노드(PAD)로부터의 전류를 흘려준다.
이 때, 전류원들(230, 240)은 전류 모드 버스 인터페이스 시스템의 기준전류, 클록전류 또는 데이터 전류 등의 동작전류보다 큰 전류를 구동할 수도 있다. 전류원들(230, 240)은 CMOS 커런트 미러 등을 이용하여 구현할 수 있다.
도 3은 도 1에 도시된 커런트 드라이버(130)의 일 예의 회로도이다.
도 3에 도시된 커런트 드라이버는 두 비트(CTRP, CTRN) 제어신호에 따라 동작한다.
도 3을 참조하면, 도 1에 도시된 커런트 드라이버는 피모스 트랜지스터들(310, 330) 및 엔모스 트랜지스터들(320, 340)을 포함한다.
피모스 트랜지스터(310)는 제어신호의 한 비트(CTRP)에 따라 전원전압(VDD) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 피모스 트랜지스터(310)는 게이트에 제어신호의 한 비트(CTRP)가 반전된 신호가 인가되어, 전원전압(VDD) 및 피모스 트랜지스터(330) 사이의 스위치로 동작한다.
엔모스 트랜지스터(320)는 제어신호의 한 비트(CTRN)에 따라 접지전위(VSS) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 엔모스 트랜지스터(320)는 게이트에 제어신호의 한 비트(CTRN)가 인가되어, 접지전위(VSS) 및 엔모스 트랜지스터(340) 사이의 스위치로 동작한다.
피모스 트랜지스터(330)는 다이오드-연결되어 전원전압(VDD) 및 구동노드(PAD) 사이에서, 구동노드(PAD)로 전류를 흘려보낸다.
엔모스 트랜지스터(340)는 다이오드-연결되어 접지전위(VSS) 및 구동노드(PAD) 사이에서, 구동노드(PAD)로부터의 전류를 흘려준다.
이 때, 피모스 트랜지스터(330) 및 엔모스 트랜지스터(340)는 구동노드(PAD)와 기준전압 사이의 전압차가 클수록 더 큰 전류를 흘려주어 효과적으로 전류를 구동할 수 있다.
도 4는 도 1에 도시된 커런트 드라이버(130)의 일 예의 회로도이다.
도 4에 도시된 커런트 드라이버는 두 비트(CTRP, CTRN) 제어신호에 따라 동작한다.
도 4를 참조하면, 도 1에 도시된 커런트 드라이버는 피모스 트랜지스터들(410, 440) 및 엔모스 트랜지스터들(420, 430)을 포함한다.
피모스 트랜지스터(410)는 제어신호의 한 비트(CTRP)에 따라 전원전압(VDD) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 피모스 트랜지스터(410)는 게이트에 제어신호의 한 비트(CTRP)가 반전된 신호가 인가되어, 전원전압(VDD) 및 엔모스 트랜지스터(430) 사이의 스위치로 동작한다.
엔모스 트랜지스터(420)는 제어신호의 한 비트(CTRN)에 따라 접지전위(VSS) 및 구동노드(PAD) 사이의 전류경로를 제공한다. 즉, 엔모스 트랜지스터(420)는 게이트에 제어신호의 한 비트(CTRN)가 인가되어, 접지전위(VSS) 및 피모스 트랜지스터(440) 사이의 스위치로 동작한다.
엔모스 트랜지스터(430)는 다이오드-연결되어 전원전압(VDD) 및 구동노드(PAD) 사이에서, 구동노드(PAD)로 전류를 흘려보낸다.
피모스 트랜지스터(440)는 다이오드-연결되어 접지전위(VSS) 및 구동노드(PAD) 사이에서, 구동노드(PAD)로부터의 전류를 흘려준다.
이 때, 엔모스 트랜지스터(430) 및 피모스 트랜지스터(440)는 구동노드(PAD)와 기준전압 사이의 전압차가 클수록 더 큰 전류를 흘려주어 효과적으로 전류를 구동할 수 있다.
도 2 내지 도 4에 도시된 커런트 드라이버들에 인가되는 제어신호의 두 비트(CTRP, CTRN)는 동시에 활성화되지 않는 것이 바람직하다. 나아가, 제어신호의 두 비트(CTRP, CTRN) 중 한 비트가 활성화되어 전류가 구동된 후 기준전압 및 구동노드(PAD)의 전압차가 줄어들어 제어신호의 두 비트(CTRP, CTRN)가 비활성화되면, 리셋되지 아니하는 한 제어신호가 다시 활성화되지 않는 것이 바람직하다. 이는, 전류 모드 버스 인터페이스 시스템 등이 정상동작 모드에서 동작하는 경우에 불필요한 전류 구동으로 인한 오동작을 방지하기 위한 것이다.
도 5는 도 1에 도시된 차동 전압 감지회로(110)의 일 예의 블록도이다.
도 5에 도시된 차동 전압 감지회로는 두 비트(COMP1, COMP2) 비교신호를 생성한다.
도 5를 참조하면, 차동 전압 감지회로는 기준전압 발생회로(510), 차동 증폭기(520) 및 반전기(530)를 포함한다.
기준전압 발생회로(510)는 기준전압(REF)을 생성한다. 예를 들어, 기준전압 발생회로(510)는 전류 모드 버스 인터페이스 시스템의 기준전류와 동일한 전류가 흐르는 노드의 전압을 기준전압(REF)으로 제공할 수 있다. 기준전압 발생회로(510)는 당해 기술분야에 널리 알려진 밴드갭 기술(bandgap technique)등의 다양한 방법에 의하여 구현될 수도 있다.
차동 증폭기(520)는 구동노드의 전압 및 기준전압(REF)의 차를 증폭하여 비교신호의 한 비트(COMP1)를 생성한다.
차동 증폭기(520)는 싱글 엔디드 연산 증폭기(single ended operational amplifier)를 포함할 수 있다.
반전기(530)는 비교신호의 한 비트(COMP1)를 반전하여 비교신호의 다른 한 비트(COMP2)를 생성한다.
따라서, 비교신호의 두 비트(COMP1, COMP2)는 동시에 활성화되지 아니한다.
예를 들어, 도 5에 도시된 차동 전압 감지회로는 구동노드(PAD)의 전압이 기준전압(REF)보다 낮은 경우에 구동노드(PAD)로 전류를 공급하기 위해 비교신호의 첫 번째 비트(COMP1)를 활성화시킬 수 있다.
예를 들어, 도 5에 도시된 차동 전압 감지회로는 구동노드(PAD)의 전압이 기준전압(REF)보다 높은 경우에 구동노드(PAD)로부터 전류를 흘려주기 위해 비교신호의 두 번째 비트(COMP2)를 활성화시킬 수 있다.
도 6은 도 1에 도시된 차동 전압 감지회로(110)의 일 예의 블록도이다.
도 6에 도시된 차동 전압 감지회로는 두 비트(COMP1, COMP2) 비교신호를 생성한다.
도 6을 참조하면, 차동 전압 감지회로는 기준전압 발생회로(610) 및 차동 증폭기들(620, 630)을 포함한다.
기준전압 발생회로(610)는 기준전압(REF)을 생성한다. 예를 들어, 기준전압 발생회로(610)는 전류 모드 버스 인터페이스 시스템의 기준전류와 동일한 전류가 흐르는 노드의 전압을 기준전압(REF)으로 제공할 수 있다. 기준전압 발생회로(610)는 당해 기술분야에 널리 알려진 밴드갭 기술(bandgap technique)등의 다양한 방법에 의하여 구현될 수도 있다.
차동 증폭기(620)는 구동노드(PAD)의 전압 및 기준전압(REF)의 차를 증폭하여 비교신호의 첫 번째 비트(COMP1)를 생성한다.
차동 증폭기(630)는 구동노드(PAD)의 전압 및 기준전압(REF)의 차를 증폭하여 비교신호의 두 번째 비트(COMP2)를 생성한다.
예를 들어, 차동증폭기(620)가 기준전압(REF)에서 구동노드(PAD)의 전압을 뺀 전압을 증폭한다면, 차동증폭기(630)는 구동노드(PAD)의 전압에서 기준전압(REF)을 뺀 전압을 증폭한다.
차동 증폭기들(620, 630)은 각각 싱글 엔디드 연산 증폭기(single ended operational amplifier)를 포함할 수 있다.
차동 증폭기를 한 개만 사용한 도 5의 차동 전압 감지회로와 달리, 도 6에 도시된 차동 전압 감지회로는 두 개의 차동 증폭기들(620, 630)을 포함한다. 따라서, 도 6에 도시된 차동 전압 감지회로는 비교신호의 두 비트(COMP1, COMP2)를 동시에 비활성화시킬 수 있다. 예를 들어, 구동노드(PAD)의 전압 및 기준전압(REF) 사이의 차이가 소정레벨 미만일 경우에 비교신호의 두 비트(COMP1, COMP2)는 모두 비활성화 되어있을 수 있다. 다만, 도 6에 도시된 차동 전압 감지회로의 경우에도 비교신호의 두 비트(COMP1, COMP2)를 동시에 활성화시키지 않는 것이 바람직하다.
예를 들어, 도 6에 도시된 차동 전압 감지회로는 구동노드(PAD)의 전압이 기 준전압(REF)보다 낮은 경우에 구동노드(PAD)로 전류를 공급하기 위해 비교신호의 첫 번째 비트(COMP1)를 활성화시킬 수 있다.
예를 들어, 도 6에 도시된 차동 전압 감지회로는 구동노드(PAD)의 전압이 기준전압(REF)보다 높은 경우에 구동노드(PAD)로부터 전류를 흘려주기 위해 비교신호의 두 번째 비트(COMP2)를 활성화시킬 수 있다.
도 7은 도 1에 도시된 제어회로(120)의 일 예의 회로도이다.
도 7에 도시된 제어회로는 두 비트(COMP1, COMP2)의 비교신호에 따라 두 비트(CTRP, CTRN)의 제어신호를 생성한다.
도 7을 참조하면, 제어회로는 제어신호생성부(710) 및 제어신호리셋부(720)를 포함한다.
제어신호생성부(710)는 비교신호의 천이를 이용하여 제어신호를 활성화시킨다. 즉, 제어신호생성부(710)는 비교신호의 첫 번째 비트(COMP1)가 논리 '로우'에서 논리 '하이'로 천이하면 제어신호의 첫 번째 비트(CTRP)가 논리 '하이'가 되도록 하고, 비교신호의 두 번째 비트(COMP2)가 논리 '로우'에서 논리 '하이'로 천이하면 제어신호의 두 번째 비트(CTRN)가 논리 '하이'가 되도록 한다.
제어신호리셋부(720)는 제어신호가 활성화된 후에 비교신호의 천이를 이용하여 제어신호를 비활성화시킨다. 즉, 제어신호리셋부(720)는 제어신호의 첫 번째 비트(CTRP) 및/또는 두 번째 비트(CTRN)가 논리 '하이'인 경우에 비교신호의 첫 번째 비트(COMP1) 또는 두 번째 비트(COMP2)가 논리 '하이'에서 논리 '로우'로 천이하는 것을 감지하여 제어신호의 첫 번째 비트(CTRP) 및 두 번째 비트(CTRN)가 모두 논리 '로우'로 비활성화되도록 한다. 따라서, 도 7에 도시된 제어회로는 리셋되지 아니하는 한 1회만 제어신호를 활성화한다.
제어신호생성부(710)는 먹스들(711, 712), 플립플롭들(713, 714), 논리합 게이트(715), 낸드게이트(716) 및 논리곱 게이트들(717, 718)을 포함한다.
먹스(711)는 선택신호(SEL1)에 따라 비교신호의 첫 번째 비트(COMP1) 및 논리 '로우'중 하나를 선택한다. 즉, 먹스(711)는 선택신호(SEL1)가 논리 '로우'일 경우에 비교신호의 첫 번째 비트(COMP1)를 선택하고, 선택신호(SEL1)가 논리 '하이'일 경우에 논리 '로우'를 선택한다.
먹스(712)는 선택신호(SEL1)에 따라 비교신호의 두 번째 비트(COMP2) 및 논리 '로우'중 하나를 선택한다. 즉, 먹스(712)는 선택신호(SEL1)가 논리 '로우'일 경우에 비교신호의 두 번째 비트(COMP2)를 선택하고, 선택신호(SEL1)가 논리 '하이'일 경우에 논리 '로우'를 선택한다.
플립플롭(713)은 먹스(711)의 출력신호의 상승에지에서 논리 '하이'를 샘플링한다. 즉, 플립플롭(713)은 먹스(711)의 출력신호가 논리 '로우'에서 논리 '하이'로 천이할 때 출력을 논리 '하이'가 되도록 한다.
플립플롭(714)은 먹스(712)의 출력신호의 상승에지에서 논리 '하이'를 샘플링한다. 즉, 플립플롭(714)은 먹스(712)의 출력신호가 논리 '로우'에서 논리 '하이'로 천이할 때 출력을 논리 '하이'가 되도록 한다.
논리합 게이트(715)는 플립플롭(713)의 출력신호 및 플립플롭(714)의 출력신호를 논리합하여 선택신호(SEL1)를 생성한다.
낸드게이트(716)는 플립플롭(713)의 출력신호 및 플립플롭(714)의 출력신호를 낸드 논리연산하여 낸드신호(ND)를 생성한다.
논리곱 게이트(717)는 플립플롭(713)의 출력신호, 낸드신호(ND) 및 활성화신호(/PD)를 논리곱하여 제어신호의 첫 번째 비트(CTRP)를 생성한다.
논리곱 게이트(718)는 플립플롭(714)의 출력신호, 낸드신호(ND) 및 활성화신호(/PD)를 논리곱하여 제어신호의 두 번째 비트(CTRN)를 생성한다.
제어신호리셋부(720)는 먹스들(721, 722), 플립플롭들(723, 724), 논리합 게이트(725), 낸드게이트(727) 및 반전기(726)를 포함한다.
먹스(721)는 선택신호(SEL2)에 따라 비교신호의 첫 번째 비트(COMP1) 및 논리 '로우'중 하나를 선택한다. 즉, 먹스(711)는 선택신호(SEL2)가 논리 '로우'일 경우에 비교신호의 첫 번째 비트(COMP1)를 선택하고, 선택신호(SEL2)가 논리 '하이'일 경우에 논리 '로우'를 선택한다.
먹스(712)는 선택신호(SEL2)에 따라 비교신호의 두 번째 비트(COMP2) 및 논리 '로우'중 하나를 선택한다. 즉, 먹스(712)는 선택신호(SEL2)가 논리 '로우'일 경우에 비교신호의 두 번째 비트(COMP2)를 선택하고, 선택신호(SEL2)가 논리 '하이'일 경우에 논리 '로우'를 선택한다.
플립플롭(723)은 먹스(721)의 출력신호의 하강에지에서 논리 '하이'를 샘플링한다. 즉, 플립플롭(723)은 먹스(721)의 출력신호가 논리 '하이'에서 논리 '로우'로 천이할 때 출력을 논리 '하이'가 되도록 한다.
플립플롭(724)은 먹스(722)의 출력신호의 하강에지에서 논리 '하이'를 샘플 링한다. 즉, 플립플롭(724)은 먹스(722)의 출력신호가 논리 '하이'에서 논리 '로우'로 천이할 때 출력을 논리 '하이'가 되도록 한다.
논리합 게이트(725)는 플립플롭(723)의 출력신호 및 플립플롭(724)의 출력신호를 논리합하여 비활성화신호(PD)를 생성한다.
반전기(726)는 비활성화신호(PD)를 반전하여 활성화신호(/PD)를 생성한다.
낸드게이트(727)는 활성화신호(/PD) 및 선택신호(SEL1)를 낸드 논리연산하여 선택신호(SEL2)를 생성한다.
이하, 도 7에 도시된 제어회로의 동작을 상세하게 설명한다.
리셋상태에서 모든 플립플롭들(713, 714, 723, 724)은 논리'로우'를 출력한다. 따라서, 선택신호(SEL1) 및 비활성화신호(PD)는 논리 '로우'가 된다. 선택신호(SEL2)는 논리 '하이'인 활성화신호(/PD) 및 논리 '로우'인 선택신호(SEL1)를 낸드 논리연산한 결과이므로 논리 '하이'가 된다. 이 때, 낸드신호(ND)는 논리 '하이'이고, 제어신호의 첫 번째 비트(CTRP) 및 두 번째 비트(CTRN)는 모두 논리 '로우'이다. 리셋상태에서 선택신호(SEL1)가 논리 '로우'이므로 먹스(711)는 비교신호의 첫 번째 비트(COMP1)를 선택하고, 먹스(712)는 비교신호의 두 번째 비트(COMP2)를 선택한다. 또한, 선택신호(SEL2)가 논리 '하이'이므로 먹스들(721, 722)은 모두 논리 '로우'를 선택한다.
리셋상태에서 먹스들(711, 712)이 각각 비교신호의 첫 번째 비트(COMP1) 및 비교신호의 두 번째 비트(COMP2)를 선택하므로 비교신호의 첫 번째 비트(COMP1)나 비교신호의 두 번째 비트(COMP2)가 논리 '로우'에서 논리 '하이'로 천이하게 되면 플립플롭들(713, 714) 중 하나의 출력이 논리 '하이'가 된다.
필립플롭들(713, 714) 중 하나의 출력이 논리 '하이'가 되면, 선택신호(SEL1)는 논리 '하이'가 되고, 낸드신호(ND)는 논리 '하이'로 유지된다. 이 때, 선택신호(SEL1)가 논리 '하이'이므로, 먹스들(711, 712)은 모두 논리 '로우'를 선택한다. 따라서, 플립플롭들(713, 714)의 출력은 더 이상 변하지 않고 그대로 유지된다. 낸드신호(ND)는 플립플롭들(713, 714)의 출력이 모두 논리 '하이'가 되는 경우에 논리 '로우'가 되어 제어신호의 두 비트(CTRP, CTRN)가 모두 논리 '로우'가 되도록 한다.
플립플롭(713)의 출력이 논리 '하이'이고, 플립플롭(714)의 출력이 논리 '로우'인 경우에, 제어신호의 첫 번째 비트(CTRP)는 논리 '하이'가 되고, 제어신호의 두 번째 비트(CTRN)는 논리 '로우'가 된다. 제어신호의 첫 번째 비트(CTRP)가 논리 '하이'가 되면, 예를 들어, 도 2 내지 도 4에 도시된 커런트 드라이버들이 구동노드로 전류를 제공하게 된다.
플립플롭(714)의 출력이 논리 '하이'이고, 플립플롭(713)의 출력이 논리 '로우'인 경우에, 제어신호의 첫 번째 비트(CTRP)는 논리 '로우'가 되고, 제어신호의 두 번째 비트(CTRN)는 논리 '하이'가 된다. 제어신호의 두 번째 비트(CTRN)가 논리 '하이'가 되면, 예를 들어, 도 2 내지 도 4에 도시된 커런트 드라이버들이 구동노드로부터 전류를 흘려주게 된다.
활성화신호(/PD)가 논리 '하이'인 상태에서 선택신호(SEL1)가 논리 '하이'가 되면, 낸드게이트(727)의 모든 입력이 논리 '하이'가 되므로 선택신호(SEL2)는 논 리 '로우'가 된다. 따라서, 먹스(721)는 비교신호의 첫 번째 비트(COMP1)를 선택하고, 먹스(722)는 비교신호의 두 번째 비트(COMP2)를 선택하게 된다. 이 때, 논리 '하이'상태이던 비교신호의 첫 번째 비트(COMP1) 및 두 번째 비트(COMP2) 중 하나가 논리 '로우'로 천이하게 되면 플립플롭들(723, 724) 중 하나의 출력이 논리 '로우'에서 논리 '하이'로 변하게 된다. 따라서, 비활성화신호(PD)는 논리 '하이'가 되고, 활성화신호(/PD)는 논리 '로우'가 된다. 활성화신호(/PD)가 논리 '로우'가 되면, 선택신호(SEL2)가 논리 '하이'가 되어 먹스들(721, 722)은 모두 논리 '로우'를 선택하고, 플립플롭들(723, 724)의 출력은 더 이상 변하지 아니하고 유지되게 된다. 또한, 활성화신호(/PD)가 논리 '로우'로 비활성화되면 낸드게이트들(717, 718)은 모두 논리 '로우'를 출력하게 되어 제어신호의 두 비트(CTRP, CTRN)가 모두 논리 '로우'가 된다. 일단, 활성화신호(/PD)가 논리 '로우'로 변하고 나면 계속 그대로 유지되므로 제어신호의 두 비트(CTRP, CTRN)는 다시 리셋되지 아니하는 한 계속 논리 '로우'인 상태로 남아있게 된다.
예를 들어, 도 7에 도시된 제어회로는 구동노드의 전압이 기준전압보다 낮은 경우에 비교신호의 첫 번째 비트(COMP1)가 논리 '로우'에서 논리 '하이'로 변화하면, 이를 감지하여 제어신호의 첫 번째 비트(CTRP)를 논리 '로우'에서 논리 '하이'로 변화시켜서 구동노드로 전류를 제공하도록 한다. 이후에, 구동노드로 전류가 제공되어 구동노드의 전압이 기준전압에 가깝게 되면 비교신호의 첫 번째 비트(COMP1)가 논리 '하이'에서 다시 논리 '로우'로 떨어지게 되고, 제어회로의 제어신호리셋부(720)가 이를 감지하여 제어신호의 첫 번째 비트(CTRP)를 논리 '하이'에서 논리 '로우'로 변화시켜서 구동노드로의 전류공급을 중단하도록 한다.
예를 들어, 도 7에 도시된 제어회로는 구동노드의 전압이 기준전압보다 높은 경우에 비교신호의 두 번째 비트(COMP2)가 논리 '로우'에서 논리 '하이'로 변화하면, 이를 감지하여 제어신호의 두 번째 비트(CTRN)를 논리 '로우'에서 논리 '하이'로 변화시켜서 구동노드로부터 전류를 흘려주도록 한다. 이후에, 구동노드로부터 전류가 흘러나가서 구동노드의 전압이 기준전압에 가깝게 되면 비교신호의 두 번째 비트(COMP2)가 논리 '하이'에서 다시 논리 '로우'로 떨어지게 되고, 제어회로의 제어신호리셋부(720)가 이를 감지하여 제어신호의 두 번째 비트(CTRN)를 논리 '하이'에서 논리 '로우'로 변화시켜서 구동노드로부터 전류를 흘려주는 것을 중단하도록 한다.
도 8은 본 발명의 일 실시예에 따른 전류 부스팅 방법을 설명하기 위한 전류 모드 버스 인터페이스 시스템의 블록도이다.
도 8을 참조하면, 전류 모드 버스 인터페이스 시스템은 전류 모드 호스트 인터페이스 장치(810) 및 전류 모드 클라이언트 인터페이스 장치(820)를 포함한다.
전류 모드 호스트 인터페이스 장치(810)는 기준 전류(IREF) 및 클록 전류(ICLK)를 송신하고, 정방향 전송모드시에 데이터 전류(IDATA)를 송신하며, 역방향 전송모드시에 역방향 데이터 전류(IR_DATA)를 수신하고 역방향 데이터 전류(IR_DATA)를 기준 전류(IREF)와 비교하여 역방향 데이터 전압을 생성한다.
전류 모드 클라이언트 인터페이스 장치(820)는 기준 전류(IREF) 및 클록 전류(ICLK)를 수신하고 기준 전류(IREF) 및 클록 전류(ICLK)를 비교하여 클록 전압을 생성하고, 정방향 전송모드시에 데이터 전류(IDATA)를 수신하고 데이터 전류(IDATA)를 수신된 기준 전류(IREF)와 비교하여 데이터 전압을 생성하며, 역방향 전송모드시에 역방향 데이터 전류(IR_DATA)를 데이터 전류(IDATA)가 수신되는 도선을 통하여 송신한다.
예를 들어, 클록 전류(ICLK), 데이터 전류(IDATA) 및 역방향 데이터 전류(IR_DATA)는 각각 약 300uA 레벨이 논리 '로우'로, 약 100uA 레벨이 논리 '하이'로 설정된 전류일 수 있다. 이 때, 기준 전류(IREF)는 약 200uA레벨의 전류일 수 있다.
이 때, 역방향 데이터 전류(IR_DATA)는 데이터 전류(IDATA)의 주파수보다 낮은 주파수로 변할 수 있다. 이는 호스트에서 클라이언트로 전송되는 데이터 양에 비하여 클라이언트로부터 호스트로 전송되는 데이터의 양이 적은 경우가 많기 때문이다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 전류 부스팅 방법을 설명하기 위한 타이밍도들이다.
도 9 내지 도 11에서 제어신호들(TXPD, RXPD)의 타이밍도는 전압 레벨을 나타내고, 기준 전류(IREF), 클록 전류(ICLK), 데이터 전류(IDATA) 및 역방향 데이터 전류(IR_DATA)의 타이밍도는 전류 레벨을 나타낸다.
도 9는 호스트의 웨이크업 리퀘스트에 의한 전류 모드 버스 인터페이스 시스템의 정상동작 모드로의 전환을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 먼저 호스트의 웨이크업 리퀘스트에 의하여 호스트 모드 제어신호(TXPD)가 논리 '로우'에서 논리 '하이'로 변한다.
호스트 모드 제어신호(TXPD)가 논리 '로우'에서 논리 '하이'로 변하면, 호스트는 차단되어 있던 기준 전류(IREF)를 흘려보낸다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 기준 전류(IREF)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(910). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다.
기준 전류(IREF)가 흐르기 시작하면 클라이언트는 기준 전류(IREF)를 감지하여 클라이언트 모드 제어신호(RXPD)를 논리 '로우'에서 논리 '하이'로 변화시킨다.
클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 변하면 클라이언트는 슬립 모드로 들어가 있던 내부 모듈들을 활성화시켜 정상동작 모드로 전환된다.
호스트는 클라이언트가 정상동작 모드로 전환되어 송신되는 전류들을 수신할 준비가 된 후에 클록 전류(ICLK) 및 데이터 전류(IDATA)를 송신한다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 클록 전류(ICLK)를 송신하는 노드 및 데이터 전류 (IDATA)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(920, 930). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다. 도 9에 도시된 시간구간(ttxa)내에 클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 천이하여야 한다. 이 때, 시간구간(ttxa)은 호스트가 차단되었던 기준 전류(IREF)를 다시 흘려주는 시점부터 클록 전류(ICLK) 및 데이터 전류(IDATA)를 다시 흘려주기까지의 구간이다. 시간구간(ttxa)은 전류 모드 버스 인터페이스 시스템의 정확한 동작을 위해 매우 중요한 요소이며, 기준 전류(IREF), 클록 전류(ICLK) 및 데이터 전류(IDATA)의 구동시에 도 1에 도시된 전류 구동회로를 이용한 전류 부스팅은 인쇄회로기판(Printed Circuit Board; PCB)의 커패시턴스 등에 불구하고 적절한 시간구간(ttxa)을 확보하도록 할 수 있다. 호스트가 클록 전류(ICLK) 및 데이터 전류(IDATA)를 다시 흘려주는 시점부터 시간(trxs)이 흐른 후에 클록 전류(ICLK) 및 데이터 전류(IDATA)가 변화하기 시작한다.
도 10은 클라이언트의 웨이크업 리퀘스트에 의한 전류 모드 버스 인터페이스 시스템의 정상동작 모드로의 전환을 설명하기 위한 타이밍도이다.
도 10을 참조하면, 먼저 클라이언트의 웨이크업 리퀘스트에 의하여 클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 변한다.
클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 변하면 클라이언트는 역방향 데이터 전류(IR_DATA)를 흘려준다. 이 때, 역방향 데이터 전류(IR_DATA)는 논리 '로우'에 상응하는 레벨일 수도 있고, 논리 '하이'에 상응하는 레벨일 수도 있다. 다만, 역방향 데이터 전류(IR_DATA)는 호스트 측에서 기준 전류(IREF)를 이용하여 감지할 수 있는 레벨인 것이 바람직하다.
역방향 데이터 전류(IR_DATA)가 흐르게 되면, 호스트는 이를 감지하여 호스트 모드 제어신호(TXPD)를 논리 '로우'에서 논리 '하이'로 변화시킨다. 이 때, 호스트는 도 4에 도시된 것과 같은 모드 제어신호 발생회로를 이용하여 역방향 데이터 전류(IR_DATA)를 감지할 수도 있다.
호스트 모드 제어신호(TXPD)가 논리 '로우'에서 논리 '하이'로 변하면, 호스트는 차단되어 있던 기준 전류(IREF)를 흘려보낸다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 기준 전류(IREF)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(101). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다.
기준 전류(IREF)가 흐르기 시작하면 클라이언트는 기준 전류(IREF)를 감지하여 슬립 모드로 들어가 있던 내부 모듈들을 활성화시켜 정상동작 모드로 전환한다. 이 때, 클라이언트는 역방향 데이터 전류(IR_DATA)의 송신을 중지하고, 데이터 송/수신부 를 정방향 전송모드로 전환시킨다.
호스트는 클라이언트가 정방향 전송모드로 전환되어 송신되는 전류들을 수신할 준비가 된 후에 클록 전류(ICLK) 및 데이터 전류(IDATA)를 송신한다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 클록 전류(ICLK)를 송신하는 노드 및 데이터 전류(IDATA)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(102, 103). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다. 도 10에 도시된 시간구간(ttxa)내에 클라이언트가 역방향 전송모드에서 정방향 전송모드로 전환하여야 한다. 이 때, 시간구간(ttxa)은 호스트가 차단되었던 기준 전류(IREF)를 다시 흘려주는 시점부터 클록 전류(ICLK) 및 데이터 전류(IDATA)를 다시 흘려주기까지의 구간이다. 시간구간(ttxa)은 전류 모드 버스 인터페이스 시스템의 정확한 동작을 위해 매우 중요한 요소이며, 기준 전류(IREF), 클록 전류(ICLK) 및 데이터 전류(IDATA)의 구동시에 도 1에 도시된 전류 구동회로를 이용한 전류 부스팅은 인쇄회로기판(Printed Circuit Board; PCB)의 커패시턴스 등에 불구하고 적절한 시간구간(ttxa)을 확보하도록 할 수 있다. 또한 시간구간(trxd)은 호스트가 차단되었던 기준 전류(IREF)를 다시 흘려주는 시점부터 클라이언트가 역방향 데이터 전류(IR_DATA)를 차단하기까지의 구간이다.
도 11은 호스트와 클라이언트에서 거의 동시에 웨이크업 리퀘스트가 발생하 였을 경우의 전류 모드 버스 인터페이스 시스템의 정상동작 모드로의 전환을 설명하기 위한 타이밍도이다.
도 11을 참조하면, 클라이언트의 웨이크업 리퀘스트에 의하여 클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 변하고, 거의 동시에 호스트의 웨이크업 리퀘스트에 의하여 호스트 모드 제어신호(TXPD)가 논리 '로우'에서 논리 '하이'로 변한다.
호스트 모드 제어신호(TXPD)가 논리 '로우'에서 논리 '하이'로 변하였으므로, 호스트는 차단되어 있던 기준 전류(IREF)를 흘려보낸다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 기준 전류(IREF)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(111). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다. 또한, 클라이언트 모드 제어신호(RXPD)가 논리 '로우'에서 논리 '하이'로 변하였으므로 클라이언트는 역방향 데이터 전류(IR_DATA)를 흘려준다.
호스트는 기준 전류(IREF)를 흘려보낸 이후에 역방향 데이터 전류(IR_DATA)를 감지하게 되나 이미 기준 전류(IREF)를 흘리고 있으므로 다시 정방향 전송 모드로 전환한다.
클라이언트는 역방향 데이터 전류(IR_DATA)를 흘려보낸 이후에 기준 전류(IREF) 를 감지하게 되어 슬립 모드로 들어가 있던 내부 모듈들을 활성화시켜 정상동작 모드로 전환한다. 이 때, 클라이언트는 역방향 데이터 전류(IR_DATA)의 송신을 중지하고, 데이터 송/수신부를 정방향 전송모드로 전환시킨다.
호스트는 클라이언트가 정방향 전송모드로 전환되어 송신되는 전류들을 수신할 준비가 된 후에 클록 전류(ICLK) 및 데이터 전류(IDATA)를 송신한다. 이 때, 도 1에 도시된 전류 구동회로를 이용하여 클록 전류(ICLK)를 송신하는 노드 및 데이터 전류(IDATA)를 송신하는 노드의 전압이 빠르게 동작점(operating point)이 되도록 할 수 있다(112, 113). 예를 들어, 동작점(operating point)은 전류 모드 버스 인터페이스 시스템을 구현하는 트랜지스터들의 바이어스 포인트(bias point)일 수 있다. 도 11에 도시된 시간구간(ttxa)내에 클라이언트가 역방향 전송모드에서 정방향 전송모드로 전환하여야 한다. 이 때, 시간구간(ttxa)은 호스트가 차단되었던 기준 전류(IREF)를 다시 흘려주는 시점부터 클록 전류(ICLK) 및 데이터 전류(IDATA)를 다시 흘려주기까지의 구간이다. 시간구간(ttxa)은 전류 모드 버스 인터페이스 시스템의 정확한 동작을 위해 매우 중요한 요소이며, 기준 전류(IREF), 클록 전류(ICLK) 및 데이터 전류(IDATA)의 구동시에 도 1에 도시된 전류 구동회로를 이용한 전류 부스팅은 인쇄회로기판(Printed Circuit Board; PCB)의 커패시턴스 등에 불구하고 적절한 시간구간(ttxa)을 확보하도록 할 수 있다. 또한 시간구간(trxd)은 호스트가 차단되었던 기준 전류(IREF)를 다시 흘려주는 시점부터 클라이언트가 역방향 데이터 전류(IR_DATA) 를 차단하기까지의 구간이다. 시간구간(ta)은 클라이언트가 역방향 데이터 전류(IR_DATA)를 차단하는 시점부터 호스트가 데이터 전류(IDATA)를 다시 흘려주기까지의 구간이다. 이 때, 시간구간(ttxa)이 시간구간(ttxd) 및 시간구간(ta)의 합보다 큰 것이 바람직하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 전류 구동회로 및 전류 부스팅 방법은 신속하게 구동노드의 전압이 기준전압에 가깝게 되도록 전류를 구동할 수 있어, 전류 모드 버스 인터페이스 시스템의 호스트 또는 클라이언트 등을 구성하는 트랜지스터들의 바이어스 포인트(bias point)와 같은 동작점에 도달하는 시간을 줄일 수 있다. 나아가, 전류 모드 버스 인터페이스 시스템 등이 서스펜드 모드에서 정상동작 모드로 전환하는데 걸리는 시간을 줄일 수 있어 전류 모드 버스 인터페이스 시스템 등이 빠르고 정확하게 동작하도록 할 수 있다.

Claims (22)

  1. 구동노드의 전압을 감지하고 상기 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 차동 전압 감지회로;
    상기 비교신호에 따라, 상기 구동노드에 전류를 구동하도록 제어신호를 생성하는 제어회로; 및
    상기 제어신호에 따라, 상기 구동노드로 전류를 제공하거나, 상기 구동노드로부터 전류를 흘려주는 커런트 드라이버를 포함하는 것을 특징으로 하는 전류 구동회로.
  2. 제 1 항에 있어서,
    상기 전류 구동회로는 전류 모드 버스 인터페이스 시스템의 모드 전환시에 상기 구동노드의 전압이 동작점이 되는데 필요한 전류를 구동하는 것을 특징으로 하는 전류 구동회로.
  3. 제 2 항에 있어서,
    상기 제어회로는 리셋 되지 않는 한 1회만 상기 구동노드에 전류를 구동하도록 상기 제어신호를 생성하는 것을 특징으로 하는 전류 구동회로.
  4. 제 3 항에 있어서,
    상기 전류 구동회로는 상기 전류 모드 버스 인터페이스 시스템이 서스펜드 모드로부터 정상동작 모드로 전환할 때 사용되는 것을 특징으로 하는 전류 구동회로.
  5. 제 4 항에 있어서,
    상기 비교신호 및 상기 제어신호는 각각 두 비트 신호인 것을 특징으로 하는 전류 구동회로.
  6. 제 5 항에 있어서,
    상기 차동 전압 감지회로는
    상기 기준전압을 생성하는 기준전압 발생회로;
    상기 구동노드의 전압 및 상기 기준전압의 차를 증폭하여 상기 비교신호의 제 1 비트를 생성하는 차동 증폭기; 및
    상기 비교신호의 제 1 비트를 반전하여 상기 비교신호의 제 2 비트를 생성하는 반전기를 포함하는 것을 특징으로 하는 전류 구동회로.
  7. 제 5 항에 있어서,
    상기 차동 전압 감지회로는
    상기 기준전압을 생성하는 기준전압 발생회로;
    상기 구동노드의 전압 및 상기 기준전압의 차를 증폭하여 상기 비교신호의 제 1 비트를 생성하는 제 1 차동 증폭기; 및
    상기 구동노드의 전압 및 상기 기준전압의 차를 증폭하여 상기 비교신호의 제 2 비트를 생성하는 제 2 차동 증폭기를 포함하는 것을 특징으로 하는 전류 구동회로.
  8. 제 5 항에 있어서,
    상기 제어회로는
    상기 비교신호의 천이를 이용하여 상기 제어신호를 활성화시키는 제어신호생성부; 및
    상기 제어신호가 활성화된 후에 상기 비교신호의 천이를 이용하여 상기 제어신호를 비활성화시키는 제어신호리셋부를 포함하는 것을 특징으로 하는 전류 구동회로.
  9. 제 8 항에 있어서,
    상기 제어신호생성부는
    제 1 선택신호에 따라 상기 비교신호의 제 1 비트 및 논리 '로우'중 하나를 선택하는 제 1 먹스;
    제 1 선택신호에 따라 상기 비교신호의 제 2 비트 및 논리 '로우'중 하나를 선택하는 제 2 먹스;
    상기 제 1 먹스의 출력신호의 상승에지에서 논리 '하이'를 샘플링하는 제 1 플립플롭;
    상기 제 2 먹스의 출력신호의 상승에지에서 논리 '하이'를 샘플링하는 제 2 플립플롭;
    상기 제 1 플립플롭의 출력신호 및 상기 제 2 플립플롭의 출력신호를 논리합 하여 상기 제 1 선택신호를 생성하는 제 1 논리합 게이트;
    상기 제 1 플립플롭의 출력신호 및 상기 제 2 플립플롭의 출력신호를 낸드 논리연산하여 낸드신호를 생성하는 제 1 낸드 게이트;
    상기 제 1 플립플롭의 출력신호, 상기 낸드신호 및 활성화신호를 논리곱하여 상기 제어신호의 제 1 비트를 생성하는 제 1 논리곱 게이트; 및
    상기 제 2 플립플롭의 출력신호, 상기 낸드신호 및 상기 활성화신호를 논리곱하여 제어신호의 제 2 비트를 생성하는 제 2 논리곱 게이트를 포함하는 것을 특징으로 하는 전류 구동회로.
  10. 제 9 항에 있어서,
    상기 제어신호리셋부는
    상기 제 1 선택신호 및 상기 활성화신호를 낸드 논리연산하여 제 2 선택신호를 생성하는 제 2 낸드게이트;
    상기 제 2 선택신호에 따라 상기 비교신호의 제 1 비트 및 논리 '로우'중 하나를 선택하는 제 3 먹스;
    상기 제 2 선택신호에 따라 상기 비교신호의 제 2 비트 및 논리 '로우'중 하 나를 선택하는 제 4 먹스;
    상기 제 3 먹스의 출력신호의 하강에지에서 논리 '하이'를 샘플링하는 제 3 플립플롭;
    상기 제 4 먹스의 출력신호의 하강에지에서 논리 '하이'를 샘플링하는 제 4 플립플롭;
    상기 제 3 플립플롭의 출력신호 및 상기 제 4 플립플롭의 출력신호를 논리합하여 비활성화신호를 생성하는 제 2 논리합 게이트; 및
    상기 비활성화신호를 반전하여 상기 활성화신호를 생성하는 반전기를 포함하는 것을 특징으로 하는 전류 구동회로.
  11. 제 5 항에 있어서,
    상기 커런트 드라이버는
    상기 제어신호의 제 1 비트에 따라 전원전압 및 상기 구동노드 사이의 전류경로를 제공하는 피모스 트랜지스터;
    상기 제어신호의 제 2 비트에 따라 접지전위 및 상기 구동노드 사이의 전류 경로를 제공하는 엔모스 트랜지스터;
    상기 전원전압 및 상기 구동노드 사이의 전류를 제공하는 제 1 전류원; 및
    상기 접지전위 및 상기 구동노드 사이의 전류를 제공하는 제 2 전류원을 포함하는 것을 특징으로 하는 전류 구동회로.
  12. 제 5 항에 있어서,
    상기 커런트 드라이버는
    상기 제어신호의 제 1 비트에 따라 전원전압 및 상기 구동노드 사이의 전류경로를 제공하는 제 1 피모스 트랜지스터;
    상기 제어신호의 제 2 비트에 따라 접지전위 및 상기 구동노드 사이의 전류 경로를 제공하는 제 1 엔모스 트랜지스터;
    다이오드-연결되어 상기 전원전압 및 상기 구동노드 사이의 전류를 제공하는 제 2 피모스 트랜지스터; 및
    다이오드-연결되어 상기 접지전위 및 상기 구동노드 사이의 전류를 제공하는 제 2 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 전류 구동회로.
  13. 제 5 항에 있어서,
    상기 커런트 드라이버는
    상기 제어신호의 제 1 비트에 따라 전원전압 및 상기 구동노드 사이의 전류경로를 제공하는 제 1 피모스 트랜지스터;
    상기 제어신호의 제 2 비트에 따라 접지전위 및 상기 구동노드 사이의 전류 경로를 제공하는 제 1 엔모스 트랜지스터;
    다이오드-연결되어 상기 전원전압 및 상기 구동노드 사이의 전류를 제공하는 제 2 엔모스 트랜지스터; 및
    다이오드-연결되어 상기 접지전위 및 상기 구동노드 사이의 전류를 제공하는 제 2 피모스 트랜지스터를 포함하는 것을 특징으로 하는 전류 구동회로.
  14. 구동노드의 전압을 감지하고 상기 구동노드의 전압을 기준전압과 비교하여 비교신호를 생성하는 단계;
    상기 비교신호에 따라, 상기 구동노드에 전류를 구동하도록 제어신호를 생성하는 단계; 및
    상기 제어신호에 따라, 상기 구동노드의 전압이 동작점이 되는데 필요한 전류를 상기 구동노드로 제공하거나, 상기 구동노드로부터 흘려주는 단계를 포함하는 것을 특징으로 하는 전류 부스팅 방법.
  15. 제 14 항에 있어서,
    상기 전류 부스팅 방법은 전류 모드 버스 인터페이스 시스템의 모드 전환시에 사용되는 것을 특징으로 하는 전류 부스팅 방법.
  16. 제 15 항에 있어서,
    상기 제어신호를 생성하는 단계는 리셋되지 않는 한 1회만 상기 구동노드에 전류를 구동하도록 상기 제어신호를 생성하는 것을 특징으로 하는 전류 부스팅 방법.
  17. 제 16 항에 있어서,
    상기 전류 부스팅 방법은 상기 전류 모드 버스 인터페이스 시스템이 서스펜드 모드로부터 정상동작 모드로 전환할 때 사용되는 것을 특징으로 하는 전류 부스팅 방법.
  18. 제 17 항에 있어서,
    상기 전류 부스팅 방법은 상기 전류 모드 버스 인터페이스 시스템의 호스트 장치의 기준전류, 클록전류 및 데이터 전류 구동시에 사용되는 것을 특징으로 하는 전류 부스팅 방법.
  19. 제 17 항에 있어서,
    상기 비교신호 및 상기 제어신호는 각각 두 비트 신호인 것을 특징으로 하는 전류 부스팅 방법.
  20. 제 19 항에 있어서,
    상기 비교신호를 생성하는 단계는
    상기 기준전압을 생성하는 단계;
    상기 구동노드의 전압 및 기준전압의 차를 증폭하여 상기 비교신호의 제 1 비트를 생성하는 단계; 및
    상기 비교신호의 제 1 비트를 반전하여 상기 비교신호의 제 2 비트를 생성하는 단계를 포함하는 것을 특징으로 하는 전류 부스팅 방법.
  21. 제 19 항에 있어서,
    상기 비교신호를 생성하는 단계는
    상기 기준전압을 생성하는 단계;
    상기 구동노드의 전압 및 상기 기준전압의 차를 증폭하여 상기 비교신호의 제 1 비트를 생성하는 단계; 및
    상기 구동노드의 전압 및 상기 기준전압의 차를 증폭하여 상기 비교신호의 제 2 비트를 생성하는 단계를 포함하는 것을 특징으로 하는 전류 부스팅 방법.
  22. 제 17 항에 있어서,
    상기 제어신호를 생성하는 단계는
    상기 비교신호의 천이에 따라 상기 제어신호를 활성화시키는 단계; 및
    상기 제어신호가 활성화된 이후에 상기 비교신호의 천이에 따라 상기 제어신호를 비활성화시키는 단계를 포함하는 것을 특징으로 하는 전류 부스팅 방법.
KR1020050023450A 2005-03-22 2005-03-22 전류 구동회로 및 이를 이용한 전류 부스팅 방법 KR100582954B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050023450A KR100582954B1 (ko) 2005-03-22 2005-03-22 전류 구동회로 및 이를 이용한 전류 부스팅 방법
JP2006042696A JP2006270932A (ja) 2005-03-22 2006-02-20 電流駆動回路及びそれを用いた電流ブースティング方法
US11/363,338 US7579871B2 (en) 2005-03-22 2006-02-27 Current drive circuit and method of boosting current using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023450A KR100582954B1 (ko) 2005-03-22 2005-03-22 전류 구동회로 및 이를 이용한 전류 부스팅 방법

Publications (1)

Publication Number Publication Date
KR100582954B1 true KR100582954B1 (ko) 2006-05-23

Family

ID=37034580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023450A KR100582954B1 (ko) 2005-03-22 2005-03-22 전류 구동회로 및 이를 이용한 전류 부스팅 방법

Country Status (3)

Country Link
US (1) US7579871B2 (ko)
JP (1) JP2006270932A (ko)
KR (1) KR100582954B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084509B4 (de) * 2011-10-14 2014-11-06 Infineon Technologies Ag Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung
CN113508429B (zh) * 2019-09-17 2024-04-16 京东方科技集团股份有限公司 驱动控制电路及其驱动方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07296583A (ja) * 1994-04-21 1995-11-10 Fujitsu Ltd 半導体集積回路
JPH1141085A (ja) 1997-07-18 1999-02-12 Sony Corp 出力バッファ回路
US6295233B1 (en) 1999-07-19 2001-09-25 Hynix Semiconductor Current controlled open-drain output driver
JP2003087110A (ja) 2001-09-17 2003-03-20 Mitsubishi Electric Corp 半導体回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248907A (en) * 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
US6169420B1 (en) * 1998-08-10 2001-01-02 Motorola Inc. Output buffer
US6411146B1 (en) 2000-12-20 2002-06-25 National Semiconductor Corporation Power-off protection circuit for an LVDS driver
US6738914B2 (en) 2001-01-05 2004-05-18 Motorola, Inc. Method and apparatus for determining whether to wake up a system by detecting a status of a push button switch that is remotely located from the system
US6664805B2 (en) * 2002-01-30 2003-12-16 Agilent Technologies, Inc. Switched capacitor piecewise linear slew rate control methods for output devices
JP2003263251A (ja) 2002-03-11 2003-09-19 Sharp Corp 無線通信機能を備えた情報処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07296583A (ja) * 1994-04-21 1995-11-10 Fujitsu Ltd 半導体集積回路
JPH1141085A (ja) 1997-07-18 1999-02-12 Sony Corp 出力バッファ回路
US6295233B1 (en) 1999-07-19 2001-09-25 Hynix Semiconductor Current controlled open-drain output driver
JP2003087110A (ja) 2001-09-17 2003-03-20 Mitsubishi Electric Corp 半導体回路装置

Also Published As

Publication number Publication date
US7579871B2 (en) 2009-08-25
US20060214690A1 (en) 2006-09-28
JP2006270932A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5149187B2 (ja) 低電力スリープモード動作を有するパワーアップ回路
US7459949B2 (en) Phase detector circuit and method therefor
US6781405B2 (en) Adaptive signal termination
US6448826B1 (en) Semiconductor device incorporating circuit for generating control clock in accordance with external clock frequency
US6396309B1 (en) Clocked sense amplifier flip flop with keepers to prevent floating nodes
KR100599217B1 (ko) 전류 모드 버스 인터페이스 시스템과 이를 위한 모드 전환방법 및 모드 제어신호 발생회로
US7079589B1 (en) Serial digital communication superimposed on a digital signal over a single wire
KR100582954B1 (ko) 전류 구동회로 및 이를 이용한 전류 부스팅 방법
JPH11239049A (ja) データ出力回路
EP1573476B1 (en) Current mode signalling in electronic data processing circuit
US6462613B1 (en) Power controlled input receiver
US5942918A (en) Method for resolving differential signals
US6297682B1 (en) Differential sense amplifier circuit
US5994931A (en) Method and circuit configuration for controlling operating states of a second device by means of a first device
US6587323B1 (en) Dual pseudo reference voltage generation for receivers
EP0601539B1 (en) Communication apparatus with low power consumption
KR100863010B1 (ko) 반도체 집적 회로
KR100508722B1 (ko) 펄스폭 고정 장치
WO2000070743A1 (en) Current mode transmitter
KR100238231B1 (ko) 반도체장치 및 방법
KR100622762B1 (ko) 데이타 출력버퍼
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로
US7800414B2 (en) Differential current driving type data transmission system
KR100808577B1 (ko) 클럭발생회로
KR20020058491A (ko) 기준전압의 변화에 둔감한 반도체 소자의 입/출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee