KR100863010B1 - 반도체 집적 회로 - Google Patents

반도체 집적 회로 Download PDF

Info

Publication number
KR100863010B1
KR100863010B1 KR1020070035490A KR20070035490A KR100863010B1 KR 100863010 B1 KR100863010 B1 KR 100863010B1 KR 1020070035490 A KR1020070035490 A KR 1020070035490A KR 20070035490 A KR20070035490 A KR 20070035490A KR 100863010 B1 KR100863010 B1 KR 100863010B1
Authority
KR
South Korea
Prior art keywords
clock
signal
buffer unit
enable signal
clock signal
Prior art date
Application number
KR1020070035490A
Other languages
English (en)
Inventor
정회권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070035490A priority Critical patent/KR100863010B1/ko
Application granted granted Critical
Publication of KR100863010B1 publication Critical patent/KR100863010B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Abstract

반도체 집적 회로가 제공된다. 반도체 집적 회로는 클럭 및 클럭 인에이블 신호를 수신하여 클럭 인에이블 신호의 위상에 따라 클럭 신호를 선택적으로 버퍼링하여 동일한 주기를 갖는 제 1 및 제 2 버퍼링 클럭 신호를 제공하는 클럭 신호 버퍼부, 클럭 인에이블 신호, 제 1 및 제 2 버퍼링 클럭 신호를 수신하여 클럭 출력 신호를 제공하되, 클럭 인에이블 신호의 위상에 따라 제 1 및 제 2 버퍼링 클럭 신호의 경로를 선택적으로 제어하는 신호 전달부를 포함하며, 상기 제 2 버퍼링 클럭 신호는 상기 클럭 신호의 디지털 레벨에 응답하여 생성된다.
Figure R1020070035490
클럭, 버퍼링, 파워다운 모드

Description

반도체 집적 회로{Semiconductor Integrated Circuit}
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 블록도,
도 2a는 본 발명의 일 실시예에 따른 제 1 버퍼부의 개념적인 회로도,
도 2b는 본 발명의 일 실시예에 따른 제 2 버퍼부의 회로도,
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 회로도, 및
도 4는 본 발명의 다른 실시예에 따른 반도체 집적 회로의 동작을 나타내는 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 파워다운모드 신호부 200 : 클럭 신호 버퍼부
210 : 제 1 버퍼부 220 : 제 2 버퍼부
300 : 신호 전달부 PA1 : 제 1 스위칭부
PA2 : 제 2 스위칭부
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 클럭 입력 버퍼에 관한 것이다.
일반적으로 반도체 집적 회로는 외부에서 전송되는 신호를 수신하여 내부 회로의 로직에 적절한 신호로 변환시키기 위하여 신호 레벨 및 타이밍을 조절하기 위한 입력 버퍼를 구비한다.
구체적으로 설명하면, 외부 시스템에서 공급되는 외부 클럭 신호에 동기되는 내부 클럭 신호를 발생시킨다. 발생된 내부 클럭 신호에 동기되어 내부 회로의 신호들이 동작할 수 있다. 이러한 내부 클럭 신호를 발생하는 입력 버퍼로 커런트 미러(current mirror) 방식을 이용하는 차동 증폭기 타입(differential amplifier type)의 버퍼를 사용할 수 있다. 이로써, 미세한 클럭 신호의 전압 차이를 감지하여 빠르게 동작할 수 있어 고속으로 응답하는 클럭 출력 신호를 제공할 수 있다. 그러나, 외부 클럭 신호를 수신하기 위해서 항상 활성화되는 클럭 입력 버퍼를 사용함으로써 전원 전압으로부터 접지 전압으로 전류가 흐르는 전류 경로(current path)를 형성할 수 있다. 따라서, 이러한 입력 버퍼로 인한 전류 소모가 증가할 수 있다.
특히, 파워다운 모드(power down mode)에 진입하며 소모 전류를 감소시켜야 할 때에도, 이러한 입력 버퍼를 사용함으로써 많은 전류를 소모할 수 있다.
본 발명의 기술적 과제는 전류 소모를 감소시키는 클럭 버퍼 회로를 포함하는 반도체 집적 회로를 제공하는 것이다.
상기한 본 발명의 일 실시예에 따른 기술적 과제를 달성하기 위하여 본 발명의 반도체 집적 회로는 클럭 및 클럭 인에이블 신호를 수신하여 클럭 인에이블 신호의 위상에 따라 클럭 신호를 선택적으로 버퍼링하여 동일한 주기를 갖는 제 1 및 제 2 버퍼링 클럭 신호를 제공하는 클럭 신호 버퍼부, 클럭 인에이블 신호, 제 1 및 제 2 버퍼링 클럭 신호를 수신하여 클럭 출력 신호를 제공하되, 클럭 인에이블 신호의 위상에 따라 제 1 및 제 2 버퍼링 클럭 신호의 경로를 선택적으로 제어하는 신호 전달부를 포함하며, 상기 제 2 버퍼링 클럭 신호는 상기 클럭 신호의 디지털 레벨에 응답하여 생성된다.
여기서, 클럭 신호 버퍼부는 클럭 신호를 선택적으로 버퍼링하는 제 1 및 제 2 버퍼부를 포함한다. 제 1 버퍼부는 클럭 신호의 미세 전압을 감지하여 동작하는 커런트 미러 차동 증폭기 타입 버퍼부이다. 제 2 버퍼부는 클럭 및 클럭 인에이블 신호의 논리 레벨에 따라 동작하는 논리 게이트 타입 버퍼부이다. 이러한 제 1 버퍼부는 클럭 인에이블 신호의 활성화된 레벨을 수신하면 상기 클럭 신호를 버퍼링하여 제 1 버퍼링 클럭 신호를 제공한다. 반면, 제 2 버퍼부는 클럭 인에이블 신호의 비활성화된 레벨을 수신하면 클럭 신호를 버퍼링하여 제 2 버퍼링 클럭 신호를 제공한다.
신호 전달부는 클럭 신호의 경로를 선택적으로 제어할 수 있도록 제 1 및 제 2 스위칭부를 포함한다. 제 1 스위칭부는 클럭 인에이블 신호의 활성화된 레벨에 응답하여 제 1 버퍼링 클럭 신호를 전달하도록 신호의 경로를 제공한다. 제 2 스위칭부는 클럭 인에이블 신호의 비활성화된 레벨에 응답하여 제 2 버퍼링 클럭 신호를 전달하도록 신호의 경로를 제공한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한 다.
본 발명의 일 실시예에 따르면 클럭 인에이블 신호의 위상에 따라 클럭 신호의 버퍼링 경로를 선택적으로 제어할 수 있다. 즉, 클럭 인에이블 신호의 위상에 따라 각각 응답하는 버퍼부를 구비하여 버퍼링 경로를 선택적으로 제어할 수 있다. 간단한 제어 방식을 이용하여 클럭 신호의 버퍼링 경로를 제어함으로써, 파워다운 모드에서 클럭 입력 버퍼부에 의한 전류의 소모를 줄일 수 있다.
이와 같은 반도체 집적 회로에 대해 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 집적 회로의 블록도이다. 도 1을 참조하면, 일 실시예에 따른 반도체 집적 회로는 파워다운 모드 신호부(100), 클럭 신호 버퍼부(200) 및 신호 전달부(300)를 포함한다.
우선, 파워다운 모드 신호부(100)는 클럭 인에이블 신호(cken)를 수신하여 버퍼링된 클럭 인에이블 신호(cken) 또는 버퍼링된 클럭 인에이블 반전 신호(ckenb)를 제공한다.
보다 구체적으로 설명하면, 파워다운 모드 신호부(100)는 클럭 인에이블 신호(cken)를 수신하여 서로 반대의 위상을 갖도록 분리한 신호를 제공한다. 파워다운 모드 신호부(100)는 클럭 인에이블 신호(cken)의 위상에 따라 파워다운 모드 여부를 결정할 수 있다. 즉, 클럭 인에이블 신호(cken)가 하이의 활성화된 레벨이면 논-파워다운 모드(non-power down mode)가 된다. 그러나, 클럭 인에이블 신호(cken)가 로우의 비활성화된 레벨이면 파워다운 모드(powe doen mode)로 진입한다.
클럭 신호 버퍼부(200)는 클럭 신호(clk) 및 파워다운 모드 신호부(100)에서 제공하는 클럭 인에이블 신호(cken) 또는 클럭 인에이블 반전 신호(ckenb)를 수신하여 제 1 및 제 2 버퍼링 클럭 신호(bclk1, bclk2)를 제공한다. 즉, 클럭 신호 버퍼부(200)는 클럭 인에이블 신호(cken)의 위상에 따라 클럭 신호(clk)가 버퍼링되는 경로를 선택적으로 제어할 수 있다. 본 발명의 일 실시예에 따른 클럭 신호 버퍼부(200)는 클럭 인에이블 신호(cken)의 위상에 따라 클럭 신호(clk)를 각각 버퍼링하는 제 1 및 제 2 버퍼부(210, 220)를 포함한다.
제 1 버퍼부(210)는 클럭 신호(clk)의 전압의 미세 차이를 감지하는(sensing) 커런트 미러 타입의 차동 증폭기 버퍼부일 수 있다. 제 1 버퍼부(210)는 클럭 인에이블 신호(cken)의 활성화된 레벨을 수신하면 클럭 신호(clk)를 버퍼링한다. 그러나 제 1 버퍼부(210)가 비활성화된 클럭 인에이블 신호(cken)를 수신하면 클럭 신호(clk) 버퍼링 동작을 하지 않는다. 이러한 제 1 버퍼부(210)는 클럭 인에이블 신호(cken)가 활성화되어 버퍼링 동작을 하는 동안은 전류 경로가 항상 존재하므로 전류의 소모가 크다.
제 2 버퍼부(220)는 클럭(clk) 및 클럭 인에이블 신호(cken)의 논리 레벨에 따라 동작하는 논리 게이트 타입 버퍼부일 수 있다. 이러한 제 2 버퍼부(220)는 클럭 인에이블 신호(cken)의 비활성화된 레벨을 수신하면 클럭 신호(clk)를 버퍼링한다. 그러나, 제 2 버퍼부(220)가 활성화된 클럭 인에이블 신호(cken)를 수신하면 로우 레벨로 클럭 신호를 고정한다. 이러한 제 2 버퍼부(220)는 수신된 논리 레벨에 따라 스태틱(static)하게 동작하므로, 제 1 버퍼부(210)에 비해 전류의 소모가 적을 수 있다.
신호 전달부(300)는 클럭 인에이블 신호(cken) 및 버퍼링 클럭 신호(bclk1, bclk2)를 수신하여 클럭 출력 신호(clk_out)를 제공한다. 신호 전달부(300)는 클럭 인에이블 신호(cken)의 위상에 따라 버퍼링 클럭 신호(bclk1, bclk2)의 경로를 선택적으로 제어할 수 있다. 즉, 신호 전달부(300)는 버퍼링 클럭 신호(bclk1, bclk2)의 경로를 선택적으로 제어할 수 있도록 클럭 인에이블 신호(cken)의 위상에 따라 각각 응답하는 스위칭부(미도시)를 구비할 수 있다.
본 발명의 일 실시예에 따르면, 파워다운 모드 신호부(100)의 클럭 인에이블 신호(cken)의 위상에 따라 클럭 신호(clk)의 버퍼링 경로뿐 아니라, 신호 전달 경로를 선택적으로 제어할 수 있다. 따라서, 클럭 인에이블 신호(cken)의 위상이 하이 레벨이 되는 논-파워다운 모드(non-power down mode)에서는 ①의 경로로 출력 클럭 신호(clk_out)를 제공할 수 있다. 그러나, 클럭 인에이블 신호(cken)의 위상이 로우 레벨이 되는 파워다운 모드에서는 ②의 경로를 통한 전류의 소모가 적은 경로를 선택할 수 있다.
다음의 도 2a 내지 2b를 참조하여 제 1 및 제 2 버퍼부(210, 220)에 대하여 자세히 설명하기로 한다. 도 2a는 본 발명의 일 실시예에 따른 제 1 버퍼부(210)의 개념적인 회로도이고, 도 2b는 본 발명의 일 실시예에 따른 제 2 버퍼부(220)의 회로도이다.
도 2a를 참조하면, 제 1 버퍼부(210)는 클럭 인에이블 신호(cken)에 의해 입력이 제어되며, 기준 전압(vref)과 클럭 신호(clk)의 전압 차이를 비교하여 제 1 버퍼링 클럭 신호(bclk1)를 제공한다.
이러한 제 1 버퍼부(210)는 전술한 바와 같이, 커런트 미러를 이용하는 차동 증폭기 타입의 버퍼부이다. 따라서, 클럭 신호(clk)의 매 클럭킹마다 클럭 신호(clk)와 기준 전압(ref) 차이에 따른 전류를 감지하고 그 차이를 증폭하여 전압 신호로 제공한다. 이러한 제 1 버퍼부(210)는 클럭 신호(clk)에 빠르게 응답할 수 있는 반면 전류의 소모가 크다. 즉, 클럭 인에이블 신호(cken)가 활성화되면 제 1 버퍼부(210)는 매 클럭 신호(clk)의 펄스마다 전압 차이를 감지하여 버퍼링 동작을 한다. 이로 인해 항상 전류 경로가 형성됨에 따라 전류의 소모가 클 수 있다. 예를 들어, 제 1 버퍼부(210) 동작시 흐르는 평균 전류(average current)가 약 860 ㎂일 수 있다.
도 2b를 참조하면, 제 2 버퍼부(220)는 클럭 인에이블 반전 신호(ckenb) 및 클럭 신호를 수신하는 낸드 게이트(ND) 및 인버터(INV2)를 포함하는 논리 게이트 타입의 버퍼부이다. 클럭 인에이블 반전 신호(ckenb) 및 클럭 신호(clk)를 수신하여 이들 신호의 논리 레벨에 따라 낸드 게이트 동작에 의한 제 2 버퍼링 클럭 신호(bclk2)를 제공한다. 이러한 제 2 버퍼부(220)는 수신된 신호들의 논리 레벨(logic level)에 따라 스태틱하게 응답함으로써 제 1 버퍼부(210)에 비해 전류 소모가 상대적으로 적을 수 있다. 다시 말하면, 클럭 인에이블 신호(cken)가 비활성화되면 동작하는 제 2 버퍼부(220)는 디지털 신호(논리적 하이 또는 로우 레벨)에 응답하므로 전류의 소모가 적다. 그리하여, 제 2 버퍼부(220)가 클럭 신호(clk)를 버퍼링 하는 동안의 평균 전류는 예를 들어 약 48㎂일 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 집적 회로의 회로도이다.
우선, 파워다운 모드 신호부(100)를 설명하기로 한다.
파워다운 모드 신호부(100)는 클럭 인에이블 신호(cken)를 수신하여 서로 위상이 반전된 클럭 인에이블 신호(cken) 및 클럭 인에이블 반전 신호(ckenb)를 제공한다. 여기서는 설명의 편의상 반전 수단으로 인버터(INV1) 하나만을 예시하였으나, 이에 제한되지 않고 버퍼링 수단으로 인버터(INV1) 체인도 가능하다.
클럭 신호 버퍼부(200)는 제 1 버퍼부(210) 및 제 2 버퍼부(220)를 포함한다.
우선, 제 1 버퍼부(210)는 버퍼 제어부(201), 입력 비교부(202) 및 증폭부(203)를 포함한다.
버퍼 제어부(201)는 제 1 NMOS(NM1)를 포함하며, 제 1 NMOS(NM1)의 게이트에서 클럭 인에이블 신호(cken)를 수신한다. 그리하여, 클럭 인에이블 신호(cken)의 하이 레벨일 때 제 1 버퍼부(210)를 동작시킬 수 있다. 즉, 클럭 인에이블 신호(cken)의 위상에 따라 제 1 버퍼부(210)의 동작 여부를 제어할 수 있다. 클럭 인에이블 신호(cken)는 파워다운 모드로 진입하지 않는 한 계속 하이 레벨로 활성화되는 신호이다.
입력 비교부(202)는 기준 전압(vref)과 클럭 신호(clk)를 비교한다. 입력 비교부(202)는 제 2 NMOS(N2) 및 제 3 NMOS(N3)를 포함한다. 구체적으로 설명하면, 제 2 및 제 3 NMOS(NM2, NM3)는 서로 대향되어 위치한다. 제 2 NMOS(N2) 게이트와 제 3 NMOS(N3) 게이트에 기준 전압(vref)과 클럭 신호(clk)가 각각 인가되며, 각각 의 소스는 버퍼 제어부(201)와 공통으로 연결되며, 각각의 드레인은 노드 B와 노드 A에 각각 연결된다.
증폭부(203)는 비교 입력부(202) 및 전원 전압(VDD)사이에 위치하며, 입력 비교부(202)에 의해 구동되는 전류의 차이를 미러링한다. 증폭부(203)는 노드 B에 각각의 게이트가 연결된 제 1 및 제 2 PMOS (P1, P2)를 포함한다. 제 1 및 제 2 PMOS(P1, P2)의 소오스에는 전원 전압(VDD)이 연결되고, 드레인은 각각 제 2 및 제 3 NMOS (N2, N3)의 드레인과 연결된다.
제 2 버퍼부(220)는 도 2b와 달리 설명의 편의상 게이트 레벨로 예시하기로 한다.
제 2 버퍼부(220)는 제 3 및 제 4 PMOS(P3, P4)가 대향되어 병렬로 연결되고, 제 4 및 제 5 NMOS(N4, N5)가 직렬로 연결되며 제 4 NMOS(N4)의 드레인이 노드 C에 연결된 2-입력 낸드 게이트를 나타낸다.
제 1 입력부가 되는 제 3 PMOS(P3)의 게이트와 제 4 NMOS(N4)의 게이트는 공통으로 클럭 인에이블 신호(cken)의 반전된 레벨을 수신한다. 제 2 입력부가 되는 제 4 PMOS(P4)의 게이트와 제 5 NMOS(N5)의 게이트는 공통으로 클럭 신호(clk)를 수신한다. 즉, 클럭 신호(clk)와 클럭 인에이블 신호(cken)의 반전 레벨을 수신하여 낸드 게이팅 동작에 의해 응답한다.
신호 전달부(300)는 제 1 및 제 2 스위칭부(PA1, PA2)를 포함한다.
제 1 및 제 2 스위칭부(PA1, PA2)는 NMOS 및 PMOS를 포함하는 패스 트랜지스터이다. 제 1 스위칭부(PA1)는 클럭 인에이블 신호(cken)의 활성화된 레벨에 응답 하여 버퍼링 클럭 신호(bclk1)를 전달하도록 신호의 경로를 제공한다. 반면, 제 2 스위칭부(PA2)는 클럭 인에이블 신호(cken)의 비활성화된 레벨에 응답하여 신호의 경로를 제공한다.
다시 도 3을 참조하여, 본 발명의 일 실시예에 따른 반도체 집적 회로의 동작을 설명하기로 한다.
클럭 인에이블 신호(cken)가 활성화된 하이 레벨이면 제 1 버퍼부(210)의 제 1 NMOS(N1)가 턴온되어 제 1 버퍼부(210)가 동작을 한다. 그리하여, 클럭 신호(clk)와 기준 전압(vref)을 비교시 클럭 신호(clk)가 더 작은 전압이라면 이러한 미세한 전압의 차이를 감지하여 제 2 NMOS(N2)가 턴온되어 노드 B는 로우 레벨이 된다. 노드 B가 로우 레벨이므로 제 2 PMOS(P2)가 턴온되어 노드 A는 확실한 전원 전압 레벨의 하이 레벨이 될 수 있다. 제 1 버퍼부(210)는 인버터(INV)에 의해 노드 A의 하이 레벨을 반전시켜 로우 레벨의 제 1 버퍼링 클럭 신호(bclk1)를 신호 전달부(300)에 제공한다. 한편, 클럭 인에이블 신호(cken)가 하이 레벨이므로 제 1 스위칭부(PA1)가 턴온된다. 따라서, 제 1 버퍼부(210)에 의한 제 1 버퍼링 클럭 신호(bclk1)는 제 1 스위칭부(PA1)를 관통하여 출력 클럭 신호(clk_out)로 제공된다. 제 1 버퍼부(210)의 동작은 통상적인 차동 증폭기 타입의 입력 버퍼부의 동작과 동일하므로 당업자라면 이해할 수 있으므로, 클럭 신호(clk)가 하이 레벨이 되는 경우에 대한 설명은 생략하기로 한다.
한편, 제 2 버퍼부(220)가 클럭 인에이블 신호(cken)의 하이 레벨 및 클럭 신호(clk)를 수신하면 제 3 PMOS(P3)가 턴온되어 노드 C는 하이 레벨로 프리차지된 다. 즉, 클럭 인에이블 신호(cken)이 하이 레벨인 구간동안에는 제 2 버퍼링 클럭 신호(bclk2)는 로우 레벨로 제공할 수 있다. 그러나, 활성화된 클럭 인에이블 신호(cken)를 수신한 신호 전달부(300)의 제 2 스위칭부(PA2)가 턴오프되므로 제 2 버퍼링 클럭 신호(bclk2)의 신호 전달 경로는 차단된다. 따라서, 클럭 인에이블 신호(cken)가 활성화되는 논-파워다운 모드에서는, 제 1 버퍼부(210)에 의한 제 1 버퍼링 클럭 신호(bclk1)가 제 1 스위칭부(PA1)를 통해 전달될 수 있다.
이어서, 파워다운 모드로 진입하여 제 1 버퍼부(210) 및 제 2 버퍼부(220)에 로우 레벨의 클럭 인에이블 신호(cken)가 수신되는 경우를 설명하기로 한다. 이 경우, 제 1 버퍼부(210)는 제 1 NMOS(N1)의 턴오프로 인하여 버퍼링 동작을 중단하며, 파워다운 모드로 진입 전 노드 A에 프리차지 된 레벨을 유지한다.
파워다운 모드로 진입하면 제 2 버퍼부(220)의 제 4 NMOS(N4)가 로우 레벨의 클럭 인에이블 신호(cken)를 수신하여 턴온된다. 그리하여, 클럭 신호(clk)의 위상에 따라 제 4 PMOS(P4) 또는 제 5 NMOS(N5)가 턴온되며 제 2 버퍼부(220)가 클럭 신호(clk)를 버퍼링할 수 있다. 즉, 클럭 신호(clk)가 하이 레벨이되면 제 5 NMOS(N5)가 턴온되면서, 노드 C는 로우 레벨이 된다. 따라서, 제 2 버퍼부(220)는 노드 C의 로우 레벨을 인버터(INV)에 의해 반전시킴으로써 하이 레벨의 제 2 버퍼링 클럭 신호(bclk2)를 신호 전달부(300)에 제공할 수 있다. 그러나, 클럭 신호(clk)가 로우 레벨로 천이되면, 제 4 PMOS(P4)가 턴온됨으로써 노드 C가 하이 레벨이 된다. 마찬가지로 제 2 버퍼부(220)는 노드 C의 하이 레벨을 인버터(INV)에 의해 반전시킴으로써 로우 레벨의 제 2 버퍼링 클럭 신호(bclk2)를 신호 전달 부(300)에 제공할 수 있다. 한편, 신호 전달부(300)의 제 2 스위칭부(PA2)는 클럭 인에이블 신호(cken)의 로우 레벨을 수신함으로써 턴온된다. 따라서, 제 2 버퍼링 클럭 신호(bclk2)는 제 2 스위칭부(PA2)를 경유하여 전달될 수 있다.
즉, 본 발명의 일 실시예에 따른 반도체 집적 회로는 파워다운 모드 여부를 결정하는 클럭 인에이블 신호(cken)의 위상에 따라 클럭 신호(clk)를 버퍼링 경로를 선택적으로 제어할 수 있다. 즉, 논-파워다운 모드에서는 제 1 버퍼부(210)를 통한 제 1 버퍼링 클럭 신호(blck1)가 출력 신호로 제공될 수 있다. 반면 파워다운 모드에서는 제 2 버퍼부(220)를 통해 제 2 버퍼링 클럭 신호(bclk2)가 클럭 출력 신호(clk_out)로 제공하므로 전류 소모가 적은 경로를 선택할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 집적 회로의 동작을 나타내는 타이밍도이다. 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 반도체 집적 회로의 동작을 설명하기로 한다.
t0에서 t1 구간을 설명하기로 한다.
t0에서 t1 구간의 클럭 인에이블 신호(cken)는 활성화된 하이 레벨이므로 제 1 버퍼부(210)가 버퍼링 동작을 하고 제 2 버퍼부(220)는 로우 레벨로 제 2 버퍼링 클럭 신호(bclk2)를 고정시킨다.
우선, 제 1 버퍼부(210)의 동작에 의해 노드 A는 클럭 신호(clk)의 반전된 레벨을 제공한다. 그리하여, 노드 A의 레벨이 반전 수단(도 3의 210내의 INV 참조)에 의해 반전된 신호가 제 1 스위칭부(도 3의 PA1 참조)를 관통해 출력 클럭 신호(clk_out)로 제공될 수 있다.
t1에서 t2 구간을 설명하기로 한다.
클럭 인에이블 신호(cken)가 비활성화된 로우 레벨이므로 노드 A는 클럭 인에이블 신호(cken)가 로우 레벨로 되기 전의 신호 레벨을 유지한다. 여기서는 신호 레벨이 하이로 계속 유지되는 것으로 예시하였으나, 시간이 지날수록 하이 레벨보다는 약간 낮은 레벨로 플로팅될 수 있음은 물론이다. 제 2 버퍼부(220)의 낸드 게이트 동작에 의해 노드 C는 클럭 신호(clk)의 반전된 레벨을 제공한다. 그리하여 노드 C의 레벨이 반전 수단(도 3의 220내의 INV2 참조)에 의해 반전된 신호가 제 2 스위칭부(도 3의 PA2 참조)를 관통해 출력 클럭 신호(clk_out)로 제공될 수 있다.
다시 말하면, 논 파워다운 모드 구간동안에는 선택적으로 제 1 버퍼부(210)의 동작에 의한 노드 A의 레벨이 반전되어 제 1 버퍼링 클럭 신호(bclk1)의 신호 경로를 선택하여 제공될 수 있다. 또한, 파워다운 모드 구간동안에는 제 2 버퍼부(220)의 동작에 의한 노드 C의 레벨이 반전되어 제 2 버퍼링 클럭 신호(bclk2)의 신호 경로를 선택하여 제공될 수 있다.
즉, 파워다운 모드 여부에 따라 클럭 신호(clk)의 버퍼링 경로를 선택적으로 제어할 수 있다. 특히, 파워다운 모드에서 전류 소모가 적은 클럭 신호(clk)의 버퍼링 경로를 선택할 수 있으므로 전류의 소모를 줄일 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
이상에서 자세히 설명한 바와 같이, 본 발명의 일 실시예에 따른 반도체 집적 회로는 파워다운 모드 여부에 따라 클럭 신호의 버퍼링 경로를 선택적으로 제어할 수 있다. 특히, 파워다운 모드에서 전류 소모가 적은 클럭 신호의 버퍼링 경로를 선택할 수 있으므로 전류의 소모를 줄일 수 있다.

Claims (13)

  1. 클럭 및 클럭 인에이블 신호를 수신하여 상기 클럭 인에이블 신호의 위상에 따라 상기 클럭 신호를 선택적으로 버퍼링하여 동일한 주기를 갖는 제 1 및 제 2 버퍼링 클럭 신호를 제공하는 클럭 신호 버퍼부; 및
    상기 클럭 인에이블 신호, 상기 제 1 및 제 2 버퍼링 클럭 신호를 수신하여 클럭 출력 신호를 제공하되, 상기 클럭 인에이블 신호의 위상에 따라 상기 제 1 및 제 2 버퍼링 클럭 신호의 경로를 선택적으로 제어하는 신호 전달부를 포함하며,
    상기 제 2 버퍼링 클럭 신호는 상기 클럭 신호의 디지털 레벨에 응답하여 생성되는 반도체 집적 회로.
  2. 제 1항에 있어서,
    상기 클럭 신호 버퍼부는 상기 클럭 신호를 선택적으로 버퍼링하는 제 1 및 제 2 버퍼부를 포함하는 반도체 집적 회로.
  3. 제 2항에 있어서,
    상기 제 1 버퍼부는 다이나믹 타입 버퍼인 반도체 집적 회로.
  4. 제 3항에 있어서,
    상기 제 1 버퍼부는 상기 클럭 신호의 미세 전압을 감지하여 동작하는 커런트 미러 차동 증폭기 타입 버퍼부인 반도체 집적 회로.
  5. 제 2항에 있어서,
    상기 제 2 버퍼부는 스태틱 타입 버퍼인 반도체 집적 회로.
  6. 제 5항에 있어서,
    상기 제 2 버퍼부는 상기 클럭 및 클럭 인에이블 신호의 논리 레벨에 따라 동작하는 논리 게이트 타입 버퍼부인 반도체 집적 회로.
  7. 제 2항에 있어서,
    상기 제 1 버퍼부는 상기 클럭 인에이블 신호의 활성화된 레벨을 수신하면 상기 클럭 신호를 버퍼링하여 상기 제 1 버퍼링 클럭 신호를 제공하는 반도체 집적 회로.
  8. 제 2항에 있어서,
    상기 제 2 버퍼부는 상기 클럭 인에이블 신호의 비활성화된 레벨을 수신하면 상기 클럭 신호를 버퍼링하여 상기 제 2 버퍼링 클럭 신호를 제공하는 반도체 집적 회로.
  9. 제 1항에 있어서,
    상기 신호 전달부는 상기 제 1 및 제 2 버퍼링 클럭 신호의 경로를 선택적으 로 제어할 수 있도록 제 1 및 제 2 스위칭부를 포함하는 반도체 집적 회로.
  10. 제 9항에 있어서,
    상기 제 1 스위칭부는 상기 클럭 인에이블 신호의 활성화된 레벨에 응답하여 상기 제 1버퍼링 클럭 신호를 전달하도록 신호의 경로를 제공하는 반도체 집적 회로.
  11. 제 9항에 있어서,
    상기 제 2 스위칭부는 상기 클럭 인에이블 신호의 비활성화된 레벨에 응답하여 상기 제 2 버퍼링 클럭 신호를 전달하도록 신호의 경로를 제공하는 반도체 집적 회로.
  12. 제 2항에 있어서,
    상기 제 1 클럭 버퍼부는 비활성화된 상기 클럭 인에이블 신호를 수신하면 비활성화되는 반도체 집적 회로.
  13. 제 2항에 있어서,
    상기 제 2 클럭 버퍼부는 활성화된 상기 클럭 인에이블 신호를 수신하면 고정된 로우 레벨의 신호를 제공하는 반도체 집적 회로.
KR1020070035490A 2007-04-11 2007-04-11 반도체 집적 회로 KR100863010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035490A KR100863010B1 (ko) 2007-04-11 2007-04-11 반도체 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035490A KR100863010B1 (ko) 2007-04-11 2007-04-11 반도체 집적 회로

Publications (1)

Publication Number Publication Date
KR100863010B1 true KR100863010B1 (ko) 2008-10-13

Family

ID=40153206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035490A KR100863010B1 (ko) 2007-04-11 2007-04-11 반도체 집적 회로

Country Status (1)

Country Link
KR (1) KR100863010B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083586A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
JP2002374164A (ja) 2001-06-13 2002-12-26 Mitsubishi Electric Corp 半導体装置
KR20040013838A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 동기형 반도체 메모리 장치의 입력버퍼
KR20070036562A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020083586A (ko) * 2001-04-27 2002-11-04 삼성전자 주식회사 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
JP2002374164A (ja) 2001-06-13 2002-12-26 Mitsubishi Electric Corp 半導体装置
KR20040013838A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 동기형 반도체 메모리 장치의 입력버퍼
KR20070036562A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치

Similar Documents

Publication Publication Date Title
JPH11144461A (ja) 同期式半導体装置
KR20000035757A (ko) 반도체 집적 회로 장치
JP2001339045A (ja) 半導体集積回路装置
US6351176B1 (en) Pulsing of body voltage for improved MOS integrated circuit performance
US9032236B2 (en) Semiconductor device and power supply control method of the semiconductor device
US6621306B2 (en) Random logic circuit
US8836370B2 (en) Semiconductor apparatus
KR100863010B1 (ko) 반도체 집적 회로
KR20070101243A (ko) 고속 및 저전력 에스램 매크로 구조 및 방법
US6297682B1 (en) Differential sense amplifier circuit
JP2011061289A (ja) 入力バッファ回路
US5699304A (en) Dynamic level converter of a semiconductor memory device
US9231580B2 (en) Semicondutor apparatus for controlling back bias
US8138793B1 (en) Integrated circuit and method for operating the same
JP2001177384A (ja) パルス発生器
US6462613B1 (en) Power controlled input receiver
KR100582954B1 (ko) 전류 구동회로 및 이를 이용한 전류 부스팅 방법
KR100432973B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100780597B1 (ko) 입력버퍼
US20080111588A1 (en) Input buffer circuit
KR20070087371A (ko) 펄스형 플립플롭 및 그의 제어 방법.
US7015731B2 (en) CMOS output buffer circuit
KR20110047892A (ko) 집적회로 및 그 구동방법
JP2006222952A (ja) マルチ−しきいｃｍｏｓシステム及び複数個のブロックを制御する方法
KR20070115054A (ko) 반도체 메모리의 차동 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee