KR20020083586A - 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 - Google Patents
캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 Download PDFInfo
- Publication number
- KR20020083586A KR20020083586A KR1020010022982A KR20010022982A KR20020083586A KR 20020083586 A KR20020083586 A KR 20020083586A KR 1020010022982 A KR1020010022982 A KR 1020010022982A KR 20010022982 A KR20010022982 A KR 20010022982A KR 20020083586 A KR20020083586 A KR 20020083586A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- input
- circuit
- selection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000872 buffer Substances 0.000 claims abstract description 29
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000010187 selection method Methods 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Memory System (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (8)
- 해당 입력데이터를 각각 버퍼링(buffering)하는 복수 개의 입력버퍼들;선택신호에 따라 데이터스트로브 신호(data strobe signal) 및 소정의 클럭신호 중에서 하나의 신호를 선택하여 제1클럭신호로서 출력하는 클럭선택회로;상기 제1클럭신호를 수신하고, 입력되는 패스(path)에 따라 서로 다른 지연시간을 가지고 입력되는 입력데이터와 동기가 일치되도록 상기 제1클럭신호를 조절한 제어클럭신호(controlling clock signal)를 출력하는 캘리브레이션 회로; 및상기 제어클럭신호에 응답하여, 상기 입력데이터 중 해당하는 입력데이터를 각각 저장하는 복수 개의 데이터 레지스터들을 구비하며,상기 선택신호는,전원이 최초로 공급되었을 때로부터 소정의 시간구간동안 제1로직레벨을 유지하다가, 상기 시간구간 후에는 상기 제1로직레벨과 반대되는 논리의 제2로직레벨을 가지는 신호이고,상기 클럭선택회로는,상기 선택신호가 제1로직레벨인 경우에는 상기 클럭신호를 선택하여 상기 제1클럭신호로 출력하고, 상기 선택신호가 제2로직레벨인 경우에는 상기 데이터스트로브 신호를 선택하여 상기 제1클럭신호로 출력하는 회로인 것을 특징으로 하는 반도체 메모리 장치의 입력회로.
- 제1항에 있어서, 상기 클럭선택회로는,일단이 일 공급전압에 연결되고, 게이트가 상기 선택신호에 연결된 제1피모스 트랜지스터;일 입력단자에 상기 데이터 스트로브 신호가 인가되고, 다른 일 입력단자에 상기 기준전압이 인가되며, 상기 제1피모스 트랜지스터의 다른 일단으로부터 공급되는 전류에 따라 동작이 제어되는 제1버퍼;일단이 상기 제1버퍼의 출력단자에 연결되고, 다른 일단이 다른 일 공급전압에 연결되며, 게이트에 상기 선택신호가 인가되는 제1엔모스 트랜지스터;일 입력단자에 상기 소정의 클럭신호가 인가되고, 다른 일 입력단자에 상기 클럭신호의 반전신호가 인가되는 제2버퍼;입력단자에 상기 제1버퍼의 출력단자가 연결된 제1인버터;상기 선택신호 및 상기 제2버퍼의 출력신호에 응답하는 제1낸드게이트; 및상기 제1인버터의 출력신호 및 상기 제1낸드게이트의 출력신호에 응답하여 상기 제1클럭신호를 출력하는 제2낸드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 입력회로.
- 제2항에 있어서, 상기 소정의 시간구간은,전원이 최초로 공급되었을 때로부터 MRS(Node Register Set)가 소정의 값으로 세팅(setting)될 때까지의 시간인 것을 특징으로 하는 반도체 메모리 장치의 입력회로.
- 제2항에 있어서, 상기 소정의 시간구간은,전원이 최초로 공급되었을 때로부터 데이터 스트로브 신호가 인에이블(enable) 되기까지의 시간인 것을 특징으로 하는 반도체 메모리 장치의 입력회로.
- 제3항 또는 제4항에 있어서, 상기 제1로직레벨은,논리하이(logic high) 이고,상기 제2로직레벨은,논리로우(logic low)인 것을 특징으로 하는 반도체 메모리 장치의 입력회로.
- 선택신호에 따라 데이터스트로브 신호와 소정의 클럭신호 중에서 하나의 신호를 선택하여 제1클럭신호로서 출력하는 클럭선택회로 및 상기 제1클럭신호를 수신하고, 상기 제1클럭신호를 캘리브레이션하여, 입력되는 패스(path)에 따라 서로 다른 지연시간을 가지고 입력되는 입력데이터와 동기를 일치시키도록 한 제어클럭신호(controlling clock signal)를 출력하는 캘리브레이션 회로를 구비하는 반도체 메모리 장치의 입력회로에서 상기 선택신호의 로직레벨에 따라 상기 제1클럭신호로서 출력될 신호를 선택하는 클럭신호 선택방법에 있어서,반도체 메모리 장치의 입력회로의 동작을 소정의 시간구간으로 서로 구별하는 단계;데이터스트로브 신호 및 소정의 클럭신호를 수신하는 단계;전원이 최초로 공급되었을 때로부터의 시간을 계산하여 상기 시간구간 내의 경우에는 상기 클럭신호를 선택하는 단계; 및상기 단계에서의 판단 결과 상기 시간구간을 경과한 경우에는 상기 데이터스트로브 신호를 선택하는 단계를 구비하는 것을 특징으로 하는 클럭신호 선택방법.
- 제6항에 있어서, 상기 소정의 시간구간은,전원이 최초로 공급되었을 때로부터 MRS가 소정의 값으로 세팅될 때까지의 시간인 것을 특징으로 하는 클럭신호 선택방법.
- 제6항에 있어서, 상기 소정의 시간구간은,전원이 최초로 공급되었을 때로부터 데이터 스트로브 신호가 인에이블 되기까지의 시간인 것을 특징으로 하는 클럭신호 선택방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0022982A KR100425446B1 (ko) | 2001-04-27 | 2001-04-27 | 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 |
US10/108,668 US6696862B2 (en) | 2001-04-27 | 2002-03-27 | Semiconductor memory device input circuit |
JP2002126981A JP4027709B2 (ja) | 2001-04-27 | 2002-04-26 | 半導体メモリ装置の入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0022982A KR100425446B1 (ko) | 2001-04-27 | 2001-04-27 | 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020083586A true KR20020083586A (ko) | 2002-11-04 |
KR100425446B1 KR100425446B1 (ko) | 2004-03-30 |
Family
ID=19708808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0022982A KR100425446B1 (ko) | 2001-04-27 | 2001-04-27 | 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6696862B2 (ko) |
JP (1) | JP4027709B2 (ko) |
KR (1) | KR100425446B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863010B1 (ko) * | 2007-04-11 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
CN115085894A (zh) * | 2021-03-15 | 2022-09-20 | 联发科技股份有限公司 | 信号同步系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7406646B2 (en) * | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
JP4002811B2 (ja) * | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
KR100626375B1 (ko) * | 2003-07-21 | 2006-09-20 | 삼성전자주식회사 | 고주파로 동작하는 반도체 메모리 장치 및 모듈 |
DE102004013929B3 (de) * | 2004-03-22 | 2005-08-11 | Infineon Technologies Ag | Verfahren zum Steuern des Einlesens eines Datensignals sowie eine Eingangsschaltung für eine elektronische Schaltung |
JP4583088B2 (ja) * | 2004-06-29 | 2010-11-17 | 株式会社リコー | ストローブ信号遅延装置及び同装置を備える半導体装置 |
KR100567908B1 (ko) | 2004-12-30 | 2006-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 보정 회로 및 그 구동 방법 |
CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
WO2009001451A1 (ja) * | 2007-06-27 | 2008-12-31 | Advantest Corporation | 検出装置及び試験装置 |
KR101252698B1 (ko) * | 2009-04-29 | 2013-04-09 | 퀄컴 인코포레이티드 | 클록 게이팅 시스템 및 방법 |
US9672881B2 (en) * | 2014-05-23 | 2017-06-06 | Macronix International Co., Ltd. | Memory device with variable strobe interface |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3695902B2 (ja) * | 1997-06-24 | 2005-09-14 | 富士通株式会社 | 半導体記憶装置 |
JP3270831B2 (ja) * | 1998-02-03 | 2002-04-02 | 富士通株式会社 | 半導体装置 |
TW400635B (en) * | 1998-02-03 | 2000-08-01 | Fujitsu Ltd | Semiconductor device reconciling different timing signals |
US6061292A (en) * | 1998-08-21 | 2000-05-09 | Winbond Electronics Corporation | Method and circuit for triggering column select line for write operations |
US6069829A (en) * | 1998-09-29 | 2000-05-30 | Texas Instruments Incorporated | Internal clock multiplication for test time reduction |
KR100335503B1 (ko) | 2000-06-26 | 2002-05-08 | 윤종용 | 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로 |
-
2001
- 2001-04-27 KR KR10-2001-0022982A patent/KR100425446B1/ko active IP Right Grant
-
2002
- 2002-03-27 US US10/108,668 patent/US6696862B2/en not_active Expired - Lifetime
- 2002-04-26 JP JP2002126981A patent/JP4027709B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863010B1 (ko) * | 2007-04-11 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
CN115085894A (zh) * | 2021-03-15 | 2022-09-20 | 联发科技股份有限公司 | 信号同步系统 |
CN115085894B (zh) * | 2021-03-15 | 2024-05-10 | 联发科技股份有限公司 | 信号同步系统 |
Also Published As
Publication number | Publication date |
---|---|
JP2003036674A (ja) | 2003-02-07 |
US20020158669A1 (en) | 2002-10-31 |
JP4027709B2 (ja) | 2007-12-26 |
KR100425446B1 (ko) | 2004-03-30 |
US6696862B2 (en) | 2004-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8059476B2 (en) | Control component for controlling a delay interval within a memory component | |
USRE43539E1 (en) | Output buffer circuit and integrated semiconductor circuit device with such output buffer circuit | |
US7663946B2 (en) | Semiconductor memory device having on-die-termination device and operation method thereof | |
US20190259442A1 (en) | Timing circuit for command path in a memory device | |
KR100443323B1 (ko) | 반도체 기억 장치 | |
US6424592B1 (en) | Semiconductor integrated circuit having circuit for correcting data output timing | |
US6504789B2 (en) | Semiconductor memory device | |
KR100279115B1 (ko) | 반도체 장치 | |
KR100425446B1 (ko) | 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 | |
US6850459B2 (en) | Synchronous semiconductor memory device allowing adjustment of data output timing | |
US6339353B1 (en) | Input circuit of a memory having a lower current dissipation | |
US6333875B1 (en) | Semiconductor circuit with adjustment of double data rate data latch timings | |
US6954094B2 (en) | Semiconductor memory device having partially controlled delay locked loop | |
US8923077B2 (en) | Semiconductor device operates on external and internal power supply voltages and data processing system including the same | |
US7451360B2 (en) | Method for monitoring an internal control signal of a memory device and apparatus therefor | |
KR100427028B1 (ko) | 반도체 메모리 소자 | |
US7212461B2 (en) | Semiconductor memory device | |
KR20020054892A (ko) | Dll을 구비하는 반도체 메모리장치의 출력 핀을 통하여테스트 신호를 입력할 수 있는 클락 발생회로를 구비하는반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 17 |