JP4027709B2 - 半導体メモリ装置の入力回路 - Google Patents
半導体メモリ装置の入力回路 Download PDFInfo
- Publication number
- JP4027709B2 JP4027709B2 JP2002126981A JP2002126981A JP4027709B2 JP 4027709 B2 JP4027709 B2 JP 4027709B2 JP 2002126981 A JP2002126981 A JP 2002126981A JP 2002126981 A JP2002126981 A JP 2002126981A JP 4027709 B2 JP4027709 B2 JP 4027709B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- input
- circuit
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000000872 buffer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Memory System (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に関連し、特に半導体メモリ装置の入力回路に関する。
【０００２】
【従来の技術】
半導体メモリ装置の動作周波数は、関連技術の発展に従って改善され続けている。その結果、データが入力される際のセットアップ／ホールドウインドが減少している。そのような問題を解決するために、ＤＤＲ（Ｄｏｕｂｌｅ ＤａｔａＲａｔｅ）ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）においてデータストローブ信号を利用してトラッキングする方法などが考案された。
【０００３】
図１は半導体メモリ装置の入力回路１００のブロック図である。
【０００４】
図１を参照すれば、半導体メモリ装置の入力回路１００は、複数の入力バッファ１０１，…，１０７、キャリブレーション回路１０９及び複数のデータレジスタ１１１，…，１１５を備える。
【０００５】
半導体メモリ装置入力回路１００は、複数の入力データＤ０，Ｄ１，…，Ｄｉを所定時間内に該当するレジスタ１１１，…，１１５にそれぞれ格納する機能を有する。
【０００６】
キャリブレーション回路１０９は、相異なる遅延特性を同一にする信号伝達回路である。キャリブレーション回路１０９は、データストローブ信号ＤＱＳに応答して、データストローブ信号ＤＱＳを制御するための制御クロック信号を発生する。キャリブレーション回路１０９は、入力経路により相異なる遅延時間を有する入力データＤ０，Ｄ１，…，Ｄｉを同期させる。このようなキャリブレーション回路は、大韓民国出願番号第１０−２０００−００３５３３５号に詳細に説明されている。
【０００７】
半導体メモリ装置に入力される入力データＤ０，Ｄ１，…，Ｄｉは、回路及び各素子の配置特性のために相異なる遅延時間をもって該当レジスタに伝えられる。前記入力データを該当レジスタに格納する制御クロック信号は、キャリブレーション回路１０９においてデータストローブ信号ＤＱＳに応答して生成される。従って、入力データＤ０，Ｄ１，…，Ｄｉは、キャリブレーション回路１０９による信号出力に応答して該当レジスタ１１１，…，１１５に格納される。
【０００８】
データストローブ信号ＤＱＳは、活性化された書込み命令（図示せず）に応答してイネーブルされる。従って、データストローブ信号ＤＱＳは最初の書込み動作まで何らの変化も起きない。そして、所定時間内に該当レジスタ１１１，…，１１５に入力データを格納するための制御クロック信号は、電源がオンされた直後から最初の書込み動作までは、データストローブ信号ＤＱＳを利用してキャリブレーション回路１０９で生成されることはない。
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、半導体メモリ装置の短所を克服するところにある。
【００１０】
本発明が解決しようとする他の課題は、電源が最初にオンになった後からデータストローブ信号がイネーブルされるまでの入力回路の誤動作を防止するクロック選択部を備えた半導体メモリ装置を提供するところにある。
【００１１】
本発明が解決しようとする更に他の課題は、電源が最初にオンになった後、データストローブ信号がイネーブルされるまでの間における入力回路の誤動作を防止するために、半導体メモリ装置の入力回路に適用されるクロック信号の選択方法を提供するところにある。
【００１２】
【課題を解決するための手段】
前記課題を達成するための本発明によれば、前記半導体メモリ装置のための入力回路は、該当入力データをバッファリングする複数の入力バッファと、選択信号に応答して第１クロック信号とデータストローブ信号のうち一つを選択して第２クロック信号を発生するクロック選択回路とを備える。前記選択信号は、パワーアップ以後の所定時間、第１ロジックレベルを保持する。キャリブレーション回路は、第２クロック信号に応答してレジスタクロック信号を発生するために使われる。
【００１３】
前記クロック選択回路は、前記選択信号が第１ロジックレベルの場合には前記第２クロック信号として前記第１クロック信号を選択して出力し、前記選択信号が第２ロジックレベルの場合には前記第２クロック信号として前記データストローブ信号を出力する。
【００１４】
本発明の望ましい実施形態によれば、前記クロック選択回路は、一端が１供給電圧に接続され、ゲートが前記選択信号に接続された第１ＰＭＯＳトランジスタと、第１入力端子に前記データストローブ信号が印加され、第２入力端子に基準電圧が印加され、第３入力端子に前記第１ＰＭＯＳトランジスタの他端が接続される第１バッファとを備える。第１ＮＭＯＳトランジスタは、一端が前記第１バッファの出力端子に接続され、他端が接地に接続され、ゲートに前記選択信号が印加される。第２バッファは、第１クロック信号が印加される第１入力端子と、反転されたクロック信号を受け入れる第２入力端子とを備える。インバータは、前記第１バッファの前記出力端子に接続された入力端子を備える。第１ロジック回路は、前記選択信号と前記第２バッファの出力信号とを入力として論理演算を実行する。そして、第２ロジック回路は、前記第１ロジックゲートの出力信号と前記第１インバータの出力信号とを入力として論理演算を実行する。
【００１５】
本発明の望ましい実施形態において、前記所定時間区間は、例えば、パワーアップされてからモードレジスタセット信号がイネーブルされるまでの時間である。
【００１６】
或いは、前記所定時間区間は、例えば、パワーアップされてから前記データストローブ信号がイネーブルされるまでの時間であってもよい。
【００１７】
半導体メモリ装置のための入力回路のクロック信号選択方法がさらに提供される。前記方法は、第１論理状態にある選択信号に応答して第１クロック信号を第２クロック信号として提供する段階、第２論理状態にある前記選択信号に応答してデータストローブ信号を前記第２クロック信号として提供する段階、前記第２クロック信号に応答してレジスタクロック信号を発生する段階、及び、前記レジスタクロック信号に応答して前記入力データをレジスタリングする段階を含む。
【００１８】
前記方法は、前記選択信号をパワーアップした後に所定時間、前記第２ロジック状態にセッティングする段階をさらに含むことが望ましい。
【００１９】
前記方法は、モードセットレジスタ信号がイネーブルされた後に前記選択信号を前記第１論理状態にセッティングする段階、及び、前記データストローブ信号がイネーブルされた後に前記選択信号を前記第２論理状態にセッティングする段階をさらに含むことが望ましい。
【００２０】
前記方法は、モードセットレジスタ信号のイネーブル後に前記選択信号を前記第１論理状態にセッティングする段階、及び、前記データストローブ信号のイネーブル後に前記選択信号を前記第２論理状態にセッティングする段階をさらに含むことが望ましい。
【００２１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面について、同じ参照符号は同じ構成要素であることを表す。
【００２２】
図２は、本発明の一実施形態による半導体メモリ装置入力回路のブロック図である。
【００２３】
図２を参照すれば、半導体メモリ装置の入力回路２００は、複数の入力バッファ２０３，…，２０７、クロック選択回路２１０、キャリブレーション回路２０９及び複数のデータレジスタ２２１，…，２２５を備える。
【００２４】
入力バッファ２０３，…，２０７を介して入力される入力データは、キャリブレーション回路２０９の出力信号に応答して複数のデータレジスタ２２１，…，２２５のうち該当するデータレジスタにそれぞれ貯蔵される。
【００２５】
キャリブレーション回路２０９は、相異なる遅延特性を同一にするための信号伝達回路である。キャリブレーション回路２０９は、クロック選択回路２１０の出力信号ＳＣＬＫを受信し、入力されるパスにより相異なる遅延時間をもって入力される入力データＤ０，Ｄ１，…，Ｄｉを同期させるための制御クロック信号を出力する。
【００２６】
入力データＤ０，Ｄ１，…，Ｄｉは、回路及び各素子の配置特性のために相異なる遅延時間を有する。入力データＤ０，Ｄ１，…，Ｄｉは、該当レジスタ２２１〜２２５に伝えられる。制御クロック信号は、入力データを該当レジスタ内に格納するのに使われる。制御クロック信号は、第２クロック信号ＳＣＬＫに応答してキャリブレーション回路２０９により生成される。制御クロック信号は、データが所定時間内に該当レジスタに貯蔵されるように前記入力データに同期させられる。
【００２７】
複数のデータＤ０，Ｄ１，…，Ｄｉは、キャリブレーション回路２０９から出力される信号に応答して該当レジスタ２２１〜２２５に格納される。
【００２８】
クロック選択回路２１０は、第１ＰＭＯＳトランジスタ２１３、第１バッファ２１１、第１ＮＭＯＳトランジスタ２１４、第２バッファ２１２、第１インバータ２１５、第１ＮＡＮＤゲート２１６及び第２ＮＡＮＤゲート２１７を備える。
【００２９】
第１ＰＭＯＳトランジスタ２１３は、一端が電源供給電圧Ｖｄｄに接続され、ゲートが選択信号ＣＬ１に接続される。データストローブ信号ＤＱＳは、第１バッファ２１１の第１入力端子に印加され、基準電圧Ｖｒｅｆは第２入力端子に印加される。第１バッファ２１１の動作は、第１ＰＭＯＳトランジスタ２１３の他端から供給される電流により制御される。第１ＮＭＯＳトランジスタ２１４は、一端が第１バッファ２１１の出力端子に接続され、他端が接地電圧Ｖｓｓに接続される。選択信号ＣＬ１は、第１ＮＭＯＳトランジスタ２１４のゲートに印加される。
【００３０】
クロック信号ＣＬＫは第２バッファ２１２の第１入力端子に印加され、反転信号ＣＬＫＢはその第２入力端子に印加される。第１インバータ２１５の入力端子は、第１バッファ２１１の出力端子に接続される。第１ＮＡＮＤゲート２１６は、選択信号ＣＬ１及び第２バッファ２１２の出力信号に応答する。第２ＮＡＮＤゲート２１７は、第１インバータ２１５の出力信号及び第１ＮＡＮＤゲート２１６の出力信号に応答して第１クロック信号ＳＣＬＫを出力する。
【００３１】
図３は、図２に示された入力回路２００の動作を時間別に区分したタイミング図である。
【００３２】
図３を参照すれば、電源がオンされた後に所定時間（例えば、約２００μｓ）の非動作期間を経た後にプリチャージされ、信号ＣＬ１の値はＭＲＳ（ＭｏｄｅＲｅｇｉｓｔｅｒ Ｓｅｔ）が所定の値にセッティングされるまでハイ状態Ｈを保持する。前記ＭＲＳが所定の値にセッティングされれば、信号ＣＬ１の値がロー状態Ｌに変化し、この時初めて命令信号ＣＯＭＭＡＮＤ及び書込み命令信号ＷＲが活性化される。
【００３３】
図２及び図３を参照して本発明の望ましい実施形態による半導体メモリ装置入力回路２００について説明する。
【００３４】
クロック選択回路２１０は、電源が最初に供給された時から一定の時間区間（例えば、約２００μｓ）の間、所定の第１ロジックレベル（ＣＬ１＝Ｈ）を保持し、前記時間区間後に第１ロジックレベル（ＣＬ１＝Ｈ）と反対の第２ロジックレベル（ＣＬ１＝Ｌ）を有する選択信号ＣＬ１を受信する。クロック選択回路２１０は、選択信号ＣＬ１が第１ロジックレベル（ＣＬ１＝Ｈ）である場合にはクロック信号ＣＬＫを選択して第１クロック信号ＳＣＬＫとして出力し、選択信号ＣＬ１が第２ロジックレベル（ＣＬ１＝Ｌ）である場合にはデータストローブ信号ＤＱＳを選択して第１クロック信号ＳＣＬＫとして出力する。
【００３５】
キャリブレーション回路２０９は、第１クロック信号ＳＣＬＫを受信し、入力データＤ０，Ｄ１，…，Ｄｉとその受信した第１クロック信号ＳＣＬＫとを同期させるキャリブレーションを行った後に制御クロック信号を出力する。キャリブレーション回路２０９の制御クロック信号により前記入力バッファを介して入力される入力データを該当するレジスタに格納すれば、高速化された半導体メモリ装置のセットアップ／ホールドウインドが小さい場合にもエラーなく前記入力データを格納できる。
【００３６】
図２に示された基準電圧Ｖｒｅｆ及びクロック信号ＣＬＫの反転信号ＣＬＫＢは、使われない場合もある。
【００３７】
【発明の効果】
前述の通り、本発明によるクロック選択回路を備える半導体メモリ入力回路及びクロック信号選択方法は、相異なる遅延時間をもって入力される入力データを、半導体メモリ装置が動作している時間区間に関係なく、正確にレジスタに格納することができるという利点がある。
【図面の簡単な説明】
【図１】半導体メモリ装置入力回路１００のブロック図である。
【図２】本発明の一実施形態による半導体メモリ装置の入力回路のブロック図である。
【図３】図２に示された入力回路の動作を時間別に区分したタイミング図である。
【符号の説明】
２００ 半導体メモリ装置入力回路
２０３、２０５、２０７ 入力バッファ
２０９ キャリブレーション回路
２１０ クロック選択回路
２１１ 第１バッファ
２１２ 第２バッファ
２１３ 第１ＰＭＯＳトランジスタ
２１４ 第１ＮＭＯＳトランジスタ
２１５ 第１インバータ
２１６ 第１ＮＡＮＤゲート
２１７ 第２ＮＡＮＤゲート
２２１〜２２５ レジスタ
【発明の属する技術分野】
本発明は半導体メモリ装置に関連し、特に半導体メモリ装置の入力回路に関する。
【０００２】
【従来の技術】
半導体メモリ装置の動作周波数は、関連技術の発展に従って改善され続けている。その結果、データが入力される際のセットアップ／ホールドウインドが減少している。そのような問題を解決するために、ＤＤＲ（Ｄｏｕｂｌｅ ＤａｔａＲａｔｅ）ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）においてデータストローブ信号を利用してトラッキングする方法などが考案された。
【０００３】
図１は半導体メモリ装置の入力回路１００のブロック図である。
【０００４】
図１を参照すれば、半導体メモリ装置の入力回路１００は、複数の入力バッファ１０１，…，１０７、キャリブレーション回路１０９及び複数のデータレジスタ１１１，…，１１５を備える。
【０００５】
半導体メモリ装置入力回路１００は、複数の入力データＤ０，Ｄ１，…，Ｄｉを所定時間内に該当するレジスタ１１１，…，１１５にそれぞれ格納する機能を有する。
【０００６】
キャリブレーション回路１０９は、相異なる遅延特性を同一にする信号伝達回路である。キャリブレーション回路１０９は、データストローブ信号ＤＱＳに応答して、データストローブ信号ＤＱＳを制御するための制御クロック信号を発生する。キャリブレーション回路１０９は、入力経路により相異なる遅延時間を有する入力データＤ０，Ｄ１，…，Ｄｉを同期させる。このようなキャリブレーション回路は、大韓民国出願番号第１０−２０００−００３５３３５号に詳細に説明されている。
【０００７】
半導体メモリ装置に入力される入力データＤ０，Ｄ１，…，Ｄｉは、回路及び各素子の配置特性のために相異なる遅延時間をもって該当レジスタに伝えられる。前記入力データを該当レジスタに格納する制御クロック信号は、キャリブレーション回路１０９においてデータストローブ信号ＤＱＳに応答して生成される。従って、入力データＤ０，Ｄ１，…，Ｄｉは、キャリブレーション回路１０９による信号出力に応答して該当レジスタ１１１，…，１１５に格納される。
【０００８】
データストローブ信号ＤＱＳは、活性化された書込み命令（図示せず）に応答してイネーブルされる。従って、データストローブ信号ＤＱＳは最初の書込み動作まで何らの変化も起きない。そして、所定時間内に該当レジスタ１１１，…，１１５に入力データを格納するための制御クロック信号は、電源がオンされた直後から最初の書込み動作までは、データストローブ信号ＤＱＳを利用してキャリブレーション回路１０９で生成されることはない。
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、半導体メモリ装置の短所を克服するところにある。
【００１０】
本発明が解決しようとする他の課題は、電源が最初にオンになった後からデータストローブ信号がイネーブルされるまでの入力回路の誤動作を防止するクロック選択部を備えた半導体メモリ装置を提供するところにある。
【００１１】
本発明が解決しようとする更に他の課題は、電源が最初にオンになった後、データストローブ信号がイネーブルされるまでの間における入力回路の誤動作を防止するために、半導体メモリ装置の入力回路に適用されるクロック信号の選択方法を提供するところにある。
【００１２】
【課題を解決するための手段】
前記課題を達成するための本発明によれば、前記半導体メモリ装置のための入力回路は、該当入力データをバッファリングする複数の入力バッファと、選択信号に応答して第１クロック信号とデータストローブ信号のうち一つを選択して第２クロック信号を発生するクロック選択回路とを備える。前記選択信号は、パワーアップ以後の所定時間、第１ロジックレベルを保持する。キャリブレーション回路は、第２クロック信号に応答してレジスタクロック信号を発生するために使われる。
【００１３】
前記クロック選択回路は、前記選択信号が第１ロジックレベルの場合には前記第２クロック信号として前記第１クロック信号を選択して出力し、前記選択信号が第２ロジックレベルの場合には前記第２クロック信号として前記データストローブ信号を出力する。
【００１４】
本発明の望ましい実施形態によれば、前記クロック選択回路は、一端が１供給電圧に接続され、ゲートが前記選択信号に接続された第１ＰＭＯＳトランジスタと、第１入力端子に前記データストローブ信号が印加され、第２入力端子に基準電圧が印加され、第３入力端子に前記第１ＰＭＯＳトランジスタの他端が接続される第１バッファとを備える。第１ＮＭＯＳトランジスタは、一端が前記第１バッファの出力端子に接続され、他端が接地に接続され、ゲートに前記選択信号が印加される。第２バッファは、第１クロック信号が印加される第１入力端子と、反転されたクロック信号を受け入れる第２入力端子とを備える。インバータは、前記第１バッファの前記出力端子に接続された入力端子を備える。第１ロジック回路は、前記選択信号と前記第２バッファの出力信号とを入力として論理演算を実行する。そして、第２ロジック回路は、前記第１ロジックゲートの出力信号と前記第１インバータの出力信号とを入力として論理演算を実行する。
【００１５】
本発明の望ましい実施形態において、前記所定時間区間は、例えば、パワーアップされてからモードレジスタセット信号がイネーブルされるまでの時間である。
【００１６】
或いは、前記所定時間区間は、例えば、パワーアップされてから前記データストローブ信号がイネーブルされるまでの時間であってもよい。
【００１７】
半導体メモリ装置のための入力回路のクロック信号選択方法がさらに提供される。前記方法は、第１論理状態にある選択信号に応答して第１クロック信号を第２クロック信号として提供する段階、第２論理状態にある前記選択信号に応答してデータストローブ信号を前記第２クロック信号として提供する段階、前記第２クロック信号に応答してレジスタクロック信号を発生する段階、及び、前記レジスタクロック信号に応答して前記入力データをレジスタリングする段階を含む。
【００１８】
前記方法は、前記選択信号をパワーアップした後に所定時間、前記第２ロジック状態にセッティングする段階をさらに含むことが望ましい。
【００１９】
前記方法は、モードセットレジスタ信号がイネーブルされた後に前記選択信号を前記第１論理状態にセッティングする段階、及び、前記データストローブ信号がイネーブルされた後に前記選択信号を前記第２論理状態にセッティングする段階をさらに含むことが望ましい。
【００２０】
前記方法は、モードセットレジスタ信号のイネーブル後に前記選択信号を前記第１論理状態にセッティングする段階、及び、前記データストローブ信号のイネーブル後に前記選択信号を前記第２論理状態にセッティングする段階をさらに含むことが望ましい。
【００２１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面について、同じ参照符号は同じ構成要素であることを表す。
【００２２】
図２は、本発明の一実施形態による半導体メモリ装置入力回路のブロック図である。
【００２３】
図２を参照すれば、半導体メモリ装置の入力回路２００は、複数の入力バッファ２０３，…，２０７、クロック選択回路２１０、キャリブレーション回路２０９及び複数のデータレジスタ２２１，…，２２５を備える。
【００２４】
入力バッファ２０３，…，２０７を介して入力される入力データは、キャリブレーション回路２０９の出力信号に応答して複数のデータレジスタ２２１，…，２２５のうち該当するデータレジスタにそれぞれ貯蔵される。
【００２５】
キャリブレーション回路２０９は、相異なる遅延特性を同一にするための信号伝達回路である。キャリブレーション回路２０９は、クロック選択回路２１０の出力信号ＳＣＬＫを受信し、入力されるパスにより相異なる遅延時間をもって入力される入力データＤ０，Ｄ１，…，Ｄｉを同期させるための制御クロック信号を出力する。
【００２６】
入力データＤ０，Ｄ１，…，Ｄｉは、回路及び各素子の配置特性のために相異なる遅延時間を有する。入力データＤ０，Ｄ１，…，Ｄｉは、該当レジスタ２２１〜２２５に伝えられる。制御クロック信号は、入力データを該当レジスタ内に格納するのに使われる。制御クロック信号は、第２クロック信号ＳＣＬＫに応答してキャリブレーション回路２０９により生成される。制御クロック信号は、データが所定時間内に該当レジスタに貯蔵されるように前記入力データに同期させられる。
【００２７】
複数のデータＤ０，Ｄ１，…，Ｄｉは、キャリブレーション回路２０９から出力される信号に応答して該当レジスタ２２１〜２２５に格納される。
【００２８】
クロック選択回路２１０は、第１ＰＭＯＳトランジスタ２１３、第１バッファ２１１、第１ＮＭＯＳトランジスタ２１４、第２バッファ２１２、第１インバータ２１５、第１ＮＡＮＤゲート２１６及び第２ＮＡＮＤゲート２１７を備える。
【００２９】
第１ＰＭＯＳトランジスタ２１３は、一端が電源供給電圧Ｖｄｄに接続され、ゲートが選択信号ＣＬ１に接続される。データストローブ信号ＤＱＳは、第１バッファ２１１の第１入力端子に印加され、基準電圧Ｖｒｅｆは第２入力端子に印加される。第１バッファ２１１の動作は、第１ＰＭＯＳトランジスタ２１３の他端から供給される電流により制御される。第１ＮＭＯＳトランジスタ２１４は、一端が第１バッファ２１１の出力端子に接続され、他端が接地電圧Ｖｓｓに接続される。選択信号ＣＬ１は、第１ＮＭＯＳトランジスタ２１４のゲートに印加される。
【００３０】
クロック信号ＣＬＫは第２バッファ２１２の第１入力端子に印加され、反転信号ＣＬＫＢはその第２入力端子に印加される。第１インバータ２１５の入力端子は、第１バッファ２１１の出力端子に接続される。第１ＮＡＮＤゲート２１６は、選択信号ＣＬ１及び第２バッファ２１２の出力信号に応答する。第２ＮＡＮＤゲート２１７は、第１インバータ２１５の出力信号及び第１ＮＡＮＤゲート２１６の出力信号に応答して第１クロック信号ＳＣＬＫを出力する。
【００３１】
図３は、図２に示された入力回路２００の動作を時間別に区分したタイミング図である。
【００３２】
図３を参照すれば、電源がオンされた後に所定時間（例えば、約２００μｓ）の非動作期間を経た後にプリチャージされ、信号ＣＬ１の値はＭＲＳ（ＭｏｄｅＲｅｇｉｓｔｅｒ Ｓｅｔ）が所定の値にセッティングされるまでハイ状態Ｈを保持する。前記ＭＲＳが所定の値にセッティングされれば、信号ＣＬ１の値がロー状態Ｌに変化し、この時初めて命令信号ＣＯＭＭＡＮＤ及び書込み命令信号ＷＲが活性化される。
【００３３】
図２及び図３を参照して本発明の望ましい実施形態による半導体メモリ装置入力回路２００について説明する。
【００３４】
クロック選択回路２１０は、電源が最初に供給された時から一定の時間区間（例えば、約２００μｓ）の間、所定の第１ロジックレベル（ＣＬ１＝Ｈ）を保持し、前記時間区間後に第１ロジックレベル（ＣＬ１＝Ｈ）と反対の第２ロジックレベル（ＣＬ１＝Ｌ）を有する選択信号ＣＬ１を受信する。クロック選択回路２１０は、選択信号ＣＬ１が第１ロジックレベル（ＣＬ１＝Ｈ）である場合にはクロック信号ＣＬＫを選択して第１クロック信号ＳＣＬＫとして出力し、選択信号ＣＬ１が第２ロジックレベル（ＣＬ１＝Ｌ）である場合にはデータストローブ信号ＤＱＳを選択して第１クロック信号ＳＣＬＫとして出力する。
【００３５】
キャリブレーション回路２０９は、第１クロック信号ＳＣＬＫを受信し、入力データＤ０，Ｄ１，…，Ｄｉとその受信した第１クロック信号ＳＣＬＫとを同期させるキャリブレーションを行った後に制御クロック信号を出力する。キャリブレーション回路２０９の制御クロック信号により前記入力バッファを介して入力される入力データを該当するレジスタに格納すれば、高速化された半導体メモリ装置のセットアップ／ホールドウインドが小さい場合にもエラーなく前記入力データを格納できる。
【００３６】
図２に示された基準電圧Ｖｒｅｆ及びクロック信号ＣＬＫの反転信号ＣＬＫＢは、使われない場合もある。
【００３７】
【発明の効果】
前述の通り、本発明によるクロック選択回路を備える半導体メモリ入力回路及びクロック信号選択方法は、相異なる遅延時間をもって入力される入力データを、半導体メモリ装置が動作している時間区間に関係なく、正確にレジスタに格納することができるという利点がある。
【図面の簡単な説明】
【図１】半導体メモリ装置入力回路１００のブロック図である。
【図２】本発明の一実施形態による半導体メモリ装置の入力回路のブロック図である。
【図３】図２に示された入力回路の動作を時間別に区分したタイミング図である。
【符号の説明】
２００ 半導体メモリ装置入力回路
２０３、２０５、２０７ 入力バッファ
２０９ キャリブレーション回路
２１０ クロック選択回路
２１１ 第１バッファ
２１２ 第２バッファ
２１３ 第１ＰＭＯＳトランジスタ
２１４ 第１ＮＭＯＳトランジスタ
２１５ 第１インバータ
２１６ 第１ＮＡＮＤゲート
２１７ 第２ＮＡＮＤゲート
２２１〜２２５ レジスタ
Claims (3)
- 該当する入力データをそれぞれバッファリングするための複数の入力バッファと、
パワーアップされてからモードレジスタセット信号がイネーブルされるまでは第１論理レベルに保持され、その後に第２論理レベルに保持される選択信号に応答して、前記選択信号が前記第１論理レベルである間は第１クロック信号及びデータストローブ信号のうち前記第１クロック信号を選択して第２クロック信号を発生し、前記選択信号が前記第２論理レベルである間は前記第１クロック信号及び前記データストローブ信号のうち前記データストローブ信号を選択して前記第２クロック信号を発生するクロック選択回路と、
前記第２クロック信号に応答してレジスタクロック信号を発生するキャリブレーション回路と、
前記レジスタクロック信号に応答して、バッファリングされた複数の入力データのうち該当する入力データを格納する複数のデータレジスタとを含むことを特徴とする半導体メモリ装置の入力回路。 - 前記クロック選択回路は、
一端が１供給電圧に接続され、ゲートが前記選択信号に接続された第１ＰＭＯＳトランジスタと、
第１入力端子に前記データストローブ信号が印加され、第２入力端子に基準電圧が印加され、第３入力端子に前記第１ＰＭＯＳトランジスタの他端が接続された第１バッファと、
一端が前記第１バッファの出力端子に接続され、他端が接地に接続され、ゲートに前記選択信号が印加される第１ＮＭＯＳトランジスタと、
前記第１クロック信号が印加される第１入力端子と、それが反転されたクロック信号を受け入れる第２入力端子を備えた第２バッファと、
前記第１バッファの前記出力端子に接続された入力端子を備えたインバータと、
前記選択信号と前記第２バッファの出力信号とを入力として論理演算をする第１ロジック回路と、
前記第１ロジック回路の出力信号と前記インバータの出力信号とを入力として論理演算をする第２ロジック回路とを含むことを特徴とする請求項１に記載の半導体メモリ装置の入力回路。 - 半導体メモリ装置のための入力回路のクロック信号選択方法において、
パワーアップされてからモードレジスタセット信号がイネーブルされまで第１論理状態にある選択信号に応答して第１クロック信号を第２クロック信号として提供する段階と、
前記モードレジスタセット信号がイネーブルされ前記選択信号が第２論理状態になったことに応答してデータストローブ信号を前記第２クロック信号として提供する段階と、
前記第２クロック信号に応答してレジスタクロック信号を発生する段階と、
前記レジスタクロック信号に応答して前記入力データをレジスタリングする段階とを含むことを特徴とするクロック信号選択方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0022982A KR100425446B1 (ko) | 2001-04-27 | 2001-04-27 | 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법 |
| KR2001-022982 | 2001-04-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003036674A JP2003036674A (ja) | 2003-02-07 |
| JP2003036674A5 JP2003036674A5 (ja) | 2005-06-02 |
| JP4027709B2 true JP4027709B2 (ja) | 2007-12-26 |
Family
ID=19708808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002126981A Expired - Fee Related JP4027709B2 (ja) | 2001-04-27 | 2002-04-26 | 半導体メモリ装置の入力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6696862B2 (ja) |
| JP (1) | JP4027709B2 (ja) |
| KR (1) | KR100425446B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7406646B2 (en) * | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
| JP4002811B2 (ja) * | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
| KR100626375B1 (ko) | 2003-07-21 | 2006-09-20 | 삼성전자주식회사 | 고주파로 동작하는 반도체 메모리 장치 및 모듈 |
| DE102004013929B3 (de) * | 2004-03-22 | 2005-08-11 | Infineon Technologies Ag | Verfahren zum Steuern des Einlesens eines Datensignals sowie eine Eingangsschaltung für eine elektronische Schaltung |
| JP4583088B2 (ja) * | 2004-06-29 | 2010-11-17 | 株式会社リコー | ストローブ信号遅延装置及び同装置を備える半導体装置 |
| KR100567908B1 (ko) | 2004-12-30 | 2006-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 보정 회로 및 그 구동 방법 |
| CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
| KR100863010B1 (ko) * | 2007-04-11 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
| JP5143836B2 (ja) * | 2007-06-27 | 2013-02-13 | 株式会社アドバンテスト | 検出装置及び試験装置 |
| KR101252698B1 (ko) * | 2009-04-29 | 2013-04-09 | 퀄컴 인코포레이티드 | 클록 게이팅 시스템 및 방법 |
| US9672881B2 (en) * | 2014-05-23 | 2017-06-06 | Macronix International Co., Ltd. | Memory device with variable strobe interface |
| US11569805B2 (en) * | 2021-03-15 | 2023-01-31 | Mediatek Inc. | Minimum intrinsic timing utilization auto alignment on multi-die system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3695902B2 (ja) * | 1997-06-24 | 2005-09-14 | 富士通株式会社 | 半導体記憶装置 |
| US6292428B1 (en) * | 1998-02-03 | 2001-09-18 | Fujitsu Limited | Semiconductor device reconciling different timing signals |
| JP3270831B2 (ja) * | 1998-02-03 | 2002-04-02 | 富士通株式会社 | 半導体装置 |
| US6061292A (en) * | 1998-08-21 | 2000-05-09 | Winbond Electronics Corporation | Method and circuit for triggering column select line for write operations |
| US6069829A (en) * | 1998-09-29 | 2000-05-30 | Texas Instruments Incorporated | Internal clock multiplication for test time reduction |
| KR100335503B1 (ko) | 2000-06-26 | 2002-05-08 | 윤종용 | 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로 |
-
2001
- 2001-04-27 KR KR10-2001-0022982A patent/KR100425446B1/ko active IP Right Grant
-
2002
- 2002-03-27 US US10/108,668 patent/US6696862B2/en not_active Expired - Lifetime
- 2002-04-26 JP JP2002126981A patent/JP4027709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003036674A (ja) | 2003-02-07 |
| KR20020083586A (ko) | 2002-11-04 |
| KR100425446B1 (ko) | 2004-03-30 |
| US20020158669A1 (en) | 2002-10-31 |
| US6696862B2 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339552B1 (en) | Semiconductor device | |
| CN111066084B (zh) | 用于提供活动及非活动时钟信号的设备及方法 | |
| US6052329A (en) | Output circuit and synchronous semiconductor memory device having a function of preventing output of invalid data | |
| US7019556B2 (en) | Semiconductor memory device capable of adjusting impedance of data output driver | |
| US7200069B2 (en) | Semiconductor memory device having external data load signal synchronous with data strobe signal and serial-to-parallel data prefetch method thereof | |
| US7102939B2 (en) | Semiconductor memory device having column address path therein for reducing power consumption | |
| US20010054135A1 (en) | Memory control technique | |
| US20050248375A1 (en) | Semiconductor memory device with ability to adjust impedance of data output driver | |
| US11262941B2 (en) | Apparatuses and methods including memory commands for semiconductor memories | |
| KR100414413B1 (ko) | 반도체 기억장치 | |
| JP4027709B2 (ja) | 半導体メモリ装置の入力回路 | |
| US6954094B2 (en) | Semiconductor memory device having partially controlled delay locked loop | |
| US6789137B2 (en) | Semiconductor memory device allowing reduction of I/O terminals | |
| US6987699B2 (en) | Clock driver in semiconductor memory device | |
| US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| KR20110002303A (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| JP2002170385A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4027709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |