JP5149187B2 - 低電力スリープモード動作を有するパワーアップ回路 - Google Patents
低電力スリープモード動作を有するパワーアップ回路 Download PDFInfo
- Publication number
- JP5149187B2 JP5149187B2 JP2008532543A JP2008532543A JP5149187B2 JP 5149187 B2 JP5149187 B2 JP 5149187B2 JP 2008532543 A JP2008532543 A JP 2008532543A JP 2008532543 A JP2008532543 A JP 2008532543A JP 5149187 B2 JP5149187 B2 JP 5149187B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- signal
- voltage level
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/005—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Description
12、14 トランジスタ
16 抵抗器
18、20、22、24 インバータ
26、28 キャパシタ
50、52、54、56、58、60、62、64、66、68、70、72、74 トランジスタ
100 パワーアップ回路
102、104 トランジスタ
106 抵抗器
108、112、114、116 インバータ
118 トランジスタ
120、122、124 キャパシタ
126 ラッチ回路
128、130 インバータ
200 パワーアップ回路
202、204、206 トランジスタ
206 抵抗器手段
206a、206b 抵抗器要素
208 状態保持回路
210 センシング回路
212 遅延回路
214 回復回路
215 トランジスタ
216 出力オーバライド回路
220 トランスミッションゲート
222 トランジスタ
224 インバータ
300 パワーアップ回路
302 NORゲート
304 インバータ
308 NANDゲート
310、312、314、316、318、320、322、324 インバータ
326 NANDゲート
328、330、332 インバータ
334、336、338 キャパシタ
340 NANDゲート
344、346 トランジスタ
400 パワーアップ回路
404 センス回路
408 インバータ
420、422、424、426、428、430、432、434、436、438、440 トランジスタ
442 NORゲート
446 インバータ
444、448 トランジスタ
500 比較器回路
502、504、506、508、510、512 トランジスタ
516 トランスミッションゲート
518、520、522 トランジスタ
600 比較器回路
602 トランスミッションゲート
604 トランジスタ
Claims (30)
- 電源電圧レベルを評価し、前記電源電圧レベルが少なくとも所定のレベルにあることを示す中間信号を発生するための電源検出器回路であって、制御信号に応答して低電力動作モードにおいて選択的に無効化される少なくとも1つの電流経路を有する電源検出器回路と、
前記制御信号に応答して前記低電力動作モードにおいてホールド信号を発生させるための状態保持回路と、
前記中間信号に応答して出力信号を発生するための出力回路であって、前記少なくとも1つの電流経路が無効化されている間、前記ホールド信号に応答して前記出力信号の値を維持するための出力回路と
を備え、
前記制御信号は、前記出力信号とは関係なく制御されるパワーアップ回路。 - 前記少なくとも1つの電流経路が前記電源電圧レベルと接地の間に結合された分圧器回路を含み、前記分圧器回路が前記出力信号に結合されたセンスノードを有する、請求項1に記載のパワーアップ回路。
- 前記電源検出器回路が、前記センスノードが前記所定のレベルに達したことに応答して前記出力信号を発生するのを遅らせるための遅延回路をさらに含む、請求項2に記載のパワーアップ回路。
- 電源検出器回路が、前記センスノードの前記所定のレベルを感知するためのセンス回路を含む、請求項2に記載のパワーアップ回路。
- 前記センス回路が、差動センスアンプ回路であって、前記差動センスアンプ回路を通る電流を選択するための電流源回路に結合された差動センスアンプ回路を含み、前記電流源回路は、前記低電力動作モードに応答して選択的に無効化される、請求項4に記載のパワーアップ回路。
- 前記電源電圧レベルと前記センスノードの間に結合された少なくとも1つの駆動回路を駆動することによって、前記センスノードをリセットするための回復回路をさらに含む、請求項2に記載のパワーアップ回路。
- 前記出力回路は、前記出力信号を出力するためのNANDゲートを備える、請求項1に記載のパワーアップ回路。
- 前記状態保持回路は、前記低電力動作モードにおいて前記制御信号に応答してパワーセーブ信号を受け取る請求項1に記載のパワーアップ回路。
- 電源電圧レベルに結合され、センシングノードを有する分圧器であって、前記センシングノードは、前記電源電圧レベルを追跡する分圧器と、
前記センシングノードの電圧レベルを感知するためのセンシング回路であって、所定の電圧レベルより高いかまたは低いかの一方である前記センシングノードの前記電圧レベルに対応する中間信号を発生するセンシング回路と、
制御信号に応答して、低電力動作モードにおいて、前記分圧器と前記センシング回路の少なくとも1つにおける電流経路を切断するための電流経路切断回路と、
前記制御信号に応答して前記低電力動作モードにおいてホールド信号を発生させるための状態保持回路と、
前記中間信号に応答して出力信号を発生するための出力回路であって、前記電流経路が前記電流経路切断回路によって無効化されている間、前記ホールド信号に応答して前記出力信号の値を維持するための出力回路と
を備え、
前記制御信号は、前記出力信号とは関係なく制御されるパワーアップ回路。 - 前記制御信号が、スリープ信号、パワーダウン信号、および電源監視信号を含む、請求項9に記載のパワーアップ回路。
- 前記分圧器内の電流経路を無効化するために、前記出力信号が帰還される、請求項9に記載のパワーアップ回路。
- 前記出力回路は、前記出力信号を出力するためのNANDゲートを備える、請求項9に記載のパワーアップ回路。
- 前記分圧器が、前記電源電圧レベルと接地の間に直列接続された前記電流無効化手段と、抵抗器手段とを含み、前記抵抗器手段は前記センシングノードを含む、請求項9に記載のパワーアップ回路。
- 前記抵抗器手段が、前記電流無効化手段と前記センシングノードの間に接続されたダイオード接続トランジスタと、前記センシングノードと接地の間に接続された抵抗器とを含む、請求項13に記載のパワーアップ回路。
- 前記電流無効化手段が、前記低電力動作モードにおいて、前記電源電圧レベルを前記抵抗器手段から減結合するためのトランジスタを含む、請求項13に記載のパワーアップ回路。
- 前記センシング回路がインバータを含む、請求項9に記載のパワーアップ回路。
- 前記センシング回路が、
前記センシングノードを基準電圧と比較し、前記中間信号を発生するための差動増幅器と、
前記差動増幅器を通る電流を選択するための電流源回路であって、通常モード動作と前記低電力動作モードの間で動作可能な電流源回路と
を含む、請求項9に記載のパワーアップ回路。 - 前記電流源が、通常動作モードにおいて有効化される第1の電流枝路と第2の電流枝路とを含み、前記第1の電流枝路は、前記低電力動作モードにおいて、前記第1の電流枝路を通る電流経路を無効化するための電流無効化手段を含む、請求項17に記載のパワーアップ回路。
- 前記第2の電流枝路を無効化するために、前記出力信号が前記電流源回路に帰還される、請求項18に記載のパワーアップ回路。
- 前記電流源が、前記第1の電流枝路および前記第2の電流枝路のそれぞれにバイアス電圧を供給するためのバイアス電圧回路を含み、前記バイアス電圧回路は、前記低電力動作モードにおいて、前記バイアス電圧回路を通る電流経路を無効化するための電流無効化手段を含む、請求項18に記載のパワーアップ回路。
- 通常モード動作と節電モード動作の間、電力状態信号を維持するための電力状態提示システムであって、
前記通常モード動作の間に、電流経路におけるセンスノードでの電源電圧レベルを検出するための有効化にされた前記電流経路を持っているパワーアップ検出器であって、前記センスノードが所定の電源電圧レベルに達したときに、前記電力状態信号をセットするためのパワーアップ検出器と、
前記通常モード動作から前記節電モード動作に遷移した後に、前記節電モード動作において前記電力状態信号を維持するための状態保持手段と
を備え、
前記パワーアップ検出器の前記電流経路は、前記節電モード動作の間、制御信号に対応して、無効にされ、前記制御信号は、前記電力状態信号とは関係なく制御される、電力状態提示システム。 - 前記節電モード動作から前記通常モード動作への遷移に対応して、前記センスノードの前記電源電圧レベルを前記所定の電源電圧レベルに回復させるための回復回路をさらに備える、請求項21に記載の電力状態提示システム。
- 前記通常モード動作および前記節電モード動作は、それぞれ、前記制御信号の第1状態および第2状態に対応している、請求項21に記載の電力状態提示システム。
- 前記制御信号は、スリープ信号、パワーダウン信号、および電源監視信号のうちの一つである、請求項23に記載の電力状態提示システム。
- 半導体デバイスの通常モード動作と節電モード動作の間、電力状態信号を維持するための方法であって、
前記通常モード動作の間に、パワーアップ回路の電流経路におけるセンスノードでの電源電圧レベルを検出するステップと、
前記通常モード動作において、前記センスノードの前記電源電圧レベルが所定の電源電圧レベルに達したときに、電力状態信号を発生させるステップであって、前記電力状態信号は、前記通常モード動作に対応する制御信号の第1状態に対応して前記電流経路を有効化される信号であるステップと、
前記節電モード動作に対応して前記制御信号を第2状態に切り換えるステップと、
前記制御信号の第2状態に対応して、前記節電モード動作において、前記電力状態信号を維持するステップであって、前記制御信号は、前記電力状態信号とは関係なく制御されるステップと、
前記制御信号の第2状態に対応して、前記パワーアップ回路の前記電流経路を無効化にするステップと
を含む方法。 - 前記節電モード動作から前記通常モード動作へ遷移するときに、前記センスノードの前記電源電圧レベルを前記所定の電源電圧レベルに回復するステップをさらに含む、請求項25に記載の方法。
- 前記センスノードが前記所定の電源電圧レベルに達したことに対応して前記電力状態信号の発生を遅延させるステップをさらに含む、請求項25に記載の方法。
- 前記電力状態信号を維持するステップは、前記節電モード動作において前記電力状態信号を維持するために、ホールド信号を発生させるステップを含む、請求項25に記載の方法。
- 通常モード動作と節電モード動作とのうちの一つで動作する半導体デバイスであって、
少なくとも1つの制御信号に対応して前記通常モード動作と前記節電モード動作とのうちの一つを示すモード制御信号を発生させるためのモード制御論理発生器と、
電源検出器における電流経路のセンスノードでの電源電圧レベルを検出するための前記電源検出器であって、前記センスノードの電源電圧レベルが所定の電源電圧レベルに達したときに、電力状態信号を発生させるための前記電源検出器であるとともに、通常モード動作に対応する前記モード制御信号の第1の状態に対応して前記電流経路を有効化する前記電源検出器と、
前記節電モード動作に対応する前記モード制御信号の第2の状態に対応して前記電力状態信号を維持するための状態保持手段と、
前記第1の状態から前記第2の状態への前記モード制御信号の遷移に対応して電流経路を切断するための電流無効化手段と
を含み、
前記制御信号は、前記電力状態信号とは関係なく制御される、半導体デバイス。 - 前記第2の状態から前記第1の状態への前記モード制御信号の遷移に対応して、前記センスノードの前記電源電圧レベルを前記所定の電源電圧レベルに回復させるための回復回路をさらに備える、請求項29に記載の半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/238,973 | 2005-09-30 | ||
US11/238,973 US7602222B2 (en) | 2005-09-30 | 2005-09-30 | Power up circuit with low power sleep mode operation |
PCT/CA2006/001364 WO2007036019A1 (en) | 2005-09-30 | 2006-08-18 | Power up circuit with low power sleep mode operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009510846A JP2009510846A (ja) | 2009-03-12 |
JP5149187B2 true JP5149187B2 (ja) | 2013-02-20 |
Family
ID=37899304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008532543A Expired - Fee Related JP5149187B2 (ja) | 2005-09-30 | 2006-08-18 | 低電力スリープモード動作を有するパワーアップ回路 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7602222B2 (ja) |
EP (1) | EP1941596A4 (ja) |
JP (1) | JP5149187B2 (ja) |
KR (3) | KR101364795B1 (ja) |
CN (1) | CN101278459B (ja) |
TW (2) | TWI406124B (ja) |
WO (1) | WO2007036019A1 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100656463B1 (ko) * | 2005-12-28 | 2006-12-11 | 주식회사 하이닉스반도체 | 파워-업 회로 및 이를 포함하는 반도체 메모리 장치 |
US8442476B2 (en) * | 2007-07-20 | 2013-05-14 | Cresta Technology Corporation | Mobile radio receiver power management systems and methods |
US8090967B2 (en) * | 2008-05-23 | 2012-01-03 | Intel Corporation | Power state transition initiation control of memory interconnect based on early warning signal, memory response time, and wakeup delay |
US7961007B2 (en) * | 2009-04-30 | 2011-06-14 | Apple Inc. | Receiver to match delay for single ended and differential signals |
TWI459192B (zh) * | 2009-06-19 | 2014-11-01 | Chi Mei Comm Systems Inc | 啓動電路 |
CN102200820A (zh) * | 2010-03-26 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 启动电路 |
JP5576248B2 (ja) | 2010-11-19 | 2014-08-20 | ルネサスエレクトロニクス株式会社 | 電源スイッチ回路 |
EP2649725A4 (en) * | 2010-12-10 | 2016-11-02 | Marvell World Trade Ltd | FAST SWITCH-ON COMPARATOR |
US8432185B2 (en) | 2011-05-25 | 2013-04-30 | Apple Inc. | Receiver circuits for differential and single-ended signals |
US8410814B2 (en) | 2011-06-16 | 2013-04-02 | Apple Inc. | Receiver circuits for differential and single-ended signals |
US9444456B2 (en) * | 2011-07-20 | 2016-09-13 | Nxp B.V. | Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels |
TWI433105B (zh) | 2011-07-25 | 2014-04-01 | Sitronix Technology Corp | Start circuit |
US8669800B2 (en) | 2012-02-24 | 2014-03-11 | International Business Machines Corporation | Implementing power saving self powering down latch structure |
TWI568182B (zh) * | 2012-03-09 | 2017-01-21 | 鈺創科技股份有限公司 | 輸入接收電路及其操作方法 |
US9280509B2 (en) | 2012-06-29 | 2016-03-08 | Intel Corporation | Data interface sleep mode logic |
KR101328211B1 (ko) * | 2012-07-17 | 2013-11-14 | 삼성전기주식회사 | 전력 절감 회로 및 이를 갖는 전원 공급 장치 |
US9658682B2 (en) | 2012-07-27 | 2017-05-23 | Atmel Corporation | Reference voltage circuits in microcontroller systems |
US9360928B2 (en) | 2012-07-27 | 2016-06-07 | Atmel Corporation | Dual regulator systems |
US9257153B2 (en) | 2012-09-21 | 2016-02-09 | Atmel Corporation | Current monitoring circuit for memory wakeup time |
US8848850B2 (en) * | 2012-09-25 | 2014-09-30 | Intel Corporation | Pulse width modulation receiver circuitry |
TWI475368B (zh) * | 2012-11-21 | 2015-03-01 | Giga Byte Tech Co Ltd | 電源控制系統及其方法 |
KR20150098649A (ko) | 2012-12-22 | 2015-08-28 | 퀄컴 인코포레이티드 | 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소 |
KR20140122567A (ko) * | 2013-04-10 | 2014-10-20 | 에스케이하이닉스 주식회사 | 파워 온 리셋 회로를 포함하는 반도체 장치 |
EP2869160B1 (en) * | 2013-10-30 | 2020-09-09 | EM Microelectronic-Marin SA | Electronic circuit with a sleep mode |
CN103631360B (zh) * | 2013-11-15 | 2017-06-30 | 北京兆易创新科技股份有限公司 | 一种支持睡眠模式的芯片及方法 |
GB2529645A (en) * | 2014-08-27 | 2016-03-02 | Dlp Ltd | Improvements in or relating to showers |
CN105204601B (zh) * | 2015-09-16 | 2019-04-12 | 江苏辰汉电子科技有限公司 | 一种系统上电自动开机电路及其开机方法 |
US9766827B1 (en) * | 2016-05-10 | 2017-09-19 | Intel Corporation | Apparatus for data retention and supply noise mitigation using clamps |
US10079594B2 (en) * | 2016-10-03 | 2018-09-18 | Infineon Technologies Ag | Current reduction for activated load |
JP6389937B1 (ja) | 2017-08-29 | 2018-09-12 | 力晶科技股▲ふん▼有限公司 | 電源制御回路及び電源制御回路を備えた論理回路装置 |
CN110134174B (zh) * | 2018-02-08 | 2021-03-19 | 华邦电子股份有限公司 | 具有磁滞功能的电源启动重置电路 |
CN108279760B (zh) * | 2018-02-28 | 2021-05-28 | 上海顺久电子科技有限公司 | 一种上电检测电路、芯片及穿戴设备 |
US10651840B2 (en) * | 2018-04-16 | 2020-05-12 | Analog Devices Global Unlimited Company | Low quiescent current power on reset circuit |
US10620676B1 (en) | 2018-10-11 | 2020-04-14 | Analog Devices Global Unlimited Company | Wake-up control circuit for power-gated integrated circuits |
CN109613328B (zh) * | 2019-01-14 | 2020-11-27 | 电子科技大学 | 一种交叉耦合快速过流检测电路 |
CN110007132B (zh) * | 2019-05-08 | 2024-03-15 | 南京芯耐特半导体有限公司 | 一种低压零功耗cmos上电检测电路 |
JP6796681B2 (ja) * | 2019-05-13 | 2020-12-09 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US11481015B2 (en) * | 2019-06-25 | 2022-10-25 | Nxp B.V. | Power consumption management in protocol-based redrivers |
CN110308317B (zh) * | 2019-07-26 | 2022-01-14 | 上海华虹宏力半导体制造有限公司 | 一种bod电路 |
US11281249B2 (en) | 2019-09-23 | 2022-03-22 | International Business Machines Corporation | Voltage sensitive current circuit |
US11204635B2 (en) | 2019-09-23 | 2021-12-21 | International Business Machines Corporation | Droop detection using power supply sensitive delay |
US11152920B2 (en) | 2019-09-23 | 2021-10-19 | International Business Machines Corporation | Voltage starved passgate with IR drop |
US10833653B1 (en) | 2019-09-23 | 2020-11-10 | International Business Machines Corporation | Voltage sensitive delay |
US11500446B2 (en) | 2019-09-28 | 2022-11-15 | Intel Corporation | Reducing power consumption in nonvolatile memory due to standby leakage current |
CN111130151B (zh) * | 2019-11-28 | 2021-02-19 | 中国地质大学(武汉) | 可自关断自启动的低功耗电压监视电路 |
US11568948B2 (en) | 2021-02-12 | 2023-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of operating same |
KR20230033414A (ko) | 2021-09-01 | 2023-03-08 | 삼성전자주식회사 | 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치 |
TWI824464B (zh) * | 2022-03-31 | 2023-12-01 | 仁寶電腦工業股份有限公司 | 電子裝置以及用於電子裝置的啟動方法 |
US20240178821A1 (en) * | 2022-11-24 | 2024-05-30 | Mediatek Inc. | Process variation independent power-up initialization circuit that generates power-up initialization signal with self-shut-off pulse and associated power-up initialization method |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4210829A (en) | 1978-10-02 | 1980-07-01 | National Semiconductor Corporation | Power up circuit with high noise immunity |
US5337284A (en) | 1993-01-11 | 1994-08-09 | United Memories, Inc. | High voltage generator having a self-timed clock circuit and charge pump, and a method therefor |
KR0141933B1 (ko) | 1994-10-20 | 1998-07-15 | 문정환 | 저전력의 스테이틱 랜덤 억세스 메모리장치 |
US5555166A (en) | 1995-06-06 | 1996-09-10 | Micron Technology, Inc. | Self-timing power-up circuit |
US5557579A (en) | 1995-06-26 | 1996-09-17 | Micron Technology, Inc. | Power-up circuit responsive to supply voltage transients with signal delay |
US5808460A (en) | 1997-09-29 | 1998-09-15 | Texas Instruments Incorporated | Rapid power enabling circuit |
US5828251A (en) | 1996-07-02 | 1998-10-27 | Lucent Technologies Inc. | Power-up detector circuit |
CA2230681C (en) | 1998-02-27 | 2003-07-15 | Hong Seok Kim | Power-up/power-down detection circuit |
JP2000306382A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
US6542427B2 (en) | 2001-03-08 | 2003-04-01 | Micron Technology, Inc. | Power validation for memory devices on power up |
US6586963B2 (en) * | 2001-03-26 | 2003-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same |
JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
US6438051B1 (en) * | 2001-05-31 | 2002-08-20 | International Business Machines Corporation | Stabilized direct sensing memory architecture |
CN1398031A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电源装置 |
ITRM20010522A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sequenziale di "power-on-reset" condizionato e robusto a potenza ultrabassa per circuiti integrati. |
KR100408723B1 (ko) * | 2001-12-21 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워-업 신호 발생장치 |
JP3883465B2 (ja) | 2002-04-08 | 2007-02-21 | 沖電気工業株式会社 | パワーオンリセット回路 |
KR100476703B1 (ko) | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 파워 업 회로 |
JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
WO2004031926A1 (ja) * | 2002-09-30 | 2004-04-15 | Fujitsu Limited | 同期制御装置および同期制御方法 |
US6795366B2 (en) * | 2002-10-15 | 2004-09-21 | Samsung Electronics Co., Ltd. | Internal voltage converter scheme for controlling the power-up slope of internal supply voltage |
US6720808B1 (en) | 2002-11-12 | 2004-04-13 | National Semiconductor Corporation | Method and system for a CMOS power up circuit with adjustable threshold |
KR100535114B1 (ko) | 2003-03-28 | 2005-12-07 | 주식회사 하이닉스반도체 | 파워 업 검출 장치 |
JP4027874B2 (ja) * | 2003-10-15 | 2007-12-26 | 富士通株式会社 | クロック変更回路 |
TW200541189A (en) * | 2004-06-14 | 2005-12-16 | Richtek Techohnology Corp | Charger using depletion transistor as current source |
-
2005
- 2005-09-30 US US11/238,973 patent/US7602222B2/en active Active
-
2006
- 2006-08-18 KR KR1020087009811A patent/KR101364795B1/ko not_active IP Right Cessation
- 2006-08-18 JP JP2008532543A patent/JP5149187B2/ja not_active Expired - Fee Related
- 2006-08-18 CN CN2006800363920A patent/CN101278459B/zh not_active Expired - Fee Related
- 2006-08-18 EP EP06775132A patent/EP1941596A4/en not_active Withdrawn
- 2006-08-18 KR KR1020137013937A patent/KR20130072266A/ko active Search and Examination
- 2006-08-18 KR KR1020137025761A patent/KR20130121998A/ko active IP Right Grant
- 2006-08-18 WO PCT/CA2006/001364 patent/WO2007036019A1/en active Application Filing
- 2006-08-21 TW TW095130674A patent/TWI406124B/zh not_active IP Right Cessation
- 2006-08-21 TW TW102120582A patent/TW201344419A/zh unknown
-
2009
- 2009-09-01 US US12/552,040 patent/US8222930B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7602222B2 (en) | 2009-10-13 |
TWI406124B (zh) | 2013-08-21 |
KR101364795B1 (ko) | 2014-02-19 |
CN101278459B (zh) | 2012-08-22 |
EP1941596A4 (en) | 2013-01-23 |
TW200712861A (en) | 2007-04-01 |
TW201344419A (zh) | 2013-11-01 |
CN101278459A (zh) | 2008-10-01 |
US20070079147A1 (en) | 2007-04-05 |
US8222930B2 (en) | 2012-07-17 |
KR20130072266A (ko) | 2013-07-01 |
WO2007036019A1 (en) | 2007-04-05 |
KR20130121998A (ko) | 2013-11-06 |
JP2009510846A (ja) | 2009-03-12 |
US20090315591A1 (en) | 2009-12-24 |
KR20080063364A (ko) | 2008-07-03 |
EP1941596A1 (en) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5149187B2 (ja) | 低電力スリープモード動作を有するパワーアップ回路 | |
JP4820571B2 (ja) | 半導体装置 | |
US6791894B2 (en) | DRAM power-source controller that reduces current consumption during standby | |
KR100702766B1 (ko) | 안정적인 dll용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법 | |
KR20070011744A (ko) | 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩 | |
JP2006262180A (ja) | 半導体装置 | |
JP3568573B2 (ja) | アドレス遷移検出回路を内蔵するメモリ装置 | |
US7078945B2 (en) | Semiconductor device having logic circuit and macro circuit | |
KR100886628B1 (ko) | 반도체 장치의 내부전압 생성회로 | |
KR960000894B1 (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
JP3695966B2 (ja) | 半導体集積回路 | |
CN114185420A (zh) | 用于掉电模式的稳定控制的半导体器件 | |
US6462613B1 (en) | Power controlled input receiver | |
JP4159570B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
US7579871B2 (en) | Current drive circuit and method of boosting current using the same | |
JP3742345B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
JP5145436B2 (ja) | 半導体装置 | |
KR20120003096A (ko) | 펌핑 전압 생성 회로 | |
KR100728555B1 (ko) | 반도체 집적 회로의 파워 업 신호 공급 장치 | |
JPH0636581A (ja) | 半導体記憶装置 | |
JP2003297091A (ja) | 半導体記憶装置 | |
KR20040041751A (ko) | 반도체메모리 장치의 고전압 검출회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |