CN110308317B - 一种bod电路 - Google Patents

一种bod电路 Download PDF

Info

Publication number
CN110308317B
CN110308317B CN201910679603.1A CN201910679603A CN110308317B CN 110308317 B CN110308317 B CN 110308317B CN 201910679603 A CN201910679603 A CN 201910679603A CN 110308317 B CN110308317 B CN 110308317B
Authority
CN
China
Prior art keywords
tube
pmos tube
pmos
circuit
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910679603.1A
Other languages
English (en)
Other versions
CN110308317A (zh
Inventor
袁志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910679603.1A priority Critical patent/CN110308317B/zh
Publication of CN110308317A publication Critical patent/CN110308317A/zh
Application granted granted Critical
Publication of CN110308317B publication Critical patent/CN110308317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种BOD电路，第三至第六PMOS管和第二、第三NMOS管；其中第三PMOS管的源极、第六PMOS管的源极共同连接电源电压；第三PMOS管的漏极与第四PMOS管的源极连接；第三、第四PMOS管的栅极相互连接；第四PMOS管的漏极与第五PMOS管的源极连接；第五PMOS管的栅极和漏极、第六PMOS管的栅极与第二NMOS管的漏极、栅极以及第三NMOS管的栅极相互连接；第六PMOS管的漏极与第三NMOS管的漏极连接；第二、第三NMOS管的源极共同接地；第六PMOS管的漏极与第三NMOS管的漏极之间为该BOD电路的信号输出端。本发明的BOD电路是在传统BOD电路的基础上作出改进，将传统BOD电路的基准电流产生电路和电流镜像电路进行合并，可以有效降低功耗并且减小占用面积，有利于提高产能。

Description

一种BOD电路
技术领域
本发明涉及一种电路设计领域，特别是涉及一种BOD电路。
背景技术
如图1所示，图1为传统BOD电路，包含第一至第六PMOS管、第一至第三NMOS管以及两个反相放大器。其中，第一、第三第六PMOS管的源极都一同连接电源电压VPWR，第二PMOS管的源极与第一PMOS管的漏极相连，第三PMOS管的漏极与第四PMOS管的源极相互连接；第四PMOS管的漏极与第五PMOS管的源极相连接；第五、第六PMOS管的栅极与第二NMOS管的漏极连接；第六PMOS管的漏极与第三NMOS管的漏极相接；第二PMOS管的漏极与第一NMOS管的漏极、栅极以及第二NMOS管的栅极、第三NMOS管的栅极连接；第六PMOS管的漏极与第三NMOS管的漏极之间作为该BOD电路的VT输出端，在该VT输出端顺次连接第一、第二反相放大器，第二反相放大器的输出端为该BOD电路的VOUT信号输出端。
该BOD(Brown-Out Detector)电路用于监控电源电压，在电源电压下降到一定数值时输出标识信号。这种常见BOD电路把电源电压变化转化为电流，再和内建电流基准进行比较，从而实现监控电源电压变化。然而该BOD电路功耗高并且占用面积大。
因此，为了降低BOD电路的功耗并且减小其占用面积，需要提出一种新的改进型BOD电路用于克服以上缺陷。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BOD电路，用于解决现有技术中传统BOD电路功耗高并且占用面积大的问题。
为实现上述目的及其他相关目的，本发明提供一种BOD电路，至少包括：第三至第六PMOS管和第二、第三NMOS管；其中所述第三PMOS管的源极、第六PMOS管的源极共同连接电源电压VPWR；所述第三PMOS管的漏极与第四PMOS管的源极连接；所述第三、第四PMOS管的栅极相互连接；所述第四PMOS管的漏极与所述第五PMOS管的源极连接；所述第五PMOS管的栅极和漏极、第六PMOS管的栅极与所述第二NMOS管的漏极、栅极以及所述第三NMOS管的栅极相互连接；所述第六PMOS管的漏极与所述第三NMOS管的漏极连接；所述第二、第三NMOS管的源极共同接地；所述第六PMOS管的漏极与所述第三NMOS管的漏极之间为该BOD电路的信号输出端。
优选地，所述第三PMOS管的bulk端、第四PMOS管的bulk端以及所述第五、第六PMOS管的bulk端共同接所述电源电压VPWR。
优选地，所述第二NMOS管的bulk端与所述第三NMOS管的bulk端共同接地。
优选地，所述BOD电路的信号输出端顺次连接第一反相放大器和第二反相放大器。
优选地，所述第二反相放大器的输出端输出信号VOUT。
优选地，所述第三、第四PMOS管的栅极共同接地。
优选地，所述第三、第四PMOS管形成该BOD电路的电阻。
优选地，所述第二、第三NMOS管形成该BOD电路的镜像NMOS管。
优选地，所述第三、第四、第五PMOS管以及所述第二NMOS管为该BOD电路产生电流。
如上所述，本发明的BOD电路，具有以下有益效果：本发明的BOD电路是在传统BOD电路的基础上作出改进，将传统BOD电路的基准电流产生电路和电流镜像电路进行合并，可以有效降低功耗并且减小占用面积，有利于提高产能。
附图说明
图1显示为现有技术中的BOD电路结构示意图；
图2显示为本发明的BOD电路结构示意图；
图3显示为本发明的BOD电路电压仿真波形图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图1，图1为传统的BOD电路示意图，所谓BOD(Brown-Out Detector)电路是用来监控电源电压，当电源电压下降到一定数值时，用来输出表示信号，常见的BOD电路将电源电压的变化转化为电流，然后和内建电流基准进行比较，从而实现监控电源电压的变化。图1中的BOD电路中包括：第一至第六PMOS管(P1、片)、第一至第三NMOS管以及两个反相放大器。其中，第一、第三第六PMOS管的源极都一同连接电源电压VPWR，第二PMOS管的源极与第一PMOS管的漏极相连，第三PMOS管的漏极与第四PMOS管的源极相互连接；第四PMOS管的漏极与第五PMOS管的源极相连接；第五、第六PMOS管的栅极与第二NMOS管的漏极连接；第六PMOS管的漏极与第三NMOS管的漏极相接；第二PMOS管的漏极与第一NMOS管的漏极、栅极以及第二NMOS管的栅极、第三NMOS管的栅极连接；第六PMOS管的漏极与第三NMOS管的漏极之间作为该BOD电路的VT输出端，在该VT输出端顺次连接第一、第二反相放大器，第二反相放大器的输出端为该BOD电路的VOUT信号输出端。
图1中的BOD电路，PMOS管P1和PMOS管P2形成电阻，另外PMOS管P3和PMOS管P4也形成电阻。NMOS管N1、N2、N3为NMOS镜像。P5和P6为PMOS管，INV1和INV2为反相放大器。
再反观本发明的BOD电路，参考图2，图2显示为本发明的BOD电路结构示意图。其中包括：第三至第六PMOS管(P3、P4、P5、P6)和第二、第三NMOS管(N2、N3)；其中所述第三PMOS管P3的源极、第六PMOS管P6的源极共同连接电源电压VPWR；也就是说所述P3的source端(源极)和所述P6的source端(源极)相互连接并且都连接至电源电压VPWR。
所述第三PMOS管P3的漏极与第四PMOS管P4的源极连接，亦即如图2所示，所述P3的Drain极(漏极)和所述P4的source端(源极)相互连接；所述第三、第四PMOS管(P3、P4)的栅极(Gate端)相互连接。所述第四PMOS管P4的漏极与所述第五PMOS管P5的源极连接，亦即P4的Drain极连接于P5的source端。
所述第五PMOS管P5的栅极和漏极、第六PMOS管P6的栅极与所述第二NMOS管N2的漏极、栅极以及所述第三NMOS管N3的栅极相互连接，亦即如图2所示，所述P5的Gate端和Drain极连接于所述P6的Gate端，同时也连接于所述N2的Drain极和Gate端，并且同时也将所述N3的Gate端连接在一起，所述P5的Gate端、Drain极和P6的Gate端、N2的Drain极和Gate端共同相互连接。
所述第六PMOS管P6的漏极与所述第三NMOS管N3的漏极连接，亦即所述P6的Drain极、N3的Drain极相互连接；所述第二、第三NMOS管(N2、N3)的源极共同接地，亦即所述N2和N3的source端共同连接；所述第六PMOS管P6的漏极与所述第三NMOS管N3的漏极之间为该BOD电路的信号输出端，亦即所述P6的Drain极、N3的Drain相互连接，并且二者的连接端为本发明BOD电路的信号输出端。
如图2所示，本发明进一步地，所述第三PMOS管的bulk端、第四PMOS管的bulk端以及所述第五、第六PMOS管的bulk端共同接所述电源电压VPWR，也就是说，所述P3的bulk端(基极)、P4的bulk端(基极)、P5的bulk端(基极)、P6的bulk端(基极)相互连接在一起，并且共同接所述电源电压VPWR。
参考图2，本发明进一步地，所述第二NMOS管的bulk端与所述第三NMOS管的bulk端共同接地，也就是说，所述N2的bulk端(基极)与所述N3的bulk端(基极)相互连接，且共同接地(GND)。
图2的BOD电路中还设有两个反相放大器，即所述BOD电路的信号输出端(VT)顺次连接第一反相放大器(INV1)和第二反相放大器(INV2)。即所述第一反相放大器(INV1)的输入端与所述信号输出端(VT)连接，所述第一反相放大器(INV1)的输出端与所述第二反相放大器(INV2)的输入端连接，所述第二反相放大器(INV2)的输出端输出信号VOUT。也就是说，该BOD电路的信号输出端VT输出的信号经过两级反相放大器后，输出信号VOUT。
本发明的BOD电路中，所述第三、第四PMOS管的栅极共同接地，亦即所述P3的Gate端和所述P4的Gate端相互连接，并且共同接地(GND)。
本发明的BOD电路中，所述第三、第四PMOS管形成该BOD电路的电阻，以及P3、P4在电路的工作过程中形成了BOD电路的电阻，同时所述第二、第三NMOS管形成该BOD电路的镜像NMOS管，即所述N2和N3在电路工作过程中形成了BOD电路的镜像NMOS管。也就是说，N2和N3在电路工作过程中形成了电流镜像电路。
本发明更进一步地，所述第三、第四、第五PMOS管以及所述第二NMOS管为该BOD电路产生电流，也就是说P3、P4、P5和N2为该BOD电路产生电流，形成所述BOD电路的基准电流产生电路。
本发明的BOD电路在图1的基础上对基准电流产生电路和电流镜像电路进行了合并，即合并了P1、P2和N1。
本发明的BOD电路的工作原理为：第三PMOS管P3和第四PMOS管P4形成的电阻记为RMOS，另外第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第二NMOS管产生的电流为：I＝(VPWR-|VgsP5|-VgsN2)/RMOS，其中VPWR为电源电压，VgsP5为所述第五PMOS管P5的偏置电压，其本身为负值，因此运算中取其绝对值；VgsN2为所述第二NMOS管N2的偏置电压。
如图3所示，图3显示为本发明的BOD电路电压仿真波形图。由此可以看出，随着电源电压VPWR增加，P6管流过的电流增加，该电流大于N3能提供的电流时VT电压上升，经过INV1，INV2后输出信号VOUT。
综上所述，本发明的BOD电路是对传统BOD电路中的基准电流产生电路和电流镜像电路进行了合并，在降低功耗的同时也减小了电路占用的面积，有利于提高产能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种BOD电路，其特征在于，包括：
第三至第六PMOS管和第二、第三NMOS管；其中所述第三PMOS管的源极、第六PMOS管的源极共同连接电源电压VPWR；所述第三PMOS管的漏极与第四PMOS管的源极连接；所述第三、第四PMOS管的栅极相互连接；所述第四PMOS管的漏极与所述第五PMOS管的源极连接；所述第五PMOS管的栅极和漏极、第六PMOS管的栅极与所述第二NMOS管的漏极、栅极以及所述第三NMOS管的栅极相互连接；所述第六PMOS管的漏极与所述第三NMOS管的漏极连接；所述第二、第三NMOS管的源极共同接地；所述第六PMOS管的漏极与所述第三NMOS管的漏极之间为该BOD电路的信号输出端；
所述第三PMOS管的bulk端、第四PMOS管的bulk端以及所述第五、第六PMOS管的bulk端共同接所述电源电压VPWR；
所述第二NMOS管的bulk端与所述第三NMOS管的bulk端共同接地。
2.根据权利要求1所述的BOD电路，其特征在于：所述BOD电路的信号输出端顺次连接第一反相放大器和第二反相放大器。
3.根据权利要求2所述的BOD电路，其特征在于：所述第二反相放大器的输出端输出信号VOUT。
4.根据权利要求1所述的BOD电路，其特征在于：所述第三、第四PMOS管的栅极共同接地。
5.根据权利要求1所述的BOD电路，其特征在于：所述第三、第四PMOS管形成该BOD电路的电阻。
6.根据权利要求1所述的BOD电路，其特征在于：所述第二、第三NMOS管形成该BOD电路的镜像NMOS管。
7.根据权利要求1所述的BOD电路，其特征在于：所述第三、第四、第五PMOS管以及所述第二NMOS管为该BOD电路产生电流。
CN201910679603.1A 2019-07-26 2019-07-26 一种bod电路 Active CN110308317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910679603.1A CN110308317B (zh) 2019-07-26 2019-07-26 一种bod电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910679603.1A CN110308317B (zh) 2019-07-26 2019-07-26 一种bod电路

Publications (2)

Publication Number Publication Date
CN110308317A CN110308317A (zh) 2019-10-08
CN110308317B true CN110308317B (zh) 2022-01-14

Family

ID=68081747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910679603.1A Active CN110308317B (zh) 2019-07-26 2019-07-26 一种bod电路

Country Status (1)

Country Link
CN (1) CN110308317B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726330B (zh) * 2021-09-07 2024-10-15 上海集成电路研发中心有限公司 一种电平转换电路及芯片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187389A (en) * 1991-05-03 1993-02-16 National Semiconductor Corporation Noise resistant low voltage brownout detector with shut off option
CN101163976A (zh) * 2005-04-12 2008-04-16 爱特梅尔公司 持续低电压检测电路和方法
CN101278459A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 低功率睡眠模式运行的启动电路
CN101629973A (zh) * 2009-06-09 2010-01-20 中国人民解放军国防科学技术大学 适用于低电压供电的无运放高精度电流采样电路
CN105891734A (zh) * 2016-04-11 2016-08-24 芯海科技（深圳）股份有限公司 一种超低功耗电源检测电路
CN107664711A (zh) * 2017-09-01 2018-02-06 新茂国际科技股份有限公司 掉电侦测器
CN108169543A (zh) * 2016-12-07 2018-06-15 中芯国际集成电路制造(上海)有限公司 高压检测电路
CN109194314A (zh) * 2018-09-14 2019-01-11 长沙理工大学 一种低延迟低功耗的电流比较器
CN109257036A (zh) * 2018-11-06 2019-01-22 湖南品腾电子科技有限公司 一种带电压检测的por电路
CN109975600A (zh) * 2019-04-29 2019-07-05 南京芯耐特半导体有限公司 一种零静态功耗的欠压检测电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894544B2 (en) * 2003-06-02 2005-05-17 Analog Devices, Inc. Brown-out detector
US7679874B2 (en) * 2005-07-25 2010-03-16 Semiconductor Components Industries, L.L.C. Power overload detection method and structure therefor
US8228100B2 (en) * 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
US8253453B2 (en) * 2010-10-28 2012-08-28 Freescale Semiconductor, Inc. Brown-out detection circuit
US10191527B2 (en) * 2015-05-14 2019-01-29 Arm Limited Brown-out detector

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187389A (en) * 1991-05-03 1993-02-16 National Semiconductor Corporation Noise resistant low voltage brownout detector with shut off option
CN101163976A (zh) * 2005-04-12 2008-04-16 爱特梅尔公司 持续低电压检测电路和方法
CN101278459A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 低功率睡眠模式运行的启动电路
CN101629973A (zh) * 2009-06-09 2010-01-20 中国人民解放军国防科学技术大学 适用于低电压供电的无运放高精度电流采样电路
CN105891734A (zh) * 2016-04-11 2016-08-24 芯海科技（深圳）股份有限公司 一种超低功耗电源检测电路
CN108169543A (zh) * 2016-12-07 2018-06-15 中芯国际集成电路制造(上海)有限公司 高压检测电路
CN107664711A (zh) * 2017-09-01 2018-02-06 新茂国际科技股份有限公司 掉电侦测器
CN109194314A (zh) * 2018-09-14 2019-01-11 长沙理工大学 一种低延迟低功耗的电流比较器
CN109257036A (zh) * 2018-11-06 2019-01-22 湖南品腾电子科技有限公司 一种带电压检测的por电路
CN109975600A (zh) * 2019-04-29 2019-07-05 南京芯耐特半导体有限公司 一种零静态功耗的欠压检测电路

Also Published As

Publication number Publication date
CN110308317A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
JP3633061B2 (ja) 半導体集積回路装置
CN109347464B (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
CN104868905A (zh) 输入/输出电路
US10096346B2 (en) Current-mode sense amplifier
US8786324B1 (en) Mixed voltage driving circuit
CN103314340A (zh) 低功率通电控制电路的方法和实施方案
CN110308317B (zh) 一种bod电路
CN109286372B (zh) 一种高精度的振荡器电路
CN113504806B (zh) 电流基准电路、芯片及电子设备
CN114268302A (zh) 上电复位电路及其输出稳定性提升方法
Uoosefian et al. High-performance CML approximate full adders for image processing application of Laplace transform
US9703911B2 (en) Method for library having base cell and VT-related
CN115529029A (zh) 电压比较器电路
CN103235625B (zh) 一种低电压跟随的电压基准电路
CN115425931B (zh) 摆率增强电路、方法及运算放大器
CN111490756B (zh) 一种时序产生电路
CN111224648B (zh) 无静态功耗的上下电复位控制电路
CN112910458B (zh) 一种计数电路及其迟滞电压产生方法
CN108572690B (zh) 一种电流镜电路
CN111478693A (zh) 一种近阈值电平转换器
CN101562426A (zh) 功率放大电路
CN114637358B (zh) 一种供电电路及电子设备
CN202797925U (zh) 过流保护电路
CN202435377U (zh) 基于set/mos混合结构的二进制码-格雷码转换器
CN217445335U (zh) 输入缓冲器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant