JPH08263012A - 駆動装置及び表示装置 - Google Patents
駆動装置及び表示装置Info
- Publication number
- JPH08263012A JPH08263012A JP7062238A JP6223895A JPH08263012A JP H08263012 A JPH08263012 A JP H08263012A JP 7062238 A JP7062238 A JP 7062238A JP 6223895 A JP6223895 A JP 6223895A JP H08263012 A JPH08263012 A JP H08263012A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- display data
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【構成】 液晶表示装置のデータ・ドライバをいわゆる
イネーブル・チェーン方式で駆動する方式に係り、ドラ
イバＩＣのデータ・レジスタが表示データの取り込みを
開始するタイミングを制御するスタート信号を、ドライ
バＩＣ内部の入力部が表示データをラッチするタイミン
グを制御するクロック信号と同期化する。 【効果】 ドライバＩＣを制御するクロック信号を高速
化することが可能となり、このドライバＩＣを用いるこ
とによって大容量の表示装置を駆動することができる。
イネーブル・チェーン方式で駆動する方式に係り、ドラ
イバＩＣのデータ・レジスタが表示データの取り込みを
開始するタイミングを制御するスタート信号を、ドライ
バＩＣ内部の入力部が表示データをラッチするタイミン
グを制御するクロック信号と同期化する。 【効果】 ドライバＩＣを制御するクロック信号を高速
化することが可能となり、このドライバＩＣを用いるこ
とによって大容量の表示装置を駆動することができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などの表
示装置を駆動するための駆動装置に関する。
示装置を駆動するための駆動装置に関する。
【０００２】
【従来の技術】液晶表示装置などの表示装置は、該表示
装置の大容量化に対応するため、表示データを駆動する
ドライバＩＣを複数個カスケード接続した駆動回路によ
って駆動されている。
装置の大容量化に対応するため、表示データを駆動する
ドライバＩＣを複数個カスケード接続した駆動回路によ
って駆動されている。
【０００３】このような表示装置においては、消費電力
を低減するために、装置の動作中複数のドライバＩＣの
うち必要なもののみを動作させ、他を停止させておく方
法が用いられている。
を低減するために、装置の動作中複数のドライバＩＣの
うち必要なもののみを動作させ、他を停止させておく方
法が用いられている。
【０００４】例えば特開平３−２４８１２２号公報に
は、これに関連する発明が開示されている。即ち図６に
示すように、液晶パネルに入力される表示信号を駆動す
るためのドライバＩＣ（Ｘ１，Ｘ２，…Ｘｎ）は、いわ
ゆるイネーブルチェーン方式によってカスケード接続さ
れている。
は、これに関連する発明が開示されている。即ち図６に
示すように、液晶パネルに入力される表示信号を駆動す
るためのドライバＩＣ（Ｘ１，Ｘ２，…Ｘｎ）は、いわ
ゆるイネーブルチェーン方式によってカスケード接続さ
れている。
【０００５】図７は、図６のドライバＩＣの回路図であ
り、図８はこの回路の制御信号のタイミングチャートで
ある。即ち、端子４から入力された表示データは、フリ
ップフロップ（ＦＦ１，ＦＦ２，…，ＦＦｍ）に格納さ
れ、直並列変換されて液晶パネルに向かって出力され
る。このフリップフロップは、端子１００５から入力さ
れるクロック信号ＸＣＬと、フリップフロップ１０１０
から出力されるイネーブル信号との論理積をクロック入
力として動作し、表示データを取り込む。そしてイネー
ブル信号が停止するとフリップフロップ（ＦＦ１，ＦＦ
２，…，ＦＦｍ）は動作を停止する。このイネーブル信
号は、端子１００７から入力されるイネーブル入力を、
端子１００８から入力されるイネーブルクロック信号Ｅ
ＣＬで同期化することにより生成される。
り、図８はこの回路の制御信号のタイミングチャートで
ある。即ち、端子４から入力された表示データは、フリ
ップフロップ（ＦＦ１，ＦＦ２，…，ＦＦｍ）に格納さ
れ、直並列変換されて液晶パネルに向かって出力され
る。このフリップフロップは、端子１００５から入力さ
れるクロック信号ＸＣＬと、フリップフロップ１０１０
から出力されるイネーブル信号との論理積をクロック入
力として動作し、表示データを取り込む。そしてイネー
ブル信号が停止するとフリップフロップ（ＦＦ１，ＦＦ
２，…，ＦＦｍ）は動作を停止する。このイネーブル信
号は、端子１００７から入力されるイネーブル入力を、
端子１００８から入力されるイネーブルクロック信号Ｅ
ＣＬで同期化することにより生成される。
【０００６】
【発明が解決しようとする課題】ところで上記の方法に
おいては、ドライバＩＣに入力される表示データや制御
信号の種類が多くなり、その結果ドライバＩＣの駆動が
困難となるおそれがある。例えば、コントローラからド
ライバＩＣに入力されるイネーブルクロックＥＣＬがク
ロックＸＣＬに対して遅延すると、フリップフロップ
（ＦＦ１，ＦＦ２，…，ＦＦｍ）は遅延したタイミング
で駆動されるため、本来の表示データを取り込めず、そ
の結果正常な表示ができなくなってしまう。クロックＸ
ＣＬが高速となると、イネーブルクロックの遅延に対す
る許容度が小さくなるため、遅延を考慮するとクロック
ＸＣＬの周波数を下げる必要がある。すると、ドライバ
ＩＣの動作スピードが低下してしまい、大容量表示に適
さなくなる、という問題がある。
おいては、ドライバＩＣに入力される表示データや制御
信号の種類が多くなり、その結果ドライバＩＣの駆動が
困難となるおそれがある。例えば、コントローラからド
ライバＩＣに入力されるイネーブルクロックＥＣＬがク
ロックＸＣＬに対して遅延すると、フリップフロップ
（ＦＦ１，ＦＦ２，…，ＦＦｍ）は遅延したタイミング
で駆動されるため、本来の表示データを取り込めず、そ
の結果正常な表示ができなくなってしまう。クロックＸ
ＣＬが高速となると、イネーブルクロックの遅延に対す
る許容度が小さくなるため、遅延を考慮するとクロック
ＸＣＬの周波数を下げる必要がある。すると、ドライバ
ＩＣの動作スピードが低下してしまい、大容量表示に適
さなくなる、という問題がある。
【０００７】このように従来の技術においては、カスケ
ード接続されたドライバＩＣを制御するための信号によ
って、ドライバＩＣの動作スピードが制限を受けるとい
う問題があった。本発明はこのような技術的背景に鑑
み、高速動作が可能な駆動装置を提供し、これにより大
容量の表示装置を高速で駆動することを目的とする。
ード接続されたドライバＩＣを制御するための信号によ
って、ドライバＩＣの動作スピードが制限を受けるとい
う問題があった。本発明はこのような技術的背景に鑑
み、高速動作が可能な駆動装置を提供し、これにより大
容量の表示装置を高速で駆動することを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１発明に係る
駆動装置は、外部からのクロック入力、イネーブル入力
及びスタート入力を含む制御信号と表示データとが入力
され、前記スタート信号と前記表示データとを前記クロ
ック信号に同期してラッチするラッチ手段を有する入力
部と、前記イネーブル入力を前記スタート入力の切り換
わりに応じてサンプリングしスタートパルスを出力する
手段と、前記入力部より出力された表示データを、前記
スタートパルスに基づいて取り込みを開始し、所定期間
分の表示データを順次取り込み格納するデータ保持手段
と、前記データ保持手段に格納された表示データを駆動
電圧に変換し出力する駆動部とを具備することを特徴と
する。
駆動装置は、外部からのクロック入力、イネーブル入力
及びスタート入力を含む制御信号と表示データとが入力
され、前記スタート信号と前記表示データとを前記クロ
ック信号に同期してラッチするラッチ手段を有する入力
部と、前記イネーブル入力を前記スタート入力の切り換
わりに応じてサンプリングしスタートパルスを出力する
手段と、前記入力部より出力された表示データを、前記
スタートパルスに基づいて取り込みを開始し、所定期間
分の表示データを順次取り込み格納するデータ保持手段
と、前記データ保持手段に格納された表示データを駆動
電圧に変換し出力する駆動部とを具備することを特徴と
する。
【０００９】本発明の第２発明に係る駆動装置は、前記
入力部は、前記データ保持手段のデータの取り込み完了
に応じてラッチ手段からの表示データの出力を停止する
マスク手段を備えたことを特徴とする。
入力部は、前記データ保持手段のデータの取り込み完了
に応じてラッチ手段からの表示データの出力を停止する
マスク手段を備えたことを特徴とする。
【００１０】本発明の第３発明に係る駆動装置は、前記
データ保持手段から出力される表示データを所定期間ラ
ッチした後前記駆動部に出力するラッチ部を有すること
を特徴とする。
データ保持手段から出力される表示データを所定期間ラ
ッチした後前記駆動部に出力するラッチ部を有すること
を特徴とする。
【００１１】本発明の第４発明に係る駆動装置は、前記
スタート入力は、前記制御信号のうちの他の入力と符号
領域で多重化された状態で前記入力部に入力されること
を特徴とする。
スタート入力は、前記制御信号のうちの他の入力と符号
領域で多重化された状態で前記入力部に入力されること
を特徴とする。
【００１２】本発明の第５発明に係る駆動装置は、前記
スタート入力は、前記制御信号のうちの他の入力と符号
領域で多重化された状態で前記入力部に入力され、かつ
該他の入力は前記ラッチ部が前記駆動部に表示データを
出力するタイミングを制御するロード信号であることを
特徴とする。
スタート入力は、前記制御信号のうちの他の入力と符号
領域で多重化された状態で前記入力部に入力され、かつ
該他の入力は前記ラッチ部が前記駆動部に表示データを
出力するタイミングを制御するロード信号であることを
特徴とする。
【００１３】本発明の第６発明に係る駆動装置は、前記
ロード信号は０１１と符号化され、かつ前記スタート信
号は１０と符号化された状態で入力されることを特徴と
する。
ロード信号は０１１と符号化され、かつ前記スタート信
号は１０と符号化された状態で入力されることを特徴と
する。
【００１４】本発明の第７発明に係る表示装置は、外部
からのクロック入力、イネーブル入力及びスタート入力
を含む制御信号と表示データとが入力され、前記スター
ト信号と前記表示データとを前記クロック信号に同期し
てラッチするラッチ手段を有する入力部と、前記イネー
ブル入力を前記スタート入力の切り換わりに応じてサン
プリングしスタートパルスを出力する手段と、前記入力
部より出力された表示データを、前記スタートパルスに
基づいて取り込みを開始し、所定期間分の表示データを
順次取り込み格納するデータ保持手段と、前記データ保
持手段に格納された表示データを駆動電圧に変換し出力
する駆動部と、前記駆動部から出力された駆動電圧を光
学的信号に変換する表示手段とを備えたことを特徴とす
る。
からのクロック入力、イネーブル入力及びスタート入力
を含む制御信号と表示データとが入力され、前記スター
ト信号と前記表示データとを前記クロック信号に同期し
てラッチするラッチ手段を有する入力部と、前記イネー
ブル入力を前記スタート入力の切り換わりに応じてサン
プリングしスタートパルスを出力する手段と、前記入力
部より出力された表示データを、前記スタートパルスに
基づいて取り込みを開始し、所定期間分の表示データを
順次取り込み格納するデータ保持手段と、前記データ保
持手段に格納された表示データを駆動電圧に変換し出力
する駆動部と、前記駆動部から出力された駆動電圧を光
学的信号に変換する表示手段とを備えたことを特徴とす
る。
【００１５】
【作用】本発明の駆動装置及び表示装置によれば、ドラ
イバＩＣが表示データの取り込みを開始するタイミング
は、イネーブル入力をクロック信号と同期化されたスタ
ート信号によって切り換えるタイミングで決定される。
イバＩＣが表示データの取り込みを開始するタイミング
は、イネーブル入力をクロック信号と同期化されたスタ
ート信号によって切り換えるタイミングで決定される。
【００１６】このクロック信号は表示データが駆動装置
のデータ入力部から出力されるタイミングを制御する信
号であるから、データ保持手段が表示データの取り込み
を開始するタイミングは、データ入力部からの表示デー
タの出力に対して同期化されている。従ってドライバＩ
Ｃのカスケード接続の制御信号であるスタート信号とク
ロック信号との回路上での遅延が軽減され、クロック信
号の高速化が可能となる。
のデータ入力部から出力されるタイミングを制御する信
号であるから、データ保持手段が表示データの取り込み
を開始するタイミングは、データ入力部からの表示デー
タの出力に対して同期化されている。従ってドライバＩ
Ｃのカスケード接続の制御信号であるスタート信号とク
ロック信号との回路上での遅延が軽減され、クロック信
号の高速化が可能となる。
【００１７】
【実施例】以下に図面を参照して、本発明の一実施例を
説明する。図１は、本実施例の液晶表示装置のブロック
図を示す。ＬＣＤパネル１は、図示しない走査電極及び
信号電極を具備し、これらの電極の交点によって構成さ
れる液晶画素がマトリクス状に配置されて、表示画面を
構成している。
説明する。図１は、本実施例の液晶表示装置のブロック
図を示す。ＬＣＤパネル１は、図示しない走査電極及び
信号電極を具備し、これらの電極の交点によって構成さ
れる液晶画素がマトリクス状に配置されて、表示画面を
構成している。
【００１８】このＬＣＤパネル１の周辺部には、走査電
極を駆動するためのＹドライバ２及び信号電極を駆動す
るためのＸドライバ３，４，５，６が配置されている。
またコントローラ７は、これらのドライバＩＣの制御信
号（ＣＬＯＣＫ，ＳＹＮＣ）及び表示データ（ＤＡＴ
Ａ）を、バス配線を介し、各ドライバに出力する。
極を駆動するためのＹドライバ２及び信号電極を駆動す
るためのＸドライバ３，４，５，６が配置されている。
またコントローラ７は、これらのドライバＩＣの制御信
号（ＣＬＯＣＫ，ＳＹＮＣ）及び表示データ（ＤＡＴ
Ａ）を、バス配線を介し、各ドライバに出力する。
【００１９】各Ｘドライバは、いわゆるイネーブルチェ
ーン方式によって接続されている。即ち各ドライバＩＣ
はＥＩ端子に入力されるイネーブル入力に基づいて動作
し、そのドライバＩＣ自身に接続された信号電極を駆動
するための表示データの取り込みが終わると動作を停止
するとともに、次段のドライバＩＣを動作させるための
イネーブル出力をＥＯ端子から出力する。これにより各
ドライバＩＣは、前段のドライバＩＣの動作が終わると
ともにデータの取り込みを開始し、自身のデータ取り込
みの必要な期間だけ動作すると停止する。そして全ドラ
イバＩＣが自身のデータの取り込みを完了すると、コン
トローラ７からの制御信号ＳＹＮＣに基づいて各ドライ
バＩＣからＬＣＤパネル１に信号電極を駆動する表示信
号が出力される。
ーン方式によって接続されている。即ち各ドライバＩＣ
はＥＩ端子に入力されるイネーブル入力に基づいて動作
し、そのドライバＩＣ自身に接続された信号電極を駆動
するための表示データの取り込みが終わると動作を停止
するとともに、次段のドライバＩＣを動作させるための
イネーブル出力をＥＯ端子から出力する。これにより各
ドライバＩＣは、前段のドライバＩＣの動作が終わると
ともにデータの取り込みを開始し、自身のデータ取り込
みの必要な期間だけ動作すると停止する。そして全ドラ
イバＩＣが自身のデータの取り込みを完了すると、コン
トローラ７からの制御信号ＳＹＮＣに基づいて各ドライ
バＩＣからＬＣＤパネル１に信号電極を駆動する表示信
号が出力される。
【００２０】次に、図２を参照して個々のＸドライバの
構成を説明する。本実施例において個々のＸドライバ
は、入力部１１、従属接続制御回路１２、シーケンス制
御回路１３、並列化回路１４、データ・レジスタ１５、
出力部ラッチ１６、液晶駆動回路１７から構成されてい
る。
構成を説明する。本実施例において個々のＸドライバ
は、入力部１１、従属接続制御回路１２、シーケンス制
御回路１３、並列化回路１４、データ・レジスタ１５、
出力部ラッチ１６、液晶駆動回路１７から構成されてい
る。
【００２１】入力部１１は、データバスから入力端子を
介して入力された表示データ（ＤＡＴＡ）を、クロック
信号（ＣＬＯＣＫ）に基づいてサンプリングし、並列化
回路１４を介してデータレジスタ１５に出力する。カラ
ー表示を行う場合は、表示データを入力する端子は、Ｒ
ＧＢ毎にそのビット数分設けられる。また並列化回路１
４は、Ｘドライバ内部の動作スピードが不足する場合、
あるいは、Ｘドライバ内部のフリップ・フロップを多相
クロックで駆動する場合に用いられ、表示データを並列
化することによって、データの転送頻度を減らすことが
できる。
介して入力された表示データ（ＤＡＴＡ）を、クロック
信号（ＣＬＯＣＫ）に基づいてサンプリングし、並列化
回路１４を介してデータレジスタ１５に出力する。カラ
ー表示を行う場合は、表示データを入力する端子は、Ｒ
ＧＢ毎にそのビット数分設けられる。また並列化回路１
４は、Ｘドライバ内部の動作スピードが不足する場合、
あるいは、Ｘドライバ内部のフリップ・フロップを多相
クロックで駆動する場合に用いられ、表示データを並列
化することによって、データの転送頻度を減らすことが
できる。
【００２２】データ・レジスタ１５は、シーケンス制御
回路１３より出力される制御信号に基づいて表示データ
の取り込みを行う。表示データをデータ・レジスタ１５
に入力するバス配線は、例えばカラー表示を行う場合
は、ＲＧＢ毎にそのビット数分だけ設けられる。データ
・レジスタ１５が所望の表示データの取り込みを完了す
ると、出力部ラッチ１６がシーケンス制御回路１３から
出力される制御信号に基づいて表示データを液晶駆動回
路１７に出力する。
回路１３より出力される制御信号に基づいて表示データ
の取り込みを行う。表示データをデータ・レジスタ１５
に入力するバス配線は、例えばカラー表示を行う場合
は、ＲＧＢ毎にそのビット数分だけ設けられる。データ
・レジスタ１５が所望の表示データの取り込みを完了す
ると、出力部ラッチ１６がシーケンス制御回路１３から
出力される制御信号に基づいて表示データを液晶駆動回
路１７に出力する。
【００２３】この液晶駆動回路１７は、入力された表示
データをデジタル／アナログ変換し、液晶駆動電圧とし
てＬＣＤパネル１の信号電極に出力する。シーケンス制
御回路１３がデータ・レジスタ１５及び出力部ラッチ１
６を制御する信号は、従属接続制御回路１２で生成され
る。即ち、従属接続制御回路１２は、クロック信号、入
力部１１より伝送される同期信号（ＳＹＮＣ’信号）及
びＥＩ端子より入力されるイネーブル入力を入力とし
て、データ・レジスタ１５がデータの取り込みを開始す
るタイミングを制御する信号（ＳＴＡＲＴ信号）及び、
出力部ラッチ１６が表示データを液晶駆動回路１７に出
力するタイミングを制御する信号（ＬＯＡＤ信号）を生
成する。尚本実施例では、表示データの取り込みを行う
入力部１１へのクロック信号の遅延時間をなるべく小さ
くするため、バッファを介してクロック信号をその他の
回路へ分配している。
データをデジタル／アナログ変換し、液晶駆動電圧とし
てＬＣＤパネル１の信号電極に出力する。シーケンス制
御回路１３がデータ・レジスタ１５及び出力部ラッチ１
６を制御する信号は、従属接続制御回路１２で生成され
る。即ち、従属接続制御回路１２は、クロック信号、入
力部１１より伝送される同期信号（ＳＹＮＣ’信号）及
びＥＩ端子より入力されるイネーブル入力を入力とし
て、データ・レジスタ１５がデータの取り込みを開始す
るタイミングを制御する信号（ＳＴＡＲＴ信号）及び、
出力部ラッチ１６が表示データを液晶駆動回路１７に出
力するタイミングを制御する信号（ＬＯＡＤ信号）を生
成する。尚本実施例では、表示データの取り込みを行う
入力部１１へのクロック信号の遅延時間をなるべく小さ
くするため、バッファを介してクロック信号をその他の
回路へ分配している。
【００２４】次に、図３を用いて、Ｘドライバの要部の
回路図を説明する。まず、入力部１１の構成について説
明する。入力部１１は、フリップフロップＦＦ（１
１），ＦＦ（１２），ＦＦ（１３），…，ＦＦ（１
ｎ），ＦＦ（２）及びＦＦ（３）と、それぞれのフリッ
プフロップＦＦ（１ｎ）に接続されたマスク回路１１１
及び遅延回路１１２、から構成される。
回路図を説明する。まず、入力部１１の構成について説
明する。入力部１１は、フリップフロップＦＦ（１
１），ＦＦ（１２），ＦＦ（１３），…，ＦＦ（１
ｎ），ＦＦ（２）及びＦＦ（３）と、それぞれのフリッ
プフロップＦＦ（１ｎ）に接続されたマスク回路１１１
及び遅延回路１１２、から構成される。
【００２５】フリップフロップＦＦ（１ｎ）は、表示デ
ータ（ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡｎ）を、クロ
ック信号のタイミングでサンプリングする回路である。
またマスク回路１１１は、表示データを以降の内部回路
に転送するか否かを制御する回路である。即ち、内部回
路への表示データの転送は、データ・レジスタ１５が表
示データの取り込みを終える必要がなくなるが、そのま
ま他のＸドライバに取り込まれる表示データの転送を続
けると、回路内の浮遊容量などが充放電され、その結果
消費電力が増大することとなる。従って表示データの転
送を停止する制御を行えば、内部回路での電力消費を低
減することが可能となる。
ータ（ＤＡＴＡ１，ＤＡＴＡ２，ＤＡＴＡｎ）を、クロ
ック信号のタイミングでサンプリングする回路である。
またマスク回路１１１は、表示データを以降の内部回路
に転送するか否かを制御する回路である。即ち、内部回
路への表示データの転送は、データ・レジスタ１５が表
示データの取り込みを終える必要がなくなるが、そのま
ま他のＸドライバに取り込まれる表示データの転送を続
けると、回路内の浮遊容量などが充放電され、その結果
消費電力が増大することとなる。従って表示データの転
送を停止する制御を行えば、内部回路での電力消費を低
減することが可能となる。
【００２６】このマスク回路１１１は、アンドゲートで
構成され、フリップフロップの出力である表示データ
と、ＥＯ端子の出力であるイネーブル出力を入力として
いる。従って、Ｘドライバが表示データの取り込みを完
了して、次段のＸドライバにイネーブル出力が出力され
ると、表示データの内部回路への転送は停止される。
構成され、フリップフロップの出力である表示データ
と、ＥＯ端子の出力であるイネーブル出力を入力として
いる。従って、Ｘドライバが表示データの取り込みを完
了して、次段のＸドライバにイネーブル出力が出力され
ると、表示データの内部回路への転送は停止される。
【００２７】尚図示しないが、表示データの入力端子と
入力部１１との間にはバッファが挿入されている。即
ち、マスク回路により一部のドライバＩＣへの表示デー
タの入力を停止すると、表示データのバスラインに対す
る負荷が変動し、過度に変動するとデータの伝送波形の
乱れが大きくなり、正常な表示ができなくなってしま
う。そこで表示データの入力部にバッファを挿入するこ
とによって、バスライン上のデータの伝送波形の乱れを
防止し、高速なデータ転送が可能となる。
入力部１１との間にはバッファが挿入されている。即
ち、マスク回路により一部のドライバＩＣへの表示デー
タの入力を停止すると、表示データのバスラインに対す
る負荷が変動し、過度に変動するとデータの伝送波形の
乱れが大きくなり、正常な表示ができなくなってしま
う。そこで表示データの入力部にバッファを挿入するこ
とによって、バスライン上のデータの伝送波形の乱れを
防止し、高速なデータ転送が可能となる。
【００２８】遅延回路１１２は、入力部１１の出力タイ
ミングと他の回路の動作タイミングをより一致させるた
めに挿入されている。即ち、他の回路の動作タイミング
を制御するクロック信号は、バッファを介して分配され
ており、バッファ回路での遅延が生じる。これに対しマ
スク回路１１１及び遅延回路１１２の遅延時間を調整す
ることで、入力部１１の出力タイミングと他の回路の動
作タイミングを一致させることができる。
ミングと他の回路の動作タイミングをより一致させるた
めに挿入されている。即ち、他の回路の動作タイミング
を制御するクロック信号は、バッファを介して分配され
ており、バッファ回路での遅延が生じる。これに対しマ
スク回路１１１及び遅延回路１１２の遅延時間を調整す
ることで、入力部１１の出力タイミングと他の回路の動
作タイミングを一致させることができる。
【００２９】またフリップフロップＦＦ（２）は、同期
信号入力（ＳＹＮＣ信号）を、クロック信号のタイミン
グでサンプリングしたＳＹＮＣ’信号を、従属接続回路
１２に出力する回路である。
信号入力（ＳＹＮＣ信号）を、クロック信号のタイミン
グでサンプリングしたＳＹＮＣ’信号を、従属接続回路
１２に出力する回路である。
【００３０】またフリップフロップＦＦ（３）は、ＥＩ
端子より入力されたイネーブル入力をクロック信号のタ
イミングでサンプリングし、ＥＩ´信号として従属接続
回路１２に出力する。
端子より入力されたイネーブル入力をクロック信号のタ
イミングでサンプリングし、ＥＩ´信号として従属接続
回路１２に出力する。
【００３１】次に、従属接続回路１２の内部構成を説明
する。従属接続制御回路１２は、フリップフロップＦＦ
（４１），ＦＦ（４２），ＦＦ（４３），ＦＦ（４４）
と、その他のゲート回路で構成される。また従属接続回
路１２は、入力部１１の出力であるＳＹＮＣ’信号とク
ロック信号、及びＥＩ´信号を入力とし、ＳＴＡＲＴ信
号（データ・レジスタ１５がデータの取り込みを開始す
るタイミングを制御する信号）とＬＯＡＤ信号（出力部
ラッチ１６が表示データを液晶駆動回路１７に出力する
タイミングを制御する信号）及びＥＯ端子へのイネーブ
ル出力を出力とする。
する。従属接続制御回路１２は、フリップフロップＦＦ
（４１），ＦＦ（４２），ＦＦ（４３），ＦＦ（４４）
と、その他のゲート回路で構成される。また従属接続回
路１２は、入力部１１の出力であるＳＹＮＣ’信号とク
ロック信号、及びＥＩ´信号を入力とし、ＳＴＡＲＴ信
号（データ・レジスタ１５がデータの取り込みを開始す
るタイミングを制御する信号）とＬＯＡＤ信号（出力部
ラッチ１６が表示データを液晶駆動回路１７に出力する
タイミングを制御する信号）及びＥＯ端子へのイネーブ
ル出力を出力とする。
【００３２】フリップフロップＦＦ（４１）及びＦＦ
（４２）は、入力されたＳＹＮＣ’信号から、ＬＯＡＤ
信号と、ＳＴＡＲＴ信号の元になるＳＴＡＲＴ’信号と
をデコードするための回路である。即ち、ＬＯＡＤ信号
とＳＴＡＲＴ’信号は、多重化された状態でＸドライバ
ＩＣに入力される。
（４２）は、入力されたＳＹＮＣ’信号から、ＬＯＡＤ
信号と、ＳＴＡＲＴ信号の元になるＳＴＡＲＴ’信号と
をデコードするための回路である。即ち、ＬＯＡＤ信号
とＳＴＡＲＴ’信号は、多重化された状態でＸドライバ
ＩＣに入力される。
【００３３】次に、図４を用いて従属接続制御回路１２
の動作を説明する。まず、ＳＹＮＣ’信号が「０１１」
と変化すると、ＦＦ（４２）は「０」、ＦＦ（４１）は
「１」、ＦＦ（３）は「１」の状態となり、ＦＦ（４
２）のＱ出力とＳＹＮＣ’信号の論理積がアンドゲート
２０１からＬＯＡＤ信号「１」として出力される。その
結果、前の期間にデータ・レジスタ１５に蓄積された表
示データが出力部１６から出力され、ＬＣＤパネル１に
は液晶駆動電圧が出力される。このときＦＦ（４３）に
はＬＯＡＤ信号の反転信号が入力され、その結果ＦＦ
（４３）はリセットされる。
の動作を説明する。まず、ＳＹＮＣ’信号が「０１１」
と変化すると、ＦＦ（４２）は「０」、ＦＦ（４１）は
「１」、ＦＦ（３）は「１」の状態となり、ＦＦ（４
２）のＱ出力とＳＹＮＣ’信号の論理積がアンドゲート
２０１からＬＯＡＤ信号「１」として出力される。その
結果、前の期間にデータ・レジスタ１５に蓄積された表
示データが出力部１６から出力され、ＬＣＤパネル１に
は液晶駆動電圧が出力される。このときＦＦ（４３）に
はＬＯＡＤ信号の反転信号が入力され、その結果ＦＦ
（４３）はリセットされる。
【００３４】次いでＳＹＮＣ’信号が「０」に立ち下が
ると、初段のＸドライバのＥＩ’信号のみ「１」である
ので、このドライバのＦＦ（４３）のみがセットされ
る。次にＳＹＮＣ’信号が「１０」と変化すると、ＦＦ
（４１）は「１」、ＦＦ（３）は「０」の状態となり、
ＦＦ（４１）のＱ出力とＳＹＮＣ’信号の反転信号
「１」との論理積がアンドゲート２０２からＳＴＡＲ
Ｔ’信号「１」として出力される。
ると、初段のＸドライバのＥＩ’信号のみ「１」である
ので、このドライバのＦＦ（４３）のみがセットされ
る。次にＳＹＮＣ’信号が「１０」と変化すると、ＦＦ
（４１）は「１」、ＦＦ（３）は「０」の状態となり、
ＦＦ（４１）のＱ出力とＳＹＮＣ’信号の反転信号
「１」との論理積がアンドゲート２０２からＳＴＡＲ
Ｔ’信号「１」として出力される。
【００３５】ＳＴＡＲＴ’信号はアンドゲート２０３に
入力され、ＥＩ’信号とＦＦ（４３）のＱ出力の反転信
号との論理積とこのＳＴＡＲＴ’信号との論理積が、Ｓ
ＴＡＲＴ信号となる。
入力され、ＥＩ’信号とＦＦ（４３）のＱ出力の反転信
号との論理積とこのＳＴＡＲＴ’信号との論理積が、Ｓ
ＴＡＲＴ信号となる。
【００３６】即ち、ＳＴＡＲＴ’信号が「１」に切り替
わった時点で、ＦＦ（４３）のＱ出力は「０」、ＥＩ’
信号は初段のＸドライバのみ「１」であるので、初段の
ＸドライバのみＳＴＡＲＴ信号が「１」となり、残りの
ＸドライバではＳＴＡＲＴ信号は「０」のままとなる。
その結果初段のＸドライバでは、このＳＴＡＲＴ信号
「１」を入力されたデータ・レジスタ１５が、表示デー
タの取り込みを開始し、８０組のデータを取り込む。
わった時点で、ＦＦ（４３）のＱ出力は「０」、ＥＩ’
信号は初段のＸドライバのみ「１」であるので、初段の
ＸドライバのみＳＴＡＲＴ信号が「１」となり、残りの
ＸドライバではＳＴＡＲＴ信号は「０」のままとなる。
その結果初段のＸドライバでは、このＳＴＡＲＴ信号
「１」を入力されたデータ・レジスタ１５が、表示デー
タの取り込みを開始し、８０組のデータを取り込む。
【００３７】またＦＦ（４４）は、ＥＩ’信号とＦＦ
（４３）のＱ出力の反転信号との論理積を、ＳＴＡＲ
Ｔ’信号が「１」のときサンプリングする。初段のＸド
ライバではＥＩ’信号、ＦＦ（４３）の反転出力が共に
「１」であるので、ＦＦ（４４）のＱ出力は「１」とな
る。従って初段のＸドライバのＥＯ端子にイネーブル出
力「１」が出力される。残りのＸドライバではＥＩ’信
号が「０」であるので、イネーブル出力は「０」のまま
となる。
（４３）のＱ出力の反転信号との論理積を、ＳＴＡＲ
Ｔ’信号が「１」のときサンプリングする。初段のＸド
ライバではＥＩ’信号、ＦＦ（４３）の反転出力が共に
「１」であるので、ＦＦ（４４）のＱ出力は「１」とな
る。従って初段のＸドライバのＥＯ端子にイネーブル出
力「１」が出力される。残りのＸドライバではＥＩ’信
号が「０」であるので、イネーブル出力は「０」のまま
となる。
【００３８】尚イネーブル出力は、ＳＹＮＣ信号が「１
０」と変化した１〜２クロック後に、「１」とすること
が好ましい。即ち、このイネーブル出力は次段のＸドラ
イバがデータの取り込みを開始する際に用いられる信号
であるが、クロック信号の立ち上がりが遅い場合、例え
ば２段目のドライバＩＣのクロック入力のしきい値電圧
が１段目のＩＣよりも高いと、２段目のドライバＩＣの
動作が遅れる。この遅延の時間が、１段目のイネーブル
出力の遅延時間よりも長ければ、２段目のドライバＩＣ
は、１段目のドライバＩＣがイネーブル出力を変化させ
たクロックと同じクロックの立ち上がりで、そのイネー
ブル出力を取り込むこととなる。その結果２段目のドラ
イバＩＣが１段目のドライバＩＣの表示データの一部と
重複するデータを取り込む場合がある。これを避けるた
めには、１段目のドライバＩＣのイネーブル出力をＳＹ
ＮＣ信号の変化に対して１〜２クロック遅延させればよ
い。
０」と変化した１〜２クロック後に、「１」とすること
が好ましい。即ち、このイネーブル出力は次段のＸドラ
イバがデータの取り込みを開始する際に用いられる信号
であるが、クロック信号の立ち上がりが遅い場合、例え
ば２段目のドライバＩＣのクロック入力のしきい値電圧
が１段目のＩＣよりも高いと、２段目のドライバＩＣの
動作が遅れる。この遅延の時間が、１段目のイネーブル
出力の遅延時間よりも長ければ、２段目のドライバＩＣ
は、１段目のドライバＩＣがイネーブル出力を変化させ
たクロックと同じクロックの立ち上がりで、そのイネー
ブル出力を取り込むこととなる。その結果２段目のドラ
イバＩＣが１段目のドライバＩＣの表示データの一部と
重複するデータを取り込む場合がある。これを避けるた
めには、１段目のドライバＩＣのイネーブル出力をＳＹ
ＮＣ信号の変化に対して１〜２クロック遅延させればよ
い。
【００３９】このようにしてデータ・レジスタ１５が表
示データの取り込みを完了すると、ＳＹＮＣ’信号を
「０１０」と変化させて、初段のドライバのデータの取
り込みを停止させ、次段のドライバがデータの取り込み
を開始する制御を行う。
示データの取り込みを完了すると、ＳＹＮＣ’信号を
「０１０」と変化させて、初段のドライバのデータの取
り込みを停止させ、次段のドライバがデータの取り込み
を開始する制御を行う。
【００４０】即ち、ＳＹＮＣ信号として「０１０」が入
力されると、ＦＦ（４２）は「０」、ＦＦ（４１）は
「１」、ＦＦ（３）は「０」となる。従ってＬＯＡＤ信
号は「０」のままとなり、一方ＳＴＡＲＴ’信号は
「１」となる。このとき、初段のＸドライバにはイネー
ブル入力「１」が入力され続けるが、ＦＦ（４３）のＱ
出力が「１」であるので、アンドゲート２０３にその反
転入力がなされる結果、初段のＸドライバのＳＴＡＲＴ
信号は「０」となる。
力されると、ＦＦ（４２）は「０」、ＦＦ（４１）は
「１」、ＦＦ（３）は「０」となる。従ってＬＯＡＤ信
号は「０」のままとなり、一方ＳＴＡＲＴ’信号は
「１」となる。このとき、初段のＸドライバにはイネー
ブル入力「１」が入力され続けるが、ＦＦ（４３）のＱ
出力が「１」であるので、アンドゲート２０３にその反
転入力がなされる結果、初段のＸドライバのＳＴＡＲＴ
信号は「０」となる。
【００４１】一方２段目のＸドライバでは、ＦＦ（４
３）は「０」、ＥＩ’信号は「１」であるので、ＳＴＡ
ＲＴ信号が「１」となり、２段目のＸドライバのデータ
・レジスタ１５が表示データの取り込みを開始する。尚
３段目及び４段目のＸドライバでは、ＥＩ’信号が
「０」であるので、ＳＴＡＲＴ信号は「０」であり、デ
ータの取り込みは行われない。
３）は「０」、ＥＩ’信号は「１」であるので、ＳＴＡ
ＲＴ信号が「１」となり、２段目のＸドライバのデータ
・レジスタ１５が表示データの取り込みを開始する。尚
３段目及び４段目のＸドライバでは、ＥＩ’信号が
「０」であるので、ＳＴＡＲＴ信号は「０」であり、デ
ータの取り込みは行われない。
【００４２】またＳＴＡＲＴ’信号が「１」となった時
点で、ＦＦ（４４）がＥＩ’信号とＦＦ（４３）の反転
のアンドをサンプリングする。初段のＸドライバでは、
ＦＦ（４３）のＱ出力が「１」であるので、ＦＦ（４
４）の出力は「０」となり、イネーブル出力も「０」と
なる。一方２段目のＸドライバでは、ＦＦ（４３）のＱ
出力は「０」、ＥＩ’信号は「１」であるので、ＥＯ端
子からのイネーブル出力は「１」となる。尚３段目及び
４段目のＸドライバでは、ＥＩ’信号が「０」であるの
で、イネーブル出力は「０」である。
点で、ＦＦ（４４）がＥＩ’信号とＦＦ（４３）の反転
のアンドをサンプリングする。初段のＸドライバでは、
ＦＦ（４３）のＱ出力が「１」であるので、ＦＦ（４
４）の出力は「０」となり、イネーブル出力も「０」と
なる。一方２段目のＸドライバでは、ＦＦ（４３）のＱ
出力は「０」、ＥＩ’信号は「１」であるので、ＥＯ端
子からのイネーブル出力は「１」となる。尚３段目及び
４段目のＸドライバでは、ＥＩ’信号が「０」であるの
で、イネーブル出力は「０」である。
【００４３】また入力部１のマスク回路は、各ドライバ
のＥＯ端子出力が「１」の間だけ表示データを内部回路
に伝送する。従って図４のタイミングチャートに示すと
おり、初段のＸドライバのＥＯ端子出力は、表示データ
の１番目から８０番目の期間に一致している。
のＥＯ端子出力が「１」の間だけ表示データを内部回路
に伝送する。従って図４のタイミングチャートに示すと
おり、初段のＸドライバのＥＯ端子出力は、表示データ
の１番目から８０番目の期間に一致している。
【００４４】このようにして初段のＸドライバのデータ
の取り込みが終了するとともに２段目のＸドライバがデ
ータの取り込みを開始する。以降、同様にして３段目、
４段目のＸドライバがデータを取り込んだあと、ＬＯＡ
Ｄ信号が「１」となって、液晶駆動電圧がＬＣＤパネル
１に出力される。
の取り込みが終了するとともに２段目のＸドライバがデ
ータの取り込みを開始する。以降、同様にして３段目、
４段目のＸドライバがデータを取り込んだあと、ＬＯＡ
Ｄ信号が「１」となって、液晶駆動電圧がＬＣＤパネル
１に出力される。
【００４５】以上説明した通り、本実施例の表示装置に
おいては、イネーブルチェーン接続されたドライバＩＣ
の動作を制御するＳＴＡＲＴ信号は、入力部が表示デー
タをサンプリングするクロック信号と同期化されてい
る。従って、双方の信号の遅延時間を調節するためのマ
ージンが軽減され、クロック信号を高速化することが可
能となる。
おいては、イネーブルチェーン接続されたドライバＩＣ
の動作を制御するＳＴＡＲＴ信号は、入力部が表示デー
タをサンプリングするクロック信号と同期化されてい
る。従って、双方の信号の遅延時間を調節するためのマ
ージンが軽減され、クロック信号を高速化することが可
能となる。
【００４６】また本実施例においては、ＳＴＡＲＴ信号
とＬＯＡＤ信号は、ＳＹＮＣ信号として符号領域で多重
化されている。この符号の割当は、ＬＯＡＤ信号の後に
ＳＴＡＲＴ信号が複数回出現し、その後再びＬＯＡＤ信
号が出現することを利用したものであり、デコードの簡
単な信号を選んだ。これにより、ドライバＩＣへの入力
配線の本数を減らすことが可能となり、表示装置に占め
る駆動回路への配線の占有面積を低減することができ、
また電磁波ノイズを低減することが可能となり、一層の
高速化が可能となる。また駆動装置に入力される信号が
減少するため、複数の入力信号間のタイミングの調整が
簡便となる。
とＬＯＡＤ信号は、ＳＹＮＣ信号として符号領域で多重
化されている。この符号の割当は、ＬＯＡＤ信号の後に
ＳＴＡＲＴ信号が複数回出現し、その後再びＬＯＡＤ信
号が出現することを利用したものであり、デコードの簡
単な信号を選んだ。これにより、ドライバＩＣへの入力
配線の本数を減らすことが可能となり、表示装置に占め
る駆動回路への配線の占有面積を低減することができ、
また電磁波ノイズを低減することが可能となり、一層の
高速化が可能となる。また駆動装置に入力される信号が
減少するため、複数の入力信号間のタイミングの調整が
簡便となる。
【００４７】さらに、高速な信号である表示データとＳ
ＹＮＣ信号については、それぞれが全ドライバＩＣに共
通なバス配線からドライバＩＣに供給される。従って表
示データとＳＹＮＣ信号に対する負荷は同程度となるの
で、これらの信号間で大きく遅延時間が異なることがな
い。
ＹＮＣ信号については、それぞれが全ドライバＩＣに共
通なバス配線からドライバＩＣに供給される。従って表
示データとＳＹＮＣ信号に対する負荷は同程度となるの
で、これらの信号間で大きく遅延時間が異なることがな
い。
【００４８】尚、本発明は上記の実施例に限らず種々変
型することが可能である。例えば、ドライバＩＣの出力
端子数の合計が液晶パネルの電極本数よりも多い場合、
液晶パネル側に表示に寄与しない（パネル内部の画素と
接続されない）ダミー電極を設け、このダミー電極にド
ライバＩＣの剰余の出力端子を接続しておく方法が取ら
れる。
型することが可能である。例えば、ドライバＩＣの出力
端子数の合計が液晶パネルの電極本数よりも多い場合、
液晶パネル側に表示に寄与しない（パネル内部の画素と
接続されない）ダミー電極を設け、このダミー電極にド
ライバＩＣの剰余の出力端子を接続しておく方法が取ら
れる。
【００４９】この場合、各ドライバＩＣでそれぞれ剰余
端子が同数となるように設定し、その剰余端子をこれに
対応して設けられたパネルのダミー電極に接続する方法
が好ましい。即ち、この方法によれば入力信号に対する
負荷が個々のドライバＩＣでほぼ均等となり、ドライバ
ＩＣ相互間でのタイミングのばらつきや出力のばらつき
を軽減することが可能となる。
端子が同数となるように設定し、その剰余端子をこれに
対応して設けられたパネルのダミー電極に接続する方法
が好ましい。即ち、この方法によれば入力信号に対する
負荷が個々のドライバＩＣでほぼ均等となり、ドライバ
ＩＣ相互間でのタイミングのばらつきや出力のばらつき
を軽減することが可能となる。
【００５０】このとき、個々のドライバＩＣ毎に、剰余
端子分の表示データの取り込みを停止する必要がある
が、上記のＳＴＡＲＴ信号を適宜変更することによっ
て、表示に寄与する端子分の表示データを取り込んだ
後、次段のドライバＩＣを動作させて、そのドライバＩ
Ｃの表示に寄与する端子分のデータの取り込みを開始す
ればよい。
端子分の表示データの取り込みを停止する必要がある
が、上記のＳＴＡＲＴ信号を適宜変更することによっ
て、表示に寄与する端子分の表示データを取り込んだ
後、次段のドライバＩＣを動作させて、そのドライバＩ
Ｃの表示に寄与する端子分のデータの取り込みを開始す
ればよい。
【００５１】
【発明の効果】以上の通り本発明の駆動装置及び表示装
置によれば、ドライバＩＣのカスケード接続の制御信号
であるスタート信号とクロック信号の遅延時間のばらつ
きによるタイミングマージンの減少が軽減され、クロッ
ク信号の高速化が可能となる。従ってドライバＩＣを高
速で動作させることが可能となり、大容量表示に好適な
性能を得ることができる。
置によれば、ドライバＩＣのカスケード接続の制御信号
であるスタート信号とクロック信号の遅延時間のばらつ
きによるタイミングマージンの減少が軽減され、クロッ
ク信号の高速化が可能となる。従ってドライバＩＣを高
速で動作させることが可能となり、大容量表示に好適な
性能を得ることができる。
【図１】本発明の一実施例における表示装置のブロック
図を示す。
図を示す。
【図２】本発明の一実施例における駆動装置のブロック
図を示す。
図を示す。
【図３】図２の駆動装置の要部の回路図を示す。
【図４】本発明の一実施例における表示装置の駆動波形
のタイミングチャートを示す。
のタイミングチャートを示す。
【図５】従来の表示装置のブロック図を示す。
【図６】従来の駆動装置のブロック図を示す。
【図７】従来の表示装置の駆動波形のタイミングチャー
トを示す。
トを示す。
１…ＬＣＤパネル ２…Ｙドライバ ３，４，５，６…Ｘドライバ １１…入力部 １２…従属接続制御回路 １３…シーケンス制御回路 １４…並列化回路 １５…データ・レジスタ １６…出力部ラッチ １７…液晶駆動回路
Claims (7)
- 【請求項１】 外部からのクロック入力、イネーブル入
力及びスタート入力を含む制御信号と表示データとが入
力され、前記スタート信号と前記表示データとを前記ク
ロック信号に同期してラッチするラッチ手段を有する入
力部と、 前記イネーブル入力を前記スタート入力の切り換わりに
応じてサンプリングしスタートパルスを出力する手段
と、 前記入力部より出力された表示データを、前記スタート
パルスに基づいて取り込みを開始し、所定期間分の表示
データを順次取り込み格納するデータ保持手段と、 前記データ保持手段に格納された表示データを駆動電圧
に変換し出力する駆動部とを具備することを特徴とする
駆動装置。 - 【請求項２】 前記入力部は、前記データ保持手段のデ
ータの取り込み完了に応じてラッチ手段からの表示デー
タの出力を停止するマスク手段を備えたことを特徴とす
る請求項１記載の駆動装置。 - 【請求項３】 前記データ保持手段から出力される表示
データを所定期間ラッチした後前記駆動部に出力するラ
ッチ部を有することを特徴とする請求項１記載の駆動装
置。 - 【請求項４】 前記スタート入力は、前記制御信号のう
ちの他の入力と符号領域で多重化された状態で前記入力
部に入力されることを特徴とする請求項１記載の駆動装
置。 - 【請求項５】 前記スタート入力は、前記制御信号のう
ちの他の入力と符号領域で多重化された状態で前記入力
部に入力され、かつ該他の入力は前記ラッチ部が前記駆
動部に表示データを出力するタイミングを制御するロー
ド信号であることを特徴とする請求項４記載の駆動装
置。 - 【請求項６】 前記ロード信号は０１１と符号化され、
かつ前記スタート信号は１０と符号化された状態で入力
されることを特徴とする請求項５記載の駆動装置。 - 【請求項７】 外部からのクロック入力、イネーブル入
力及びスタート入力を含む制御信号と表示データとが入
力され、前記スタート信号と前記表示データとを前記ク
ロック信号に同期してラッチするラッチ手段を有する入
力部と、 前記イネーブル入力を前記スタート入力の切り換わりに
応じてサンプリングしスタートパルスを出力する手段
と、 前記入力部より出力された表示データを、前記スタート
パルスに基づいて取り込みを開始し、所定期間分の表示
データを順次取り込み格納するデータ保持手段と、 前記データ保持手段に格納された表示データを駆動電圧
に変換し出力する駆動部と、 前記駆動部から出力された駆動電圧を光学的信号に変換
する表示手段とを備えた表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062238A JPH08263012A (ja) | 1995-03-22 | 1995-03-22 | 駆動装置及び表示装置 |
| US08/534,590 US5801674A (en) | 1995-03-22 | 1995-09-27 | Display device and driving device therefor |
| TW085103015A TW302463B (ja) | 1995-03-22 | 1996-03-13 | |
| KR1019960008422A KR100217759B1 (ko) | 1995-03-22 | 1996-03-22 | 구동장치 및 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062238A JPH08263012A (ja) | 1995-03-22 | 1995-03-22 | 駆動装置及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263012A true JPH08263012A (ja) | 1996-10-11 |
Family
ID=13194381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062238A Pending JPH08263012A (ja) | 1995-03-22 | 1995-03-22 | 駆動装置及び表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5801674A (ja) |
| JP (1) | JPH08263012A (ja) |
| KR (1) | KR100217759B1 (ja) |
| TW (1) | TW302463B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072984A (ja) * | 2000-08-30 | 2002-03-12 | Hitachi Ltd | 液晶表示装置及び液晶表示ドライバ |
| JP2005321771A (ja) * | 2004-05-06 | 2005-11-17 | Samsung Electronics Co Ltd | コラムドライバ及びこれを有する平板表示装置 |
| JP2005331709A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| JP2011170376A (ja) * | 2011-04-15 | 2011-09-01 | Renesas Electronics Corp | 液晶表示駆動装置、液晶表示システムおよび液晶駆動用半導体集積回路装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263016A (ja) * | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| KR100272723B1 (ko) * | 1996-06-06 | 2000-11-15 | 니시무로 타이죠 | 평면표시장치 |
| JP3294114B2 (ja) * | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
| JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
| KR100266217B1 (ko) * | 1997-11-20 | 2000-09-15 | 구본준; 론 위라하디락사 | 플리커 방지용 액정표시장치 |
| JP3666318B2 (ja) * | 1999-09-27 | 2005-06-29 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ |
| JP3508837B2 (ja) * | 1999-12-10 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
| US6429858B1 (en) * | 2000-03-29 | 2002-08-06 | Koninklijke Philips Electronics N.V. | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device |
| US7088322B2 (en) * | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4190706B2 (ja) * | 2000-07-03 | 2008-12-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP2003015613A (ja) * | 2001-06-29 | 2003-01-17 | Internatl Business Mach Corp <Ibm> | 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法 |
| JP4150549B2 (ja) * | 2002-08-19 | 2008-09-17 | 船井電機株式会社 | マルチ制御システム |
| JP2004264720A (ja) * | 2003-03-04 | 2004-09-24 | Seiko Epson Corp | 表示ドライバ及び電気光学装置 |
| JP3846469B2 (ja) * | 2003-10-01 | 2006-11-15 | セイコーエプソン株式会社 | 投写型表示装置および液晶パネル |
| JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| KR20060019755A (ko) | 2004-08-30 | 2006-03-06 | 삼성에스디아이 주식회사 | 발광 표시장치와 그의 구동방법 |
| CN100446077C (zh) * | 2005-11-03 | 2008-12-24 | 友达光电股份有限公司 | 源极驱动电路及减少源极驱动电路信号转换的方法 |
| US7705841B2 (en) * | 2006-01-20 | 2010-04-27 | Novatek Microelectronics Corp. | Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals |
| TWI365435B (en) * | 2006-07-03 | 2012-06-01 | Au Optronics Corp | A driving circuit for generating a delay driving signal |
| US7965271B2 (en) * | 2007-05-23 | 2011-06-21 | Himax Technologies Limited | Liquid crystal display driving circuit and method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142398A (ja) * | 1983-12-28 | 1985-07-27 | セイコーエプソン株式会社 | ドライバｉｃ |
| US5420600A (en) * | 1989-08-31 | 1995-05-30 | Siemens Aktiengesellschaft | IC as a timed drive of a display matrix |
| JPH0740096B2 (ja) * | 1990-12-18 | 1995-05-01 | セイコーエプソン株式会社 | 駆動装置 |
| JP2677280B2 (ja) * | 1992-04-23 | 1997-11-17 | 関西日本電気株式会社 | Ｌｃｄドライバーのデータ入力回路 |
-
1995
- 1995-03-22 JP JP7062238A patent/JPH08263012A/ja active Pending
- 1995-09-27 US US08/534,590 patent/US5801674A/en not_active Expired - Fee Related
-
1996
- 1996-03-13 TW TW085103015A patent/TW302463B/zh active
- 1996-03-22 KR KR1019960008422A patent/KR100217759B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072984A (ja) * | 2000-08-30 | 2002-03-12 | Hitachi Ltd | 液晶表示装置及び液晶表示ドライバ |
| JP2005321771A (ja) * | 2004-05-06 | 2005-11-17 | Samsung Electronics Co Ltd | コラムドライバ及びこれを有する平板表示装置 |
| JP2005331709A (ja) * | 2004-05-20 | 2005-12-02 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| JP2011170376A (ja) * | 2011-04-15 | 2011-09-01 | Renesas Electronics Corp | 液晶表示駆動装置、液晶表示システムおよび液晶駆動用半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW302463B (ja) | 1997-04-11 |
| US5801674A (en) | 1998-09-01 |
| KR100217759B1 (ko) | 1999-09-01 |
| KR960035410A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08263012A (ja) | 駆動装置及び表示装置 | |
| US20090219240A1 (en) | Liquid crystal display driver device and liquid crystal display system | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| JP2003122332A (ja) | 液晶表示装置のデータ駆動装置及び方法 | |
| JP4117134B2 (ja) | 液晶表示装置 | |
| CN110912549A (zh) | 一种串并转换电路及其驱动方法、显示面板 | |
| US20070063954A1 (en) | Apparatus and method for driving a display panel | |
| JPH0643424A (ja) | ドライバー回路 | |
| JPH10260661A (ja) | 表示装置の駆動回路 | |
| JP4175058B2 (ja) | 表示駆動回路及び表示装置 | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JP3895897B2 (ja) | アクティブマトリックス型表示装置 | |
| JP2003087639A (ja) | 画像処理集積回路 | |
| US6738056B2 (en) | System and method for handling the input video stream for a display | |
| JPH1062746A (ja) | 液晶駆動方法および液晶駆動回路 | |
| JPS60160727A (ja) | 直並列変換回路およびこれを用いた表示駆動装置 | |
| JP2007279399A (ja) | 表示制御装置 | |
| JP3430504B2 (ja) | データ入力回路及び駆動装置 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| JP2708026B2 (ja) | 駆動装置 | |
| JP2003167557A (ja) | 半導体装置および液晶表示パネルドライバ装置 | |
| JP2507630B2 (ja) | 多ビッド駆動半導体集積回路 | |
| JP2001265291A (ja) | 液晶パネルの駆動回路及び画像表示装置 | |
| JP2001350452A (ja) | 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器 | |
| JP2004127509A (ja) | シフトレジスタ回路および画像表示装置 |