JPH07140930A

JPH07140930A - 表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システム

Info

Publication number: JPH07140930A
Application number: JP28632493A
Authority: JP
Inventors: Kan Shimizu; 簡清水
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-11-16
Filing date: 1993-11-16
Publication date: 1995-06-02

Abstract

(57)【要約】【構成】本発明の表示装置用コントローラによれば、
一表示ライン分のｎビット幅階調データ群を各ビット毎
に１グループとして順次出力する。【効果】本発明によれば、接続端子を各ビット毎に設
ける必要がないため、ビット幅が異なる階調データの入
力に対しても、その出力端子数を変更させる必要がな
く、これにより１品種の表示装置用コントローラを階調
数の異なる多種類の表示装置に対して共通に適用するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の表示
装置に用いられる表示装置用コントローラ、それを用い
た表示装置およびそれを用いた表示システムに関する。

【０００２】

【従来の技術】ＣＲＴ表示装置に代わる小型で軽量な平
面表示装置として、液晶表示装置やエレクトロルミネッ
センス表示装置等が注目されている。中でも、液晶表示
装置、特に最近ではアクティブマトリクス型の液晶表示
装置の研究開発が盛んに行われている。

【０００３】そこで、１６（２⁴ ）階調のカラー表示が
可能なアクティブマトリックス型の液晶表示装置を例に
とり、図６を参照して簡単に説明する。この液晶表示装
置(501) は、液晶パネル(511) と、信号電極駆動回路(5
21) 、走査電極駆動回路(551) 、図示しないが対向電極
駆動回路および液晶コントローラ(581) とによって構成
されている。

【０００４】この液晶パネル(511) は、図示しないが、
一対の電極基板間に配向膜を介して液晶材料が保持され
て構成されている。一方の電極基板は、透明なガラス基
板上に（６４０×３）本の信号電極(513) と４８０本の
走査電極(515) とがマトリックス状に設置され、各交点
部分に画素電極(517) と接続されたスイッチング素子(5
19) が設けられている。また、他方の電極基板も透明な
ガラス基板上に赤（Ｒ），緑（Ｇ），青（Ｂ）のストラ
イプ状のカラーフィルタおよび共通電極が設置されて構
成されている。従って、この液晶パネル(111) は、（６
４０×３×４８０）個の画素、赤（Ｒ），緑（Ｇ），青
（Ｂ）の３原色からなる（６４０×４８０）個の絵素を
備えている。

【０００５】この液晶コントローラ(581) には、外部か
ら赤（Ｒ），緑（Ｇ），青（Ｂ）のそれぞれ４ビット幅
階調データが図２（ｃ）に示すように各重みビット毎に
並列に入力される。液晶コントローラ(581) から信号電
極駆動回路(521) を構成する直並列変換回路(523) に
は、同様の赤（Ｒ），緑（Ｇ），青（Ｂ）それぞれの４
ビット幅階調データが各重みビット毎に並列に出力され
ると共に、信号電極駆動回路(521) を制御するシフトク
ロック信号（CK1 ）と水平スタート信号（ST1 ）とが出
力される。

【０００６】赤（Ｒ），緑（Ｇ），青（Ｂ）それぞれの
４ビット幅階調データは、（６４０×３×４）ビットの
直並列変換回路(523) によってシフトクロック信号（CK
1 ）と同期して順次直並列変換され、（６４０×３×
４）ビットのラッチ回路(525)に一時格納される。

【０００７】そして、液晶コントローラ(581) からの制
御信号（LS）に基づいて出力される一表示ライン分の４
ビット幅階調データのそれぞれは、アナログ・マルチプ
レクサにより構成されるＤ／Ａ変換回路(527) によって
予め用意された１６個の階調電圧（Ｖ0 ，Ｖ1 ，Ｖ2 ，
…，Ｖ15）の一つを選択し出力することとなる。

【０００８】

【発明が解決しようとする課題】ところで、上記した構
成の液晶コントローラ(581) によれば、赤（Ｒ），緑
（Ｇ），青（Ｂ）それぞれの４ビット幅階調データを各
重みビット毎に並列に信号電極駆動回路(521) に供給し
ていたため、４ビット幅階調データ用の液晶コントロー
ラ(581) を２５６（２⁸ ）階調表示用に構成された液晶
パネルの駆動回路に適用しようとしても、液晶コントロ
ーラ(581) の出力端子数は階調データのビット幅に依存
していたため、上位機種への適用は全く困難であった。

【０００９】また、逆に２５６（２⁸ ）階調表示用に構
成された液晶コントローラを１６（２⁴ ）階調表示用の
液晶パネルの駆動回路に適用しようとしても、やはり液
晶コントローラの出力端子数が駆動回路の入力側の端子
数に比べて多いため、不経済であるばかりでなく、その
占有面積の点からも好ましいものではなかった。

【００１０】上記した理由から、従来では階調数等の仕
様の異なる液晶パネルの駆動回路毎に個別の液晶コント
ローラを全く新たに設計し用意していたため、製造コス
ト等の点ら全く好ましいものではなかった。

【００１１】本発明は上記した課題に鑑がみ成されたも
ので、各種表示装置に対応可能な表示装置用コントロー
ラ、それを用いた表示装置およびそれを用いた表示シス
テムを提供することを目的としている。

【００１２】

【課題を解決するための手段】請求項１に記載される発
明は、外部から入力されるｎ（ｎは２以上の整数）ビッ
ト幅階調データを複数の表示ラインを備えた表示パネル
の駆動回路部に供給する表示装置用コントローラにおい
て、一前記表示ライン分の前記ｎビット幅階調データ群
を各重みビット毎に１グループとして順次出力すること
を特徴としている。

【００１３】請求項２に記載される発明は、外部から入
力される赤（Ｒ），緑（Ｇ），青（Ｂ）のそれぞれに対
応したｎビット幅階調データを複数の表示ラインを備え
た表示パネルの駆動回路部に供給する表示装置用コント
ローラにおいて、一前記表示ライン分の各色毎の前記ｎ
ビット幅階調データ群を各重みビット毎に１グループと
して順次出力することを特徴としている。

【００１４】請求項３に記載される発明は、外部から入
力されるｎ（ｎは２以上の整数）ビット幅階調データを
表示装置用コントローラを介して複数の表示ラインを備
えた表示パネルの駆動回路部に供給することにより表示
画像を表示する表示装置において、前記表示装置用コン
トローラが一前記表示ライン分の前記ｎビット幅階調デ
ータ群を各重みビット毎に１グループとして順次出力す
ることを特徴としている。

【００１５】請求項４に記載される発明は、外部から入
力される赤（Ｒ），緑（Ｇ），青（Ｂ）のそれぞれに対
応したｎビット幅階調データを複数の表示ラインを備え
た表示パネルの駆動回路部に供給することにより表示画
像を表示する表示装置において、前記表示装置用コント
ローラが一前記表示ライン分の各色毎の前記ｎビット幅
階調データ群を各重みビット毎に１グループとして順次
出力することを特徴としている。

【００１６】請求項５に記載される発明は、請求項４記
載の駆動回路部が、前記１グループの重みビット群毎に
順次直並列する直並列変換手段、前記直並列変換手段か
ら前記ビット群毎に時間的に直列に出力されるｎビット
の信号に応じてディジタル・アナログ変換するディジタ
ル・アナログ変換手段とを具備することを特徴としてい
る。

【００１７】請求項６に記載される発明は、画像データ
をｎ（ｎは２以上の整数）ビット幅階調データとなす画
像データ処理手段と、駆動回路部及び複数の表示ライン
を備えた表示パネルと、前記画像データ処理手段からの
前記ｎビット幅階調データを前記表示パネルに供給する
表示装置用コントローラとを備えた表示システムにおい
て、一前記表示ライン分の前記ｎビット幅階調データ群
を制御信号に基づいてｍ（ｍはｎよりも小さい整数）ビ
ット幅階調データ群となし、各重みビット毎に１グルー
プとして前記駆動回路部に順次出力することを特徴とし
ている。

【００１８】

【作用】本発明の表示装置用コントローラによれば、一
表示ライン分のｎビット幅階調データ群を各重みビット
毎に１グループとして順次出力するため、駆動回路部と
の接続端子を各重みビット毎に設ける必要がない。即
ち、ビット幅が異なる階調データの入力に対しても、表
示装置用コントローラの出力端子数は階調データのビッ
ト幅に依存しないため、一表示装置用コントローラを階
調データのビット幅が異なる多種類の表示装置に対して
共通に適用することができる。

【００１９】これにより、表示装置用コントローラを階
調データのビット幅に応じて個別に開発する必要がなく
なり、製造、開発コストが低減され、表示装置用コント
ローラの低廉化を達成することができる。

【００２０】また、特にこの発明の表示装置では、その
駆動回路部が各重みビット毎に順次直並列変換する直並
列変換手段、直並列変換手段から時間的に直列に出力さ
れる各重みビット毎の信号に応じてディジタル・アナロ
グ変換するディジタル・アナログ変換手段とを備えてい
る。したがって、ｎビット幅階調データは、時間的に直
列に入力される各重みビット毎に順次処理されるため、
駆動回路部を構成する直並列変換手段およびディジタル
・アナログ変換手段は従来に比べてそのメモリ数を大幅
に減らすことができる。

【００２１】更に、この発明の表示システムによれば、
一表示ライン分のｎビット幅階調データ群を制御信号に
基づいてｍ（ｍはｎよりも小さい整数）ビット幅階調デ
ータ群となし、各重みビット毎に１グループとして駆動
回路部に順次出力するため、利用者が利用者の好みに応
じて表示階調を選べると共に、転送クロック自体を遅く
することもでき、これにより消費電力を低減させること
ができる。

【００２２】

【実施例】以下、本発明の一実施例の表示システム(30
1) を例にとり図面を参照して詳細に説明する。図１
は、この表示システム(301) の概略構成図であり、ｎ
（ｎ≦８の整数）ビット幅画像データを出力するグラフ
ィック・プロセッサ(201) 、グラフィック・プロセッサ
(201) からのｎビット幅画像データを保持可能な（６４
０×８）ビットで構成されたフレームメモリ(211) 、フ
レームメモリ(211) からのｎビット幅画像データを順次
読み出し赤（Ｒ），緑（Ｇ），青（Ｂ）のそれぞれｎも
しくはｍ（ｍはｎより小さい整数）ビット幅階調データ
と成すカラー・ルックアップテーブル(221) 、グラフィ
ック・プロセッサ(201) からフレームメモリ(211) への
書き込み及びフレームメモリ(211) からカラー・ルック
アップテーブル(221) への読み出しを制御する調停回路
(231) を備えている。

【００２３】アクティブマトリックス型液晶表示装置
(1) は、液晶パネル(11)と、信号電極駆動回路(21)、走
査電極駆動回路(51)、図示しないが対向電極駆動回路お
よび液晶コントローラ(81)とによって構成されている。
液晶パネル(11)は、図示しないが、一対の電極基板間に
配向膜を介して液晶材料が保持されて構成されている。
一方の電極基板は、透明なガラス基板上に（６４０×
３）本の信号電極(13)と４８０本の走査電極(15)とがマ
トリックス状に設置され、各交点部分に画素電極(17)と
接続されたスイッチング素子(19)が設けられている。こ
のスイッチング素子(19)としては、大面積な液晶パネル
(11)を構成するのであれば非晶質シリコン（ａ−Ｓｉ）
を主体として構成された薄膜トランジスタなどが有用で
あり、また投射型等を志向するのであれば小面積に作り
込む必要性などから多結晶シリコン（ｐ−Ｓｉ）を主体
として構成された薄膜トランジスタなどが有効である。
また、図示しないが、他方の電極基板は透明なガラス基
板上に赤（Ｒ），緑（Ｇ），青（Ｂ）のストライプ状の
カラーフィルタおよびＩＴＯ（Indium Tin Oxide）から
成る共通電極が設置されて構成されている。従って、こ
の液晶パネル(11)は（６４０×３×４８０）個の表示画
素、赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色から成る
（６４０×４８０）個の表示絵素を備えている。

【００２４】以上のようにして構成される表示システム
(301) において、グラフィック・プロセッサ(201) から
出力される８ビット幅画像データに基づいて２５６（２
⁸ ）階調のフルカラー表示を行う場合について説明す
る。

【００２５】グラフィック・プロセッサ(201) から出力
される８ビット幅画像データは、フレームメモリ(211)
に保持された後、カラー・ルックアップテーブル(221)
に順次出力され、このカラー・ルックアップテーブル(2
21) からは図２（ａ）に示すような赤（Ｒ），緑
（Ｇ），青（Ｂ）のそれぞれ各画素毎に各重みビットが
並列な８ビット幅階調データが液晶コントローラ(81)に
出力される。

【００２６】この液晶コントローラ(81)は、例えば、図
３（ａ）に示すように、（６４０×３×８）ビットの第
１メモリ(83a) 、（６４０×３×８）ビットの第２メモ
リ(83b) 、第１メモリ(83a) と第２メモリ(83b) とに選
択的に入力を制御する選択入力回路(85)、第１メモリ(8
3a) と第２メモリ(83b) とから選択的に出力を得る選択
出力回路(87)、選択入力回路(85)及び選択出力回路(87)
を制御する制御回路(89)とを備えて構成されている。

【００２７】したがって、この液晶コントローラ(81)
は、図２（ａ）に示すような各画素毎で各重みビットで
並列に入力される一表示ライン分の８ビット幅階調デー
タ群を選択入力回路(85)の信号に基づいて第１メモリ(8
3a) に書き込み、選択出力回路(87)の信号に基づいて一
表示ライン分の８ビット幅階調データ群を図２（ｂ）に
示すように各重みビット毎に１グループとして順次読み
出す。また、この間、第２メモリ(83b) には、次の一表
示ライン分の８ビット幅階調データ群が選択入力回路(8
5)の信号に基づいて書き込まれる。

【００２８】このようにして、液晶コントローラ(81)か
ら重みビット毎に時分割で出力された８ビット幅階調デ
ータ群は、図１に示す信号電極駆動回路(21)の（６４０
×３）ビットで構成された直並列変換回路(23)に入力さ
れる。

【００２９】赤（Ｒ），緑（Ｇ），青（Ｂ）それぞれの
８ビット幅階調データは、液晶コントローラ(81)からの
シフトクロック信号（CK1'）と水平スタート信号（ST
1'）とによって重みビット毎に直並列変換回路(23)によ
って直並列変換され、まず（６４０×３）ビットで構成
されたラッチ回路(25)に第１ビット目の階調データが一
時格納される。

【００３０】そして、この第１ビット目の階調データ
は、液晶コントローラ(81)からの制御信号（LS）に基づ
いてＤ／Ａ変換回路(27)に出力される。このＤ／Ａ変換
回路(27)は、例えば図４に示すような複数のコンデンサ
及びスイッチから成る電荷分配型で構成されており、以
下にこのＤ／Ａ変換回路(27)の動作手順を簡単に説明す
る。まず、第３スイッチ（Ｓ３）を閉じて第２コンデン
サ（Ｃ２）を放電する。次に、第２スイッチ（Ｓ２）を
端子Ａ２側に接続し、階調電圧（Ｖref ）に第１ビット
目の階調データに相当する電圧が入力される。このよう
にして、例えば第１ビット目の階調データが｛１｝の場
合は、第１スイッチ（Ｓ１）を端子Ａ１側に接続して第
１ビット目の階調データに対応する階調電圧（Ｖref ）
が入力される。

【００３１】次に、第３スイッチ（Ｓ３）を開放した
後、第２スイッチ（Ｓ２）を端子Ｂ２側に接続すること
により、第１コンデンサ（Ｃ１）に対して２倍の容量
（Ｃ２＝２・Ｃ１）で構成された第２コンデンサ（Ｃ
２）に半分の電圧が保持される。

【００３２】このような動作を第８ビット目の階調デー
タまで順次繰り返すことにより、１表示画素に対応する
８ビット幅階調データがアナログ階調電圧（Ｖｓ）にＤ
／Ａ変換される。

【００３３】この階調電圧（Ｖref ）は、第１ビット目
の階調データに相当する期間から第８ビット目の階調デ
ータに相当する期間まで、例えば図５に示すように、そ
の比率がＶ1 ：Ｖ2 ：Ｖ3 ：Ｖ4 ：Ｖ5 ：Ｖ6 ：Ｖ7 ：
Ｖ8 ＝１：２：４：８：１６：３２：６４：１２８と段
階的に大きくなる構成とすることにより、２５６（２8
）階調を実現することができる。尚、この実施例にお
ける階調電圧（Ｖref ）の比率を、第１ビット目の階調
データに相当する期間から第８ビット目の階調データに
相当する期間まで順次大きくしたが、これは転送される
階調データの重みビット順に依存するものであって、こ
れに限定されるものではない。また、ここでは階調電圧
（Ｖref ）として１表示ライン分毎に基準電圧に対して
極性が反転する電圧とすることにより、フリッカが低減
される１ライン反転駆動の場合を示しているが、これに
限るものではなく、１垂直走査期間毎に基準電圧に対し
て極性が反転する電圧としても良い。

【００３４】また、コンデンサ及びスイッチで構成され
るＤ／Ａ変換回路(27)については、上記した実施例に限
定されるものではなく、階調データを構成する各ビット
毎の信号を時間的に直列に入力することによりＤ／Ａ変
換するものであれば良く、例えばIEEE TRANS.CIRCUIT
＆ SYST..VOL.CAS-33.No7 P.721-4 JULY 1986 等にも記
載されている。

【００３５】このようにしてＤ／Ａ変換された階調電圧
（Ｖｓ）は、サンプルホールド回路(29)に一度保持され
た後に各信号電極(13)に供給される。以上のように、こ
の実施例の表示システム(301) によれば、グラフィック
・プロセッサ(201) から出力される８ビット幅画像デー
タに基づいて２５６（２⁸ ）階調の画像表示を実現する
ことができる。

【００３６】上述したように、この実施例の液晶コント
ローラ(81)によれば、一表示ライン分の８ビット階調デ
ータ群が各重みビット毎に１グループとして順次出力さ
れるため、信号電極駆動回路(21)との接続端子はビット
幅に依存することがなく、したがって各重みビット毎に
設ける必要がない。このため、例えばグラフィック・プ
ロセッサから出力される４ビット幅画像データに基づい
て１６（２⁴ ）階調の画像表示を行う表示システムにこ
の液晶コントローラ(81)を適用しても、信号電極駆動回
路に対して液晶コントローラ(81)の接続端子が余ること
がく、その占有面積上も、またコスト上も有効である。
また、これにより液晶コントローラを品種毎に個別に開
発する必要がなくなり、製造、開発コストが低減され、
装置の低廉化を達成することができる。

【００３７】また、この実施例によれば、液晶コントロ
ーラ(81)および電荷分配型のＤ／Ａ変換回路を備えた信
号電極駆動回路(21)とを旨く組み合わせ、第１ビット目
から順次処理を行うため、信号電極駆動回路(21)のメモ
リ数を８ビット階調データであれば従来に比べて１／８
に低減させることができる。

【００３８】尚、この実施例では、階調電圧（Ｖｓ）は
ガンマ補正等の補正が成されていない場合を示したが、
ガンマ補正等を行う場合は、例えばＤ／Ａ変換回路(27)
からのアナログ階調電圧（Ｖｓ）を補正するように構成
すると良い。

【００３９】次に、この実施例の表示システム(301) に
おいて、グラフィック・プロセッサ( 201)から出力され
る４ビット幅画像データに基づいて１６（２⁴ ）階調の
カラー画像表示を行う場合について説明する。

【００４０】グラフィック・プロセッサ(201) から出力
される４ビット幅画像データは、フレームメモリ(211)
に保持された後、カラー・ルックアップテーブル(221)
に順次出力され、このカラー・ルックアップテーブル(2
21) からは図２（ｃ）に示すような赤（Ｒ），緑
（Ｇ），青（Ｂ）のそれぞれ各重みビット毎に並列な４
ビット幅階調データが液晶コントローラ(81)に出力され
る。

【００４１】この液晶コントローラ(81)は、図２（ｃ）
に示す各重みビット毎に並列に入力される一表示ライン
分の４ビット幅階調データ群を選択入力回路(85)の信号
に基づいて第１メモリ(83a) に書き込み、選択出力回路
(87)の信号に基づいて一表示ライン分の４ビット幅階調
データ群を図２（ｄ）に示すように各重みビット毎に１
グループとして順次読み出す。また、この間、第２メモ
リ(83b) には、次の一表示ライン分の４ビット幅階調デ
ータ群が選択入力回路(85)の信号に基づいて書き込まれ
る。

【００４２】このようにして、液晶コントローラ(81)か
ら重みビット毎に時分割で出力された４ビット幅階調デ
ータ群は、図１に示す信号電極駆動回路(21)の（６４０
×３）ビットで構成された直並列変換回路(23)に入力さ
れる。

【００４３】赤（Ｒ），緑（Ｇ），青（Ｂ）それぞれの
４ビット幅階調データは、液晶コントローラ(81)からの
シフトクロック信号（CK1'）と水平スタート信号（ST
1'）とによって重みビット毎に直並列変換回路(23)によ
って直並列変換され、まず（６４０×３）ビットで構成
されたラッチ回路(25)に第１ビット目の階調データが一
時格納される。

【００４４】そして、この第１ビット目の階調データ
は、液晶コントローラ(81)からの制御信号（LS）に基づ
いてＤ／Ａ変換回路(27)に出力される。第１ビット目の
階調データから第４ビット目の階調データまでを順次Ｄ
／Ａ変換回路(27)に入力することにより上記したと同様
にＤ／Ａ変換が成され階調電圧（Ｖｓ）を出力する。
尚、この場合は、階調電圧（Ｖref ）としては、上述し
た階調電圧（Ｖref ）の第５ビット目〜第８ビット目ま
でのそれぞれの電圧に対して（255/256 ）／（15/16）
倍の補正を行って用いると良い。

【００４５】以上のように、この表示システム(301) に
よれば、特に信号電極駆動回路(21)が電荷分配型のＤ／
Ａ変換回路を備えて構成され、第１ビット目から順次処
理を行うため、入力される階調電圧（Ｖref ）を適宜変
更する程度で種々のビット幅の階調データの入力に対処
することができる。従って、階調データのビット幅に依
存して信号電極駆動回路(21)も個別に開発する必要がな
い。

【００４６】尚、この実施例では、ｎビット幅階調デー
タの転送のため液晶コントローラ(81)と信号電極駆動回
路(21)とを接続する接続端子数は赤（Ｒ），緑（Ｇ），
青（Ｂ）用の３端子としたが、ビット幅の増大に伴いデ
ータ転送速度が不足する場合は、適宜並列化しても良
い。

【００４７】更に、この実施例の表示システム(301) に
おいて特徴的なことは、従来の構成であれば、８ビット
幅対応で構成された液晶表示装置を４ビット幅階調デー
タに基づいて駆動させた場合でも、液晶コントローラか
ら信号電極駆動回路には各重みビット毎に並列に階調デ
ータが転送されるため、転送クロック数自体は各色毎に
それぞれ依然として４個必要であり、このため消費電力
を十分に低減させることは困難であった。これに対し
て、この実施例によれば転送される各重みビット群は８
ビット幅の場合に比べて４ビット幅の場合は、図２
（ｂ）および（ｄ）との対比からも理解できるように１
グループの各重みビット当たりの転送時間が十分に長く
とれる。このため、階調データが８ビット幅の場合に比
べて４ビット幅の場合は、転送クロック自体を十分に遅
くすることかでき、これにより消費電力を低減させるこ
とができる。

【００４８】上記した実施例では、液晶コントローラ(8
1)にはカラー・ルックアップテーブル(221) から従来と
同様にｎビット幅階調データが赤（Ｒ），緑（Ｇ），青
（Ｂ）それぞれの各重みビット毎に並列に入力される場
合を示したが、液晶コントローラ(81)への階調データの
入力形態から、図２（ｂ），（ｄ）に示す一表示ライン
分の階調データ群を各ビット毎に１グループとして順次
入力する形態としても良いこうは言うまでもない。

【００４９】これにより、液晶コントローラ(81)を例え
ば図３（ｂ）のように構成することができ、階調データ
の入力端子数および出力端子数は、階調データのビット
幅に依存することなく、例えば赤（Ｒ），緑（Ｇ），青
（Ｂ）のそれぞれ３端子とすることができる。従って、
表示階調数の異なる各種液晶パネルに対して液晶コント
ローラを共通に利用することができるため、液晶コント
ローラの汎用性は一層拡大される。また、このような構
成とすることにより、液晶コントローラ(81)には図３
（ａ）に示すメモリ(83a),(83b) 等が不要となり、一層
安価に構成することができる。

【００５０】また、この実施例の表示システム(301) に
よれば、例えば写真などを表示する場合には階調データ
幅を８ビット幅として２５６階調の表示を、ワードプロ
セッサ等として用いる場合は階調データ幅を４ビット幅
として１６階調の表示をそれぞれ使い分けることによ
り、転送クロックを遅くし低消費電力化を達成すること
ができる。

【００５１】即ち、図３（ａ）に示す液晶コントローラ
(81)へ入力されるカラー・ルックアップテーブル(221)
からの８ビット幅階調データは、上述した通り第１メモ
リ(83a) 、第２メモリ(83b) に保持される。ところで、
液晶コントローラ(81)を構成する選択制御回路(89)は、
外部からの選択信号（SE）に基づいて、選択出力回路(8
7)からの出力が２，４，６等の各種階調幅データに間引
き出力されるよう構成されている。

【００５２】例えば、ワードプロセッサを４ビット幅階
調データに基づき１６階調の画像表示で表現する場合、
選択制御回路(89)に入力される選択信号（SE）に基づい
て、入力される８ビット幅階調データは４ビット幅階調
データにデータ間引きされ、各重みビット毎に１グルー
プとして順次出力される。

【００５３】したがって、８ビット幅階調データを出力
する場合に比べて転送クロック自体を遅くすることかで
き、これにより消費電力を低減させることができる。こ
のようにして表示システム(301) を構成することによ
り、液晶コントローラ(81)へ入力される階調データのビ
ット幅がその利用者によって適宜選択可能となり、これ
により例えば利用者が利用者の好みに応じて、また消費
電力を考慮して階調数の選択も可能となる。

【００５４】この場合も、液晶コントローラ(81)への階
調データの入力形態を、図２（ｂ），（ｄ）に示す一表
示ライン分の階調データ群を各ビット毎に１グループと
して順次入力する形態としても良いこうは言うまでもな
い。

【００５５】また、ここでは液晶コントローラ(81)によ
って階調データのデータ間引きを行ったが、グラフィッ
ク・コントローラ(201) 、フレームメモリ(211) あるい
はカラー・ルックアップテーブル(221) からの読み出し
時点でデータ間引きを行っても良く、これにより一層の
低消費電力化が達成される。

【００５６】

【発明の効果】本発明の表示装置用コントローラによれ
ば、一表示ライン分のｎビット階調データ群を各ビット
毎に１グループとして順次出力するため、接続端子を各
ビット毎に設ける必要がない。このため、ビット幅が異
なる階調データの入力に対しても、その出力端子数を変
更させる必要がなく、これにより１品種の表示装置用コ
ントローラを階調数の異なる多種類の表示装置に対して
共通に適用することができる。これにより、表示装置用
コントローラを階調データのビット幅に応じて個別に開
発する必要がなくなり、製造、開発コストが低減され、
表示装置用コントローラの低廉化を達成することができ
る。

【００５７】また、特にこの発明の表示装置によれば、
その特有の構成により、ビット群毎に時間的に直列に入
力される階調データを順次処理することができるため、
駆動回路部を構成する直並列変換手段およびディジタル
・アナログ変換手段のメモリ数を従来に比べて大幅に減
らすことができる。従って、この発明の表示装置によれ
ば、装置の一層の小型化および低廉価を達成することが
できる。

【００５８】更に、この表示システムによれば、一表示
ライン分のｎビット幅階調データ群を制御信号に基づい
てｍ（ｍはｎよりも小さい整数）ビット幅階調データ群
となし、各重みビット毎に１グループとして駆動回路部
に順次出力するため、利用者が利用者の好みに応じて表
示階調を選べると共に、転送クロック自体を遅くするこ
ともでき、これにより消費電力を低減させることができ
る。

【図面の簡単な説明】

【図１】図１は本発明の一実施例の表示システムの概略
構成図である。

【図２】図２は液晶コントローラへの階調信号の入力・
出力形態を示す図である。

【図３】図３は図１における液晶コントローラの概略構
成図である。

【図４】図４は図１における液晶表示装置のＤ／Ａ変換
回路の概略構成図である。

【図５】図５は図１における液晶表示装置の階調電圧
（Ｖref ）の一例である。

【図６】図６は従来の液晶表示装置の概略構成図であ
る。

【符号の説明】

(1) …液晶表示装置 (11)…液晶パネル (21)…信号電極駆動回路 (25)…ラッチ回路 (81)…液晶コントローラ (201) …グラフィック・コントローラ (301) …表示システム

Claims

【特許請求の範囲】

【請求項１】外部から入力されるｎ（ｎは２以上の整
数）ビット幅階調データを複数の表示ラインを備えた表
示パネルの駆動回路部に供給する表示装置用コントロー
ラにおいて、一前記表示ライン分の前記ｎビット幅階調データ群を各
重みビット毎に１グループとして順次出力することを特
徴とした表示装置用コントローラ。
【請求項２】外部から入力される赤（Ｒ），緑
（Ｇ），青（Ｂ）のそれぞれに対応したｎビット幅階調
データを複数の表示ラインを備えた表示パネルの駆動回
路部に供給する表示装置用コントローラにおいて、一前記表示ライン分の各色毎の前記ｎビット幅階調デー
タ群を各重みビット毎に１グループとして順次出力する
ことを特徴とした表示装置用コントローラ。
【請求項３】外部から入力されるｎ（ｎは２以上の整
数）ビット幅階調データを表示装置用コントローラを介
して複数の表示ラインを備えた表示パネルの駆動回路部
に供給することにより表示画像を表示する表示装置にお
いて、前記表示装置用コントローラが一前記表示ライン分の前
記ｎビット幅階調データ群を各重みビット毎に１グルー
プとして順次出力することを特徴とした表示装置。
【請求項４】外部から入力される赤（Ｒ），緑
（Ｇ），青（Ｂ）のそれぞれに対応したｎビット幅階調
データを複数の表示ラインを備えた表示パネルの駆動回
路部に供給することにより表示画像を表示する表示装置
において、前記表示装置用コントローラが一前記表示ライン分の各
色毎の前記ｎビット幅階調データ群を各重みビット毎に
１グループとして順次出力することを特徴とした表示装
置。
【請求項５】請求項４記載の駆動回路部が、前記１グ
ループの重みビット群毎に順次直並列する直並列変換手
段、前記直並列変換手段から前記ビット群毎に時間的に
直列に出力されるｎビットの信号に応じてディジタル・
アナログ変換するディジタル・アナログ変換手段とを具
備することを特徴とした表示装置。
【請求項６】画像データをｎ（ｎは２以上の整数）ビ
ット幅階調データとなす画像データ処理手段と、駆動回
路部及び複数の表示ラインを備えた表示パネルと、前記
画像データ処理手段からの前記ｎビット幅階調データを
前記表示パネルに供給する表示装置用コントローラとを
備えた表示システムにおいて、一前記表示ライン分の前記ｎビット幅階調データ群を制
御信号に基づいてｍ（ｍはｎよりも小さい整数）ビット
幅階調データ群となし、各重みビット毎に１グループと
して前記駆動回路部に順次出力することを特徴とした表
示システム。