JP2004508592A - マトリクス表示装置 - Google Patents
マトリクス表示装置 Download PDFInfo
- Publication number
- JP2004508592A JP2004508592A JP2002525629A JP2002525629A JP2004508592A JP 2004508592 A JP2004508592 A JP 2004508592A JP 2002525629 A JP2002525629 A JP 2002525629A JP 2002525629 A JP2002525629 A JP 2002525629A JP 2004508592 A JP2004508592 A JP 2004508592A
- Authority
- JP
- Japan
- Prior art keywords
- column
- display device
- digital
- row
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 65
- 238000007599 discharging Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 30
- 239000004020 conductor Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000002463 transducing effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【発明の属する技術分野】
本発明は、画像素子の行を選択するための選択電極と、データを供給するための列電極との交差部に画像素子のマトリクスを有し、駆動手段を更に有し、この駆動手段を介して前記画像素子に選択信号及びデータ信号が供給され、マルチビットデジタルデータ信号を変換する電荷再分配デジタル−アナログ変換手段を有し、この電荷再分配デジタル−アナログ変換手段が少なくとも1つの変換スイッチを有するマトリクス表示装置に関する。
【0002】
【従来の技術】
上述した種類のマトリクス表示装置、より具体的には液晶マトリクス表示装置は、米国特許第5,448,258号公報に記載されている。この公報の開示内容は、参照することによって本明細書に組み込まれたものとする。上記表示装置は、列駆動回路により列アドレス導体を介して画像素子に供給されるデータ信号がアナログ電圧信号を有している従来のマトリクス表示装置よりも優れた幾つかの利点を有しており、これは、特に、ディスプレイに供給されるビデオ信号がデジタル信号である場合の利点である。列アドレス導体に加える前にデジタル画像情報信号をアナログ(振幅変調する)信号に変換する必要がなくなる。上記列駆動回路は、単にデジタル回路を用いることにより容易に実現されることが可能であり、これにより、当該回路は、かなり高速で動作することができるようになると共に、薄膜トランジスタ(TFT)を用いた表示パネルの基板上に便利に集積されることが可能になる。上記画像素子のスイッチングトランジスタは、一方導電型のTFTを有しており、駆動回路に用いられるTFTと同じ種類のものであり、それらと同時に製造され得る。
【0003】
【発明が解決しようとする課題】
電荷再分配デジタル−アナログ変換は、上記画像素子のキャパシタ素子を用いて直列形式で行われる。キャパシタ素子は、一例では、表示素子を2つのディスクリート部品に分割することにより得られるサブ素子によって構成される。この電荷再分配素子は、関連する列導体に存在する直列マルチビットデータ信号の第1のビットに従うキャパシタ素子の第1のものを充電するように、スイッチング信号により2つのTFTのうち第1のTFTをオンにすることによって、画像素子アドレス期間内に動作する。上記第1のTFTはスイッチング信号を除去することによりオフ状態にされ、他のスイッチング信号により第2のTFTがオン状態にされ、その結果、1つのキャパシタ素子の電荷が、2つのキャパシタ素子の間において共有される。この(第2の)TFTは、そののちオフ状態にされ、列導体の直列マルチビットデータ信号の第2のビットに従う1つのキャパシタ素子を充電するように、上記第1のTFTが再度オン状態にされ、そののち、2つのキャパシタ素子間の電荷の共有を再度可能にするように、第1のTFTがオフ状態にされ、上記第2のTFTがオン状態にされる。全てのビットに関して同様にこのサイクルが繰り返され、第2のTFTの最後の動作後、マルチビットデータ信号に従うキャパシタ素子に電圧レベルが得られる。TFT(スイッチ)は、選択のためとデジタル−アナログ変換をもたらすための両方に用いられる。しかしながら、キャパシタを備えていると、開口率が低くなってしまう。キャパシタが表示素子を2つのサブ素子に分割することにより得られる場合にも、1画像素子に付き2つのTFTが常に必要とされるので、このことは当てはまる。
【0004】
本発明の目的は、冒頭の段落において説明した種類の改善されたマトリクス表示装置を提供することにある。
【0005】
本発明の他の目的は、上述した制限及びそれにより生じる問題を、少なくともある程度克服することができる、冒頭の段落において説明した種類の改善されたマトリクス表示装置を提供することにある。
【0006】
【課題を解決するための手段】
本発明によれば、冒頭の段落において述べた種類のマトリクス表示装置が、デジタル−アナログ変換手段のデジタル−アナログ変換部が少なくとも列電極のキャパシタンスを有することを特徴としている。上記列電極のキャパシタンスは種々の方式で用いられ得る。例えば、上記サブ電極により占有される領域に基づくデジタル−アナログ変換部を得るために、上記列電極がサブ電極に細分され得る。一方、直列の電荷再分配がもたらされ得る。
【0007】
本発明は、いくつかの利点を提供する。必要な行アドレス導体の数は、画像素子の行当たり1であり、同じままである。画像素子当たり2つのTFTではなく、各列電極のための(デジタル−アナログ変換部の種類に依存する、2つ又はそれ以上の)いくつかのTFTを犠牲にしても1つのTFTがより大きな開口率をもたらすのに十分であるので、表示素子当たりのTFTの数が約50%に減少する。上記デジタル−アナログ変換部は、もはや表示素子の分割されたキャパシタ又はキャパシタンスには依存しないので、設計の大きな自由度が得られる。
【0008】
本発明の他の利点であり、重要である利点は、本発明は米国特許第5,448,258号公報の表示装置に関して見出される動作の制限を克服することである。上記既知の装置では、画像素子の各行が2つの行アドレス導体により動作し、各行アドレス導体は画像素子の2つの隣接する行により用いられるので、両方のキャパシタ素子がディスプレイのサブ素子を有するとき、垂直走査方向は、意図されたディスプレイをくずす(corrupt)ことなしには逆になり得ない。画像素子のアレイが上部から下部にではなく、下部から上部に駆動されるべきである場合、ある行の画像素子がアドレスされる際に当該行は終了しているので、上記行の画像素子の変換回路の入力TFTは、変換プロセス後にオン状態にされ、蓄積された電圧が変化する。一方、本発明の表示装置では、画像素子の各行が、対応する行アドレス導体を介して駆動され、垂直走査方向が容易に逆になる。この特性は、幾らかのアプリケーションに有効である。例えば、床に設置することも、向きを反転させて天井に設置することもできるように設計されているマトリクス表示装置を用いる投影表示システムが、知られている。垂直走査が容易に反転し得るので、上記表示装置は、このようなアプリケーションに用いて好適である。同様の要求は、ディスプレイがダッシュボードの上側又は下側に取り付けられる必要のあるカーナビゲーションシステムにおいても見出される。
【0009】
好ましい態様では、各列電極が、変換スイッチにより相互接続可能である少なくとも2つのサブ電極を有している。例えば、各列電極が、変換スイッチによって互いに相互接続可能な幾つかの部分に分割され、各部分は、(例えば、4:2:1の比の)独自の容量値を持っている。列電極の一端にバイナリデータを順次供給することにより、グレー値を表すある量の電荷がもたらされる一方で、他端は固定された電圧値を持つ。実際のグレー値は、データビット数及び互いに相互接続された電極の部分の数に依存する。列電極のキャパシタ素子を用いて直列方式で電荷再分配デジタル−アナログ変換が行われた後、対応するグレー値を画像素子に転送するために、行電極が活性化される。
【0010】
直列デジタル−アナログ変換に基づく他の態様は、少なくとも2つの列電極が変換スイッチにより相互接続可能である一方で、分離したサブ行電極が、各列電極に関連する画像素子を選択する。
【0011】
更に他の態様では、デジタル−アナログ変換手段のデジタル−アナログ変換が、行の選択の間に活性化される変換スイッチの数により決定される。上記デジタル−アナログ変換手段は、変換スイッチにより共通の場所に相互接続可能な複数のキャパシタを有している。上記共通の場所と列電極との間に選択スイッチが存在する一方で、他のスイッチ素子が上記共通の場所を基準電極に接続する。各キャパシタの比が、デジタル−アナログ変換を規定する。
【0012】
一方、異なる幅の列サブ電極がデジタル−アナログ変換を決定することも可能である。この場合、変換スイッチは各サブ電極と共通の場所との間に存在する一方で、他のスイッチ素子が共通の場所を基準電位に接続する。
【0013】
本発明に係るマトリクス表示装置の実施態様を、添付の図面を参照して、例として説明する。
【0014】
【発明の実施の形態】
図1を参照すると、マトリクス表示装置は、表示パネル10に形成された画像素子12の行及び列のアレイを有する液晶表示装置を備えている。画像素子12は、第1及び第2の(ガラス)基板1,2の対向面にそれぞれ保持され、離間している電極により形成された液晶表示素子を有している(図2参照)。上記第1の基板と第2の基板との間には、ねじれネマティック液晶材料3を伴っている。上記第1の基板上の画像素子電極は、アレイの全ての表示素子に共通の電極層4のそれぞれの部分を有しており、上記表示素子の他の電極は、第2の基板2にアドレス回路と共に保持された(図2には図示しない)個々の電極層を有している。画像素子12はスイッチングTFT16を有しており、このスイッチングTFTは、(1行ないしr行の)行導体18のセットと、行駆動回路21及び列駆動回路25を有する周辺駆動装置から画像素子を駆動する駆動信号が供給される、上記第2の基板に保持された(1列ないしc列の)列導体19とに接続されている。上記行駆動回路21及び列駆動回路25は、共に、デジタル駆動回路を有しており、表示パネル10上に集積されている。行駆動回路は、スイッチング波形信号を各行導体に供給することにより、行導体を介して各フィールドにおいて画像素子の各行を順次走査するように動作可能である。この動作は、連続するフィールドに対して繰り返され、入力信号24が与えられるタイミング及び制御回路23から供給されるタイミング信号により制御される。入力信号は、アナログビデオ(画像)信号又はデジタルビデオ(画像)信号、例えば、TV信号又はコンピュータビデオ信号のいずれか一方であり得る。制御信号及びデータ信号は、制御回路23と行駆動回路21及び列駆動回路25との間において、バス26,27を伝わってやりとりされ、他の制御ライン28,29は、TFTトランジスタ31として実現される伝達ゲート(変換スイッチ)31を制御する。列駆動回路は、(アナログ入力が使用される場合にはADコンバータを介して)デジタルビデオデータを供給され、各行の走査と同期して行の各画像素子に対して適切に並列に、直列マルチビットデジタルの形式のデータ信号を列導体19のセットに供給するように動作する。列駆動回路に供給されたデジタル信号は多重分離され、(ビデオ)情報の完全なラインからのサンプルは、画像素子の関連する列に対して適切に、回路25のラッチ回路に蓄積される。従来のディスプレイにおけるように、ビデオ情報のラインが、列駆動回路25によりサンプリングされ、選択された行の画像素子12に列導体を介して順次書込まれて、画像素子への(ビデオ)情報の書込みが1行毎に行われ、選択された行のアイデンティティは、列駆動回路21により決定される。しかしながら、従来のディスプレイとは異なり、列駆動回路により表示素子のために列導体に供給されるビデオ情報は、アナログ(振幅変調された)形式ではなく、直列マルチビットデジタル形式である。
【0015】
上記列導体は容量を持っており、この容量は該列導体(列電極19)の長さに沿って分配される。各列容量は、ディスプレイ内部に、列電極と他の電極との間の容量を有している。図2は、列電極19のうちの1つが行導体、すなわち行電極18と交差する場所における上記マトリクスディスプレイの断面を模式的に表すものである。列容量は、誘電体層20により分離された列電極と行電極との間の容量、列電極とディスプレイの共通電極4との間の容量(この場合、液体層3が誘電体層を形成する。)、薄膜トランジスタのソースのソース−ゲート容量、及び列電極と画像電極との間の容量を含んでいる可能性がある。アクティブマトリクスディスプレイは規則的な構造を有しているので、列容量は列電極に沿って均一に分配される。
【0016】
本発明の第1の実施態様によれば、図3から分かるように、列電極19は、(この例では2つの)サブ電極19a,19bを有しており、これらサブ電極は、変換スイッチ(薄膜トランジスタ)32により相互接続可能である。
【0017】
各列電極は、この例では2つの部分に分割されている。これらの部分は、ほぼ等しい長さを有しており、その結果、ほぼ等しいキャパシタにより表され得る。列電極の両端には、他の変換スイッチングデバイス31が設けられている。上記スイッチングデバイスの一方は、(図3では出力増幅器33により模式的に示されている)列駆動回路25から列電極の上側半分へのデジタルデータの伝達を可能にするように設けられている。他方のスイッチングデバイス31は、列電極の下側半分が所定の電位に接続されることを可能にする。変換プロセスは、3つの変換スイッチ信号A,B,Cにより制御され、ある列の2つの画素をアドレスするアドレス信号のシーケンスが図4に示されている。スイッチングデバイスは、当該デバイスのゲート端子に加えられるスイッチング信号がハイの状態である場合にオン状態にされるn型TFTの形態をとっている。代替として、p型トランジスタ又はCMOS伝達ゲートが用いられ得る。制御信号は、通常、ディスプレイの全ての列に共通であるが、必ずしも共通であるとは限らない。
【0018】
図4に示したように、アドレスは、変換されるべきデジタルデータの最下位ビットの状態を表す電圧を列電極に加えることにより列駆動回路25で始まり、同時に、変換スイッチングデバイス31A,31Cが、対応するTFTをオンにするためにハイの状態になる。上記デジタルデータの最下位ビットに対応する電荷は、列導体の上側半分に転送され、列導体の下側半分は、当該列電極の下側半分をリセットするために、所定の電圧、例えばアース電位に充電される。そののち、信号A及び信号Cにより制御されるTFTはオフ状態にされ、信号Bにより制御されるTFTがオン状態にされる。列容量の上側半分と下側半分との間において、電荷の共有が起こり、各キャパシタの電圧が等しくなる。そののち、制御信号Bは、ローレベルに戻って関連するトランジスタをオフし、列駆動回路25の出力増幅器33においてデジタルデータの次のビットを表す電圧が生成され、制御信号Aがハイになって、この第2のビットが列電極の上側半分に転送されることを可能にする。そののち、制御信号Aはローレベルに戻り、制御信号Bがハイになり、列容量の2成分間において電荷の共有が行われることを可能にする。このプロセスは、デジタルデータの各ビットに関して順次繰り返される(この例では4ビットの変換)。最後の変換に関して信号Bがハイになると、最後の電荷の共有が終了し、これは、列電極の上側半分と下側半分の両方に存在する変換された電圧をもたらす。この時点において、上記変換された電圧をTFT16を介して表示素子に転送するために、適切な行電極が選択電圧レベルになる。
【0019】
図5は、D/Aコンバータに用いられるキャパシタを形成するために列電極19を分割する他の方法を示している。この分割は、重み付けされたバイナリ値を伴うセットアップキャパシタをもたらす。列電極の区間の長さは、列電極の下方ほど増大するように図示されているが、列駆動回路により供給されるデータのビットの順序が列の区間の順序と一致している限り、この特定の配列である必要はない。この例では、4ビットのデータ変換を与えるために、4つの分離したキャパシタが形成されている。変換スイッチングデバイス32は、列電極と列駆動回路の出力増幅器33との間に接続された他の変換スイッチングデバイス31を有する当該列電極の各部分の間に位置している(上記変換スイッチングデバイスは、ここでもまたn型TFTである。)。
【0020】
データ変換を行うために、当初、制御信号の全てがハイであり、スイッチの全てが閉じている。デジタルデータの最上位ビットを表すデータが、列駆動回路により列電極に加えられ、これが、列電極の最も下部の区間に転送される。そののち、信号Dにより制御されるスイッチが開放され、デジタルデータの次の最上位ビットを表す電圧が、列駆動回路により列電極の上部に加えられる。そののち、信号Cにより制御されるスイッチが開放され、デジタルデータの次の最上位ビットを表す電圧が、列電極の残りの区間に加えられる。このプロセスは、列電極の区間の全てがデジタルデータの各ビットの状態に対応する電圧レベルに充電されるまで繰り返される。この時点において、信号B,C,Dにより制御されるトランジスタはオン状態にされ、列電極の各区間の間で電荷の共有が起こり、全ての区間の必要な変換電圧をもたらす。そののち、ディスプレイの適切な行が選択され、上記変換電圧が表示素子に転送される。
【0021】
図7の例では、2つ(又は必要であればそれ以上)の列が、単一の出力増幅器33を介してデジタルデータのビットを表す電圧を供給される。各列電極は、ほぼ等しい長さを有しており、その結果、ほぼ等しいキャパシタにより表され得る。列電極の両端には、変換スイッチングデバイス31A,31Cが設けられている。上記スイッチングデバイスの一方31Aは、(図7では出力増幅器33により模式的に示されている)列駆動回路25から列電極の1つへのデジタルデータの伝達を可能にするように設けられている。他方のスイッチングデバイス31Cは、列電極の下側半分が所定の電位に接続されることを可能にする。上記変換プロセスは、他の変換スイッチ信号31Bにより制御され、図3及び図4の実施態様に関して説明したプロセスと同様に説明することができ、2つの列に関するスイッチCは同時にスイッチングされる。しかしながら、ここでは、最後の電荷の共有が終了すると、これが、列電極の1つのみにしか存在しない変換電圧をもたらす。そののち、ディスプレイの適切なサブ行電極18aが選択され、変換された電圧が当該行の表示素子の(この例では)半分に転送される。上記行における画素の他の半分に関して、変換プロセスが繰り返され、そののち、ディスプレイのサブ行電極18bが選択され、変換された電圧が当該行の表示素子の他の半分に転送される。
【0022】
図8は、列電極及び列駆動回路の一部を用いることにより、どのようにして電荷の共有が得られるかを示すものである。この変換回路は、変換スイッチ31Bを介して共通の接続部(node)32に相互接続された4つのキャパシタを有している。これら4つのキャパシタのそれぞれは、(例えば8C:4C:2C:1Cの比の)独自の容量値を持っている。上記キャパシタは、最初に、スイッチ31Cを閉じることにより放電される(この例では並列であるが、スイッチを直列に動作させることも可能である。)。バイナリデータを供給することによりグレー値を表すある電荷量がもたらされ、これが、変換スイッチ31Bの(オン又はオフの)状態を決定する。実際のグレー値は、データビット数及びオン状態になっている変換スイッチ31Bの数に依存し、これが、接続点32における(零とVrefとの間の)電圧、Cの容量比及び列電圧を決定する。スイッチ31Aを閉じることによりキャパシタンス33が充電された後、スイッチ31Bを閉じることによるキャパシタ33と列電極のキャパシタ素子との間の電荷の再分配によって、デジタル−アナログ変換が完了する一方で、スイッチ31A,31Cが開放される。そののち、行電極が活性化され、対応するグレー値を画素電極(図示せず)に伝達する。接続点32における電圧Voutは、15C/(15C+Ccol)倍に減少する。ここで、Ccolは列容量である。Vcolは全変位にわたってあまり変化しないので、これは、一定の電圧減少とみなすことができ、Vrefの値を選択する際に取り入れられ得る。
【0023】
図9の実施態様では、変換スイッチを介して相互接続されたキャパシタを用いる代わりに、8w:4w:2w:wのバイナリ幅の比を持つ列サブ電極19の列キャパシタンスが用いられている。このサブ電極は、ここでは、図8のキャパシタ33を参照して説明したのと同様にキャパシタとして作用する。列キャパシタンスをビット値に対応する値まで充電する、又は充電しないように、入力4ビットデータがスイッチ31B,31Cを開閉する。スイッチ31Bを閉じることによる列サブ電極19間の電荷の再分配によって、デジタル−アナログ変換が完了する一方で、スイッチ31A,31Cが開放される。この例では、接続部32における電圧減少が存在せず、特別なスイッチ31′(図8)が不要である。スイッチ31Bを閉じることによる列サブ電極19間の電荷の再分配によって、デジタル−アナログ変換が完了し、スイッチ31A,31Cが開放される一方で、電圧値を画像素子12に伝達するためにTFTスイッチ16が開放され得る。サブ電極19は概して画像電極によって覆われるので、本実施態様はサブ電極19のための余分なスペースが存在する反射型の表示装置に極めて適している。
【0024】
当業者であれば、他の変形例は明らかであろう。例えば、データ変換が始まる前に列駆動回路がリセット電圧を出力し、変換回路をリセットするために残りの2つのスイッチ31A,31Bが同時にオン状態にされる場合、図3及び図4の実施態様のスイッチ31Cは取り除かれ得る。
【図面の簡単な説明】
【図1】本発明に係るマトリクス表示装置の一実施態様の模式的なブロック図である。
【図2】上記マトリクス表示装置の一部の模式的な断面図である。
【図3】本発明に係る装置の単一の列の回路構成を模式的に表す図である。
【図4】ディスプレイの行及び列のアドレス導体並びに変換スイッチに供給される波形の例を示す図である。
【図5】本発明に係る装置の単一の列の他の回路構成を模式的に表す図である。
【図6】図5のディスプレイの行及び列のアドレス導体並びに変換スイッチに供給される波形の例を示す図である。
【図7】本発明の他の実施態様を説明するための図である。
【図8】本発明の更に他の実施態様を説明するための図である。
【図9】本発明の更に他の実施態様を説明するための図である。
Claims (9)
- 画像素子の行を選択するための選択電極と、データを供給するための列電極との交差部に画像素子のマトリクスを有し、
駆動手段を更に有し、この駆動手段を介して前記画像素子に選択信号及びデータ信号が供給され、
マルチビットデジタルデータ信号を変換する電荷再分配デジタル−アナログ変換手段を有し、この電荷再分配デジタル−アナログ変換手段が少なくとも1つの変換スイッチを有する
マトリクス表示装置において、
前記デジタル−アナログ変換手段のデジタル−アナログ変換部が、少なくとも前記列電極のキャパシタンスを有することを特徴とするマトリクス表示装置。 - 各列電極が少なくとも2つのサブ電極を有し、これらサブ電極が前記変換スイッチにより相互接続可能であることを特徴とする請求項1記載のマトリクス表示装置。
- 前記駆動手段が、行の選択の前にバイナリデータを列電極に供給する手段を有し、供給後、前記データが関連する変換スイッチを活性化することを特徴とする請求項2記載のマトリクス表示装置。
- 前記デジタル−アナログ変換手段のデジタル−アナログ変換が、前記行の選択の間に活性化される変換スイッチの数により決定されることを特徴とする請求項1記載のマトリクス表示装置。
- 前記デジタル−アナログ変換手段が、前記変換スイッチにより共通の場所に相互接続可能なキャパシタンスを有し、前記共通の場所が、選択スイッチを介して前記列電極に相互接続可能であると共に、他のスイッチを介して基準電圧に相互接続可能であることを特徴とする請求項4記載のマトリクス表示装置。
- 各列電極が少なくとも異なる幅のサブ電極を有し、各サブ電極が前記変換スイッチにより共通の場所に相互接続可能であり、前記共通の場所が他のスイッチを介して基準電圧に相互接続可能であることを特徴とする請求項4記載のマトリクス表示装置。
- 当該表示装置が、選択中にバイナリデータを前記変換スイッチに供給する手段を有し、供給後、前記データが前記他のスイッチを活性化すると共に、当該表示装置は、前記デジタル−アナログ変換手段を放電する手段を更に有することを特徴とする請求項5又は6記載のマトリクス表示装置。
- ある行の画像素子に関して、少なくとも2つの列電極が変換スイッチにより相互接続可能であり、各列電極に関する画像素子が、分離しているサブ行電極により選択されることを特徴とする請求項1記載のマトリクス表示装置。
- 画像素子の単一の行の選択中、サブ行を選択中の選択スイッチにバイナリデータを交流方式で供給する手段と、異なるサブ行の選択の間に、再分配信号を前記変換スイッチに供給する手段とを有することを特徴とする請求項8記載のマトリクス表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00203130.0 | 2000-09-11 | ||
EP00203130 | 2000-09-11 | ||
PCT/EP2001/010104 WO2002021496A2 (en) | 2000-09-11 | 2001-08-29 | Active matrix display devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004508592A true JP2004508592A (ja) | 2004-03-18 |
JP4945731B2 JP4945731B2 (ja) | 2012-06-06 |
Family
ID=8172002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002525629A Expired - Fee Related JP4945731B2 (ja) | 2000-09-11 | 2001-08-29 | マトリクス表示装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6876349B2 (ja) |
EP (1) | EP1319223A2 (ja) |
JP (1) | JP4945731B2 (ja) |
KR (1) | KR100901218B1 (ja) |
CN (1) | CN1251167C (ja) |
TW (1) | TW574519B (ja) |
WO (1) | WO2002021496A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517687A (ja) * | 2003-02-11 | 2006-07-27 | コピン・コーポレーシヨン | データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー |
JP2008046639A (ja) * | 2006-08-14 | 2008-02-28 | Toppoly Optoelectronics Corp | イメージ表示システム |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0206093D0 (en) * | 2002-03-15 | 2002-04-24 | Koninkl Philips Electronics Nv | Display driver and driving method |
GB0319214D0 (en) * | 2003-08-15 | 2003-09-17 | Koninkl Philips Electronics Nv | Active matrix display devices |
GB0403308D0 (en) * | 2004-02-14 | 2004-03-17 | Koninkl Philips Electronics Nv | Active matrix display devices |
KR100604053B1 (ko) * | 2004-10-13 | 2006-07-24 | 삼성에스디아이 주식회사 | 발광 표시장치 |
CN101233556B (zh) * | 2005-08-01 | 2012-01-25 | 夏普株式会社 | 显示装置及其驱动电路与驱动方法 |
KR100769448B1 (ko) | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치 |
KR100805587B1 (ko) | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치 |
KR100776488B1 (ko) | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 이를 구비한 평판 표시장치 |
KR100776489B1 (ko) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 그 구동방법 |
EP2043082A4 (en) * | 2006-07-14 | 2011-01-26 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT THEREWITH |
CN101467098B (zh) | 2006-08-02 | 2011-08-24 | 夏普株式会社 | 有源矩阵基板及具有该有源矩阵基板的显示装置 |
WO2008038431A1 (en) | 2006-09-28 | 2008-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, driver circuit, driving method and television receiver |
EP2146435A3 (en) * | 2006-12-04 | 2010-08-11 | Panasonic Corporation | A/D converter |
KR100849214B1 (ko) * | 2007-01-16 | 2008-07-31 | 삼성전자주식회사 | 차지 쉐어시 전력 소모를 줄일 수 있는 데이터 드라이버장치 및 디스플레이 장치 |
WO2008129723A1 (ja) * | 2007-03-09 | 2008-10-30 | Sharp Kabushiki Kaisha | 液晶表示装置ならびにその駆動回路および駆動方法 |
KR100947249B1 (ko) * | 2007-08-28 | 2010-03-11 | 한국전자통신연구원 | 디지털-아날로그 변환기 및 그것을 이용한 아날로그-디지털변환기 |
EP2078979A1 (en) * | 2007-12-25 | 2009-07-15 | TPO Displays Corp. | Pixel design having reduced parasitic capacitance for an active matrix display |
JP2009276547A (ja) * | 2008-05-14 | 2009-11-26 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器 |
US9090456B2 (en) * | 2009-11-16 | 2015-07-28 | Qualcomm Mems Technologies, Inc. | System and method of manufacturing an electromechanical device by printing raised conductive contours |
US8310421B2 (en) * | 2010-01-06 | 2012-11-13 | Qualcomm Mems Technologies, Inc. | Display drive switch configuration |
KR101204121B1 (ko) * | 2010-03-29 | 2012-11-22 | 삼성전기주식회사 | 상호 정전용량방식 터치패널 |
US20110261088A1 (en) * | 2010-04-22 | 2011-10-27 | Qualcomm Mems Technologies, Inc. | Digital control of analog display elements |
US8537045B2 (en) * | 2011-04-28 | 2013-09-17 | Analog Devices, Inc. | Pre-charged capacitive digital-to-analog converter |
JP6076714B2 (ja) * | 2012-11-30 | 2017-02-08 | 株式会社ジャパンディスプレイ | 有機el表示装置 |
CN104867467A (zh) * | 2015-05-26 | 2015-08-26 | 徐新权 | 一种由cmos传输门和平板电容器构成的像素电路 |
US10467942B2 (en) | 2016-01-21 | 2019-11-05 | Silicon Works Co., Ltd. | Source driver for display apparatus |
EP3707055B1 (en) * | 2017-11-07 | 2022-05-11 | Ognibene Power S.P.A. | Electric power steering device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06214214A (ja) * | 1992-11-12 | 1994-08-05 | Philips Electron Nv | 能動マトリックス表示装置 |
JPH07140930A (ja) * | 1993-11-16 | 1995-06-02 | Toshiba Corp | 表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システム |
WO1998048317A1 (fr) * | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif |
JPH11296147A (ja) * | 1998-04-13 | 1999-10-29 | Sharp Corp | 液晶駆動回路 |
JP2003228339A (ja) * | 2002-02-01 | 2003-08-15 | Nec Corp | 液晶表示装置およびその駆動方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9217336D0 (en) * | 1992-08-14 | 1992-09-30 | Philips Electronics Uk Ltd | Active matrix display devices and methods for driving such |
GB9525638D0 (en) * | 1995-12-15 | 1996-02-14 | Philips Electronics Nv | Matrix display devices |
JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
GB9803441D0 (en) * | 1998-02-18 | 1998-04-15 | Cambridge Display Tech Ltd | Electroluminescent devices |
JP3504496B2 (ja) | 1998-05-11 | 2004-03-08 | アルプス電気株式会社 | 液晶表示装置の駆動方法および駆動回路 |
-
2001
- 2001-08-29 WO PCT/EP2001/010104 patent/WO2002021496A2/en not_active Application Discontinuation
- 2001-08-29 EP EP01978328A patent/EP1319223A2/en not_active Withdrawn
- 2001-08-29 JP JP2002525629A patent/JP4945731B2/ja not_active Expired - Fee Related
- 2001-08-29 CN CNB018027059A patent/CN1251167C/zh not_active Expired - Fee Related
- 2001-08-29 KR KR1020027005928A patent/KR100901218B1/ko not_active IP Right Cessation
- 2001-09-07 US US09/947,779 patent/US6876349B2/en not_active Expired - Fee Related
- 2001-10-08 TW TW90124831A patent/TW574519B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06214214A (ja) * | 1992-11-12 | 1994-08-05 | Philips Electron Nv | 能動マトリックス表示装置 |
JPH07140930A (ja) * | 1993-11-16 | 1995-06-02 | Toshiba Corp | 表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システム |
WO1998048317A1 (fr) * | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif |
JPH11296147A (ja) * | 1998-04-13 | 1999-10-29 | Sharp Corp | 液晶駆動回路 |
JP2003228339A (ja) * | 2002-02-01 | 2003-08-15 | Nec Corp | 液晶表示装置およびその駆動方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517687A (ja) * | 2003-02-11 | 2006-07-27 | コピン・コーポレーシヨン | データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー |
JP2008046639A (ja) * | 2006-08-14 | 2008-02-28 | Toppoly Optoelectronics Corp | イメージ表示システム |
Also Published As
Publication number | Publication date |
---|---|
KR100901218B1 (ko) | 2009-06-05 |
CN1251167C (zh) | 2006-04-12 |
TW574519B (en) | 2004-02-01 |
JP4945731B2 (ja) | 2012-06-06 |
US6876349B2 (en) | 2005-04-05 |
CN1398391A (zh) | 2003-02-19 |
WO2002021496A2 (en) | 2002-03-14 |
KR20020080334A (ko) | 2002-10-23 |
EP1319223A2 (en) | 2003-06-18 |
WO2002021496A3 (en) | 2002-07-18 |
US20020054005A1 (en) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945731B2 (ja) | マトリクス表示装置 | |
JP3552736B2 (ja) | 能動マトリックス表示装置 | |
EP0809838B1 (en) | Matrix display devices | |
KR100342790B1 (ko) | 액티브매트릭스장치 | |
JP5014556B2 (ja) | アクティブマトリクスアレイデバイス | |
US6268841B1 (en) | Data line driver for a matrix display and a matrix display | |
JP4547047B2 (ja) | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 | |
US6930665B2 (en) | Display device for D/A conversion using load capacitances of two lines | |
US20080150852A1 (en) | Active Matrix Display Devices | |
EP1410375A2 (en) | Active matrix array devices | |
TWI408654B (zh) | 液晶顯示裝置 | |
KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
JPH06167696A (ja) | アクティブマトリックス表示装置およびこの装置を駆動する方法 | |
EP1552498B1 (en) | Active matrix display | |
US6703996B2 (en) | Device and method for addressing LCD pixels | |
JP3675113B2 (ja) | 表示装置 | |
US20060202928A1 (en) | Active matrix display devices | |
JP3762030B2 (ja) | ディジタル/アナログ変換器 | |
US20020122032A1 (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040903 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080828 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |