KR20000035585A - 액정 표시 장치 및 영상 데이타 전송 방법 - Google Patents

액정 표시 장치 및 영상 데이타 전송 방법 Download PDF

Info

Publication number
KR20000035585A
KR20000035585A KR1019990051548A KR19990051548A KR20000035585A KR 20000035585 A KR20000035585 A KR 20000035585A KR 1019990051548 A KR1019990051548 A KR 1019990051548A KR 19990051548 A KR19990051548 A KR 19990051548A KR 20000035585 A KR20000035585 A KR 20000035585A
Authority
KR
South Korea
Prior art keywords
image data
parallel
serial
source drivers
display
Prior art date
Application number
KR1019990051548A
Other languages
English (en)
Other versions
KR100313210B1 (ko
Inventor
호리요시히꼬
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000035585A publication Critical patent/KR20000035585A/ko
Application granted granted Critical
Publication of KR100313210B1 publication Critical patent/KR100313210B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

영상 데이타를 전송하기 위한 액정 표시 장치 및 그 방법이 개시된다. 신호 처리 회로와 소스 드라이버 간에 접속된 배선 길이는 감소될 수 있으며, 관통 홀에 의해 야기된 EMI는 방지될 수 있어, 반-전자기 간섭 특성을 개선할 수 있다. 액정 표시 장치의 신호 처리 회로는 영상 데이타의 적어도 하나의 표시 라인을 저장할 수 있는 저장 용량을 갖는 2 이상의 라인 메모리를 구비한다. 축척된 영상 데이타의 한 표시 라인은 소스 드라이버의 갯수로 분할된다. 분할 데이타 각각은 직렬 형태의 영상 데이타로 변환되어 소스 드라이버로 전송된다. 소스 드라이버 내에 장착된 병렬 변환 회로에서, 영상 데이타는 병렬 형태의 영상 데이타로 복원되어 액정 패널에 병렬로 전송된다.

Description

액정 표시 장치 및 영상 데이타 전송 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR TRANSFERRING IMAGE DATA}
본 발명은 플랫 패널 디스플레이(flat panel display)의 기술에 관한 것으로서, 특히 외부 장치로부터 입력된 영상 데이타를 표시하는 액정 표시 장치 및 외부 장치로부터 입력된 영상 데이타를 표시 수단에 전송하는 방법에 관한 것이다.
도 9는 종래의 액정 표시 장치의 기능을 설명하는 개략적인 블록도이고, 도 10은 도 9의 종래의 액정 표시 장치의 각각의 소스 드라이버의 접속의 일 형태를 도시한 개략적인 회로도이며, 도 11은 도 9의 액정 표시 장치의 동작을 설명하는 타이밍 차트이고, 도 12는 도 9의 종래의 액정 표시 장치의 소스 드라이버에 대한 배선 형태를 도시한 도면이다.
도 9에 도시한 바와 같은 종래의 액정 표시 장치에서는, 신호 처리 회로 및 소스 드라이버 간의 배선으로서, 외부 장치로부터 입력된 영상 데이타의 비트 수의 두 배 또는 정수배 더 큰 비트 수를 가지는 버스 라인이 제공된다. 즉, 외부 장치로부터 입력된 영상 데이타의 비트 수가 4 또는 6 정도로 작고 출력용의 다중 핀을 가진 소스 드라이버가 상용화되지 않아서 많은 소스 드라이버들이 요구되던 종래에는, 소스 드라이버들이 접속되는 상기와 같은 버스 라인들을 제공해야 했다.
일본 특허 공개 공보 평6-45508호는 상술한 구성을 가진 표시 장치를 개시하고 있다 (이하, "제1 종래 표시 장치"라 함). 제1 종래 표시 장치는, 기판; 기판 상에 장착된 둘 이상의 반도체 구동 회로; 반도체 구동 회로에 클럭 신호를 공급하도록 사용되며 기판 상에서 각각의 반도체 구동 회로의 근처에 배치되는 둘 이상의 제1 본딩 패드; 반도체 구동 회로에 데이타 신호를 공급하도록 사용되며 기판 상에서 각각의 반도체 구동 회로의 근처에 배치되는 둘 이상의 제2 본딩 패드; 기판 상에 배치되어 제1 본딩 패드에 접속되는 둘 이상의 클럭 신호 라인; 및 기판 상에 배치되어 제2 본딩 패드에 접속되는 둘 이상의 데이타 신호 라인을 포함한다. 둘 이상의 데이타 신호 라인은, 제2 본딩 패드와 서로를 접속하는 제1 라인 및 데이타 신호를 제1 라인에 공급하는 제2 라인을 모두 포함할 수 있으며, 또는 각각의 제1 본딩 패드에 접속될 수 있다.
반도체 구동 회로는, 트랜지스터와 같은 이산적인 반도체 소자 또는 이상적인 반도체 부품으로 이루어질 수 있으며, 또는 많은 반도체들이 집적되는 집적 회로(IC)로 이루어질 수 있다. 제1 종래 표시 장치에서, 클럭 신호는 클럭 신호 라인과 제1 본딩 패드를 통해 반도체 구동 회로에 개별적으로 공급될 수 있으므로, 모든 반도체 구동 회로에 대해 스태거 타이밍(staggered timing)으로 클럭 신호를 공급함으로써, 각각의 반도체 구동 회로에 독립적으로 데이타 신호가 공급될 수 있다. 형광 표시 패널의 경우와는 달리, 데이타 신호를 출력하도록 사용된 본딩 패드 및 신호 라인이 요구되지 않으며, 이로써 본딩 패드의 수를 감소시킬 수 있다. 그 결과, 구동 회로 주변의 배선 밀도를 감소시킬 수 있다. 이 표시 장치는, 배선 밀도의 감소로 인해, 구동 회로와 본딩 패드간에 충분한 거리를 유지할 수 있으므로, 배선 본딩 시에 요구되는 신뢰성을 종래의 형광 표시 패널에 비해 더욱 향상시킬 수 있다고 개시되어 있다.
일본 특허 공개 공보 평6-148665호는 종래의 표시 장치의 다른 예를 개시하고 있다 (이하, "제2 종래 표시 장치"라 함). 제2 종래 표시 장치는 글래스 기판 상에 장착된 둘 이상의 구동 회로 소자, 이들 구동 회로 소자에 대한 입출력용 배선 그룹, 및 외부 장치로부터의 입력을 위한 단자 영역을 구비한다. 입력 단자 영역에 마련된 입력용 배선 그룹은 두 개의 그룹, 즉 구동 회로 소자에 의해 공통으로 사용되는 그룹과 각각의 구동 회로 소자에 의해 독립적으로 사용되는 그룹으로 나뉘어진다. 제2 종래 표시 장치에서는, 입력 배선의 임피던스가 액정 표시 장치의 표시 특성에 영향을 미치더라도, 모든 배선이 동일하게 영향을 받으며 배선의 사용에 따라 영향의 정도가 변화되는 것을 의미하지는 않는다. 임피던스에 의해 거의 영향을 받지 않는 배선 그룹은 임피던스에 의해 많이 영향을 받는 배선으로부터 분리된다. 거의 영향을 받지 않는 배선 그룹은, 전력이 버스 라인을 통해 외부 입력용 일 단자로부터 각각의 구동 회로 소자에 공급되도록 구성되며; 많이 영향을 받는 배선 그룹은, 전력이 독립적으로 각각의 구동 회로 소자에 공급되도록 구성된다. 많이 영향을 받는 배선 그룹용으로 특별히 설계된 배선을 사용하면, 임피던스를 낮출 수 있으며, 탁월한 표시 특성을 얻을 수 있다. 그리고, 영향을 거의 받지 않는 배선 그룹은 버스 라인에 의해 접속되어, 입력 단자 영역의 수가 증가되는 것을 방지한다.
그러나, 영상 데이타의 비트 수 및 전송 속도가 증가되고 있는 최근에는, 제1 및 제2 종래 표시 장치에서의 버스 라인의 전송 주파수 및 소스 드라이버의 동작 주파수가 상한을 가지게 되므로, 버스 라인의 비트 수가 영상 데이타의 비트 수의 정수배가 되어야 할 필요가 있다. 이로 인해, 인쇄 기판 상에서 배선이 점유하는 면적이 증가되고 배선용 라인 수가 증가되어, EMI(electromagnetic interference)로 인한 노이즈 영향을 증가시키게 된다.
따라서, 본 발명의 목적은, 신호 처리 회로 및 각각의 소스 드라이버간에 접속된 배선의 길이를 감소시킬 수 있으며 관통홀에 의해 야기되는 EMI를 방지할 수 있어, 반 전자기 간섭 특성(anti-electromagnetic interference characteristic)을 향상시킬 수 있는 액정 표시 장치 및 영상 데이타 전송 방법을 제공하는 것이다.
본 발명의 제1 양태에 따르면, 상기 영상 데이타의 한 표시 라인을 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 분할하는 수단; 상기 영상 데이타의 상기 분할 블럭 각각을 직렬로 판독하며, 도트 유닛의 상기 판독된 영상 데이타를 직렬 형태의 영상 데이타로 변환하는 수단; 상기 영상 데이타의 상기 분할 블럭과 상기 소스 드라이버 각각을 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬로 전송하는 수단; 상기 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 수단; 상기 소스 드라이버의 배열에 따라 상기 소스 드라이버 각각으로부터 전송된 병렬 형태의 상기 영상 데이타를 조합하며, 상기 영상 데이타의 한 표시 라인을 복원하는 수단; 및 상기 복원된 영상 데이타의 한 표시 라인을 상기 표시 수단에 병렬로 전송하여 상기 표시 라인을 표시하는 수단을 포함하는 외부 디바이스로부터 입력된 영상 데이타를 표시하기 위한 액정 표시 장치가 제공된다.
본 발명의 제2 양태에 따르면, 상기 영상 데이타의 한 표시 라인을 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 분할하며, 상기 영상 데이타의 상기 분할 블럭 각각을 직렬 형태의 영상 데이타로 변환하며, 상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 전송된 상기 영상 데이타를 직렬로 전송하는 신호 처리 회로를 포함하며, 상기 2 이상의 소스 드라이버는 상기 신호 처리 회로에 병렬로 접속되며 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하며, 상기 표시 수단은 상기 소스 드라이버의 배열에 따라 상기 소스 드라이버 각각으로부터 전송된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하고, 병렬로 전송된 상기 복원된 영상 데이타의 한 표시 라인을 표시하는, 외부 디바이스로부터 입력된 영상 데이타를 표시하기 위한 액정 표시 장치가 제공된다.
상술한 설명에서, 바람직한 모드로서, 상기 신호 처리 회로가 두개 이상의 라인 메모리를 가져서, 표시 수단을 구동시키기 위해 사용된 소스 드라이버의 갯수에 따라, 영상 데이타의 하나의 표시 라인을 영상 데이타 블럭 수로 분할한다는 데 있다.
또한, 바람직한 모드로서, 상기 신호 처리 회로는, 영상 데이타의 분할 블럭 각각에 1 대 1 관계로 연관된 상태로 제공된 직렬 변환 회로를 구비하여, 각각의 라인 메모리에 저장된 영상 데이타의 분할 블럭을 영상 데이타의 분할 블럭 각각과 연관된 상태로 직렬 형성된 영상 데이타로 변환한다는 데 있다.
또한, 바람직한 모드로서, 상기 직렬 변환 회로는 영상 데이타의 분할 블럭 각각을 소스 드라이버 각각과 1 대 1 상태로 연관되게, 직렬 형태로 변환된 영상 데이타를 직렬 전송하다는 데 있다.
또한, 바람직한 모드로서, 상기 소스 드라이버 각각은 1 대 1 상태로 직렬 변환 회로에 접속된 병렬 변환 회로를 구비하며, 소스 드라이버 각각에 직렬 전송된 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하는데 사용된다.
본 발명의 제3 양태에 따르면, 상기 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 분할하는 단계; 상기 영상 데이타의 상기 분할 블럭을 병렬 형태의 영상 데이타로 변환하는 단계; 상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 변환된 상기 영상 데이타를 직렬 형태로 전송하는 단계; 상기 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 단계; 상기 소스 드라이버의 배열에 따라 상기 생성 단계에서 생성된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하는 단계; 및상기 복원된 영상 데이타의 한 표시 라인을 상기 표시 수단에 전송하는 단계를 포함하는 외부 디바이스로부터 입력된 영상 데이타를 표시 수단에 병렬로 전송하는 영상 데이타 전송 방법이 제공된다.
본 발명의 제4 양태에 따르면, 신호를 처리하여, 상기 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 분할하며, 상기 영상 데이타의 상기 분할 블럭 각각을 직렬 형태의 영상 데이타로 변환하며, 상기 영상 데이타의 상기 분할 블럭 각각을 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬 형태로 전송하는 단계; 상기 소스 드라이버를 사용하여, 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 단계; 상기 소스 드라이버의 배열에 따라 상기 소스 드라이버로부터 전송된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하는 단계; 및 상기 표시 수단에 병렬로 전송된 상기 복원된 영상 데이타의 한 표시 라인을 표시하는 단계를 포함하는 외부 디바이스로부터 입력된 영상 데이타를 표시 수단에 전송하는 영상 데이타 전송 방법이 제공된다.
상기에서, 신호를 처리하는 상기 단계는 표시 수단을 구동하는 데 사용되는 소스 드라이버의 갯수에 따라서 영상 데이타들의 한 표시 라인을 분할하는 단계 및 분할된 영상 데이타를 메모리에 저장하는 단계를 포함하는 것이 바람직하다.
또한, 신호를 처리하는 상기 단계는, 각 저장 프로세스들이 영상 데이타의 각 분할 블록과 1 대 1 상태로 연관되게, 저장 단계들에 의해 저장된 영상 데이타의 각 분할 블록들을 각각의 변환 프로세스가 영상 데이타의 각 분할 블록과 연관되는 직렬 형태의 영상 데이타로 변환하는 단계를 포함하는 것이 바람직하다.
또한, 영상 데이타를 변환하는 상기 단계는, 영상 데이타의 각 분할 블록이 각 소스 드라이버와 1 대 상태로 연관되게, 직렬 형태로 변환되는 영상 데이타를, 직렬로 전송하는 단계를 포함하는 것이 바람직하다.
또한, 소스 드라이버를 사용해서 변환하는 상기 단계는, 직렬 변환 단계 각각을 각 전송 프로세스들과 1 대 1 상태로 연관되게, 직렬로 각 소스 드라이버들에 전송되고, 병렬 형태의 특정한 비트 길이를 갖는 영상 데이타에 전송되어, 직렬 형태로 영상 데이타를 변환하는 단계를 포함하는 것이 바람직하다.
도 1은 본 발명의 실시예에 따른 영상 데이타를 전송하는 방법을 구현하는 액정 표시 장치의 기능을 도시하는 개략적인 블록도.
도 2는 도 1의 액정 표시 장치의 신호 처리 회로와 소스 드라이버들 간의 접속의 한 형태를 도시하는 개략적인 회로도.
도 3은 도 1의 액정 표시 장치의 동작을 설명하는 타이밍 차트.
도 4는 도 9의 종래의 액정 표시 장치의 신호 처리 회로와 소스 드라이버들간의 접속의 한 형태를 도시하는 개략적인 회로도.
도 5는 도 1의 액정 표시 장치의 각 소스 드라이버들 간의 접속의 한 형태를 도시하는 개략적인 회로도.
도 6은 도 1의 액정 표시 장치에 사용되는 소스 드라이버의 한 형태를 도시하는 개략적인 블록도.
도 7은 도 1에서의 본 발명의 소스 드라이버에 대한 배선의 한 형태를 도시하는 도면.
도 8은 도 1에서의 본 발명의 소스 드라이버에 대한 배선의 다른 형태를 도시하는 도면.
도 9는 종래의 액정 표시 장치의 기능을 설명하는 개략적인 블록도.
도 10은 도 9의 종래의 액정 표시 장치의 각 소스 드라이버들의 접속의 한 형태를 도시하는 개략적인 회로도.
도 11은 도 9의 액정 표시 장치의 동작을 설명하는 타이밍 챠트.
도 12는 도 9에서 종래의 액정 표시 장치 내의 소스 드라이버에 대한 배선의 한 형태를 도시하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1. 8 : 소스 드라이버
10 : 액정 표시 장치
11, 81 : 병렬 변환 회로
20 : 신호 처리 회로
30 : 액정 표시 패널
222 : 제1 라인 메모리
224 : 제2 라인 메모리
226 : 타이밍 제어 회로
501, 508 : 직렬 변환 회로
본 발명의 상기 언급한 목적과 다른 목적들,장점 및 특징들이 첨부된 도면들에 대한 다음의 설명에서 더욱 명확해질 것이다.
본 발명을 실시하는 최선의 방식은 첨부된 도면을 참조한 일 실시예를 이용하여 더 자세히 설명될 것이다.
도 1은 본 발명의 제1 실시예에 따라 영상 데이타를 전송하는 방법을 구현하기 위한 액정 표시 장치의 기능을 설명하는 개략적인 블록도이다. 도 2는 도 1의 액정 표시 장치의 신호 처리 장치와 소스 드라이버들간의 접속의 한 형태를 도시하는 개략적인 회로도이다. 도 1과 도 2에 도시했듯이, 본 실시예에 따라, 액정 표시 장치(10)의 신호 처리 회로(20)는, 영상 데이타의 한 표시 라인 (즉, 1024 도트, 각 도트는 8 비트임)을 저장할 수 있는 저장 용량을 가진 둘 또는 그 이상의 라인 메모리들(222 및 224)과 각각 소스 드라이버(1 내지 8)에 대응하는 직렬 전송 회로(501내지 508)를 구비하고 있다. 액정 표시 장치에 입력된 영상 데이타가 제1 메모리(222)에 저장되어 있다.
영상 데이타의 한 표시 라인 (1024 도트)이 제1 라인 메모리(222)에 저장되고, 저장된 영상 데이타는 소스 드라이버(8)의 갯수로 분할된다. 분할된 영상 데이타 (1024/8 = 128 도트) 각각은 직렬 형태의 영상 데이타로 변환되고, 소스 드라이버(1 내지 8) 각각에 직렬 전송된다. 소스 드라이버(1 내지 8) 내부에 장착된 병렬 변환 회로(11)에 있어서, 영상 데이타 (128 비트×8 = 1024 비트)는 병렬 형태의 영상 데이타로 재저장되고, 256 비트 단위의 8 부분으로 분할된 후, 액정 패널(30)로 병렬 전송된다. 한편, 영상 데이타의 다음 표시 라인 (1024 도트)이 제2 라인 메모리(224)에 저장된다. 영상 데이타의 한 표시 라인 (1024 도트)가 제2 라인 메모리(224)에 저장된 후, 제2 라인 메모리에 저장된 영상 데이타는 소스 드라이버의 갯수(8)로 분할된다. 분할된 영상 데이타 (1024/8 = 128 도트) 각각은 도트 단위 (본 실시예에서, 1 도트는 8 비트로 구성됨)의 직렬 형태의 영상 데이타로 변환되고, 소스 드라이버(1 내지8) 각각에 전송된다. 소스 드라이버(1 내지 8) 내부에 장착된 병렬 변환 회로(11 내지 81)에 있어서 (소스 드라이버의 개략적인 블럭도는 도 6에 도시됨), 각 도트 데이타가 병렬 형태의 8 비트 영상 데이타로 재저장된 후, 재저장된 데이타는 시프트 레지스터에 의해 확장되고, 라인 방향으로 래치되고 나서, 액정 패널(30)로 전송된다. 본 실시예와 같은 병렬 변환의 경우, 영상 데이타의 입력이 시작된 후에 병렬 형태의 영상 데이타가 8 클럭에 출력되므로, 소스 드라이버 내부에 장착된 지연 회로는 라인 방향으로 영상 데이타를 확장시키는 데 사용되는 시프트 레지스터 및 래치의 동작을 시작하기 위해 제공된다. 1/8 주파수 분할 회로는, 병렬 형태의 영상 데이타가 병렬 변환 회로로부터 매 8 클럭마다 출력되기 때문에 제공된다.
본 실시예의 액정 표시 장치(10)는 각각 8 비트로 구성되는 R(적), G(녹), 및 B(청)의 영상 데이타를 표시하는 장치로 가정한다. 액정 표시 장치(10)는 주로 액정 표시 패널(30), 신호 처리 회로(20), 병렬 변환 회로(11 내지 81)를 구비한 소스 드라이버(1 내지 8), 및 컴퓨터 등과 같은 외부 장치로부터 입력된 신호(YSYNC 및 HSYNC)를 사용하여 생성된 게이트 드라이버 시작 펄스(GSP)에 반응하여 동작을 시작하고, 게이트 드라이버 클럭(GCLK)과 동기되어 동작되도록 채용되는 게이트 드라이버(402 내지 408)를 포함한다. 본 실시예에 따르면, 도트 영상 데이타가 직렬 형태의 영상 데이타로 다시 변환된 후에 신호 처리 회로(20)로부터 소스 드라이버(1 내지 8)로 전송되는 방법이 이용된다.
퍼스널 컴퓨터 등과 같은 외부 장치로부터 각각 입력된 동기 클럭(CLOCK), 수평 동기 신호(HSYNC), 및 수직 동기 신호(VSYNC)에 반응하여, 각각 8 비트로 구성된 R, G, 및 B의 영상 데이타는 신호 처리 회로(20)에 의해 제1 라인 메모리(222)에 저장되고, 영상 데이타의 한 표시 라인이 저장된 후, 저장된 데이타는 소스 드라이버의 수만큼 분할되며, 직렬 형태의 영상 데이타로 변환된 후, 소스 드라이버(1 내지 8) 각각에 직렬 전송된다. 소스 드라이버의 갯수가 영상 데이타의 비트 수 또는 소스 드라이버(1 내지 8)의 갯수와 동일한 것이 바람직하다. 예를 들어, R, G, 및 B의 영상 데이타가 각각 8 비트로 구성되면, 소스 드라이버의 수는 8인 것이 바람직하다.
연속된 영상 데이타의 한 표시 라인 (1024 도트)이 입력될 때, 이 표시 라인은 제2 라인 메모리(224)에 저장된다.
도 1에 도시된 실시예의 경우, 각각 2 비트로 구성된 R, G, 및 B의 영상 데이타는 직렬 형태의 영상 데이타(SDATA, 1 내지 8)로 변환된다.
또한, 영상 데이타(SDATA, 1 내지 8)의 비트 수 (즉, 동시에 전송되는 비트의 수)는 소스 드라이버(1 내지 8) 각각의 동작 주파수의 현재의 상위 제한값으로 전송 속도를 나눔으로써 결정된다.
소스 드라이버 시작 펄스(SSP)에 응답하여, 소스 드라이버(1 내지 8)는, 직렬 형태의 영상 데이타로 변환되었고, 신호 처리 회로(20)로부터 출력된 영상 데이타를 수신하도록 시작된다. 영상 데이타(SDATA, 1 내지 8) 각각은 소스 드라이버 클럭(SCLK)과 동기되어 대응하는 소스 드라이버(1 내지 8) 각각에 입력되는데, 이 영상 데이타는 병렬 형태의 영상 데이타로 변환되고 액정 패널(30)을 구동하기 위한 영상 데이타로서 사용된다.
상기 구성에 의하면, 신호 처리 회로(20) 및 각 소스 드라이버(1 내지 8) 간의 배선은 1대1 상태로 설치된다. 이는, 소스 드라이버(1 내지 8)가 직선으로 배열되도록 액정 표시 장치(10)가 구성된다는 것을 의미한다. 만일 신호 처리 회로로부터 출력되기 위한 라인의 수가 동일하게 유지될 수 있고 소스 드라이버(1 내지 8)로의 배선이 1대1 상태로 설치될 수 있다면, 영상 데이타를 각 소스 드라이버(1 내지 8)로 전송하기 위한 총 배선의 길이가 감소될 수 있다.
더욱이, 본 실시예의 소스 드라이버(1 내지 8)에 대한 라인의 수가 종래의 방법에 사용된 바와 동일하다면, 영상 데이타는 두 가지 경우에 동일한 주파수로 전송될 수 있다. 그러므로, 영상 데이타를 전송하기 위한 총 배선의 길이가 감소될 수 있다면, EMI는 효과적으로 감소될 수 있다.
도 2를 참조하여, 신호 처리 회로 및 액정 표시 장치의 대응하는 소스 드라이버들 간의 접속 형태를 설명한다. 일반적으로, 본 실시예의 상기 표시 장치에 이용되는 영상 데이타는 R, G, 및 B를 포함한 3색계를 포함한다. 설명을 평이하게 하기 위해 1색계를 포함하는 영상 데이타가 도 2에 도시되어 있다.
본 실시예에 따르면, 하나의 영상 데이타는 8 비트 (비트 1, ..., 및 비트 8)로 구성된다. 액정 패널(30)을 구동하기 위한 소스 드라이버는, 수평 방향으로 1024개의 도트를 갖는 액정 패널(30)을 구동하는 데 사용되는 소스 드라이버(1 내지 8)를 포함한다.
신호 처리 회로(20)는 (총 8 비트로 구성된) 메모리 영역(1/8 내지 8/8)을 포함하는 제1 라인 메모리(222) 및 (총 8 비트로 구성된) 메모리 영역(1/8' 내지 8/8')을 포함하는 제2 라인 메모리(224)를 포함한다.
타이밍 제어 회로(226)는, 컴퓨터 등과 같은 외부 장치로부터 출력된 동기 클럭(CLOCK), 수평 동기 신호(HSYNC), 및 수직 동기 신호(VSYNC)에 반응하여, 제1 라인 메모리(222) 및 제2 라인 메모리(224)에 공급되는 제어 신호, 및 소스 드라이버(1 내지 8)에 공급되는 소스 드라이버 시작 펄스(SSP) 또는 소스 드라이버 클럭 신호(SCLK)를 생성하기 위해 채용된다.
제1 라인 메모리(222)의 메모리 영역(1/8) 및 제2 라인 메모리(224)의 메모리 영역(1/8')은 소스 드라이버(1)에 기록되는 영상 데이타를 저장하기 위한 저장 영역이다. 제1 라인 메모리(222)의 멤모리 영역(2/8) 및 제2 라인 메모리(224)의 메모리 영역(2/8')은 소스 드라이버(2)에 기록되는 영상 데이타를 저장하기 위한 저장 영역이다.
소스 드라이버(1 내지 8)의 8 부분에 대응하도록, 제1 라인 메모리는 (총 8 비트로 구성된) 메모리 영역의 8 부분(1/8 내지 8/8)으로 구성된다. 유사하게, 제2 라인 메모리는 메모리 영역의 8 부분(1/8' 내지 8/8')으로 구성된다. 하나의 영상 데이타가 8 비트로 구성되고, 소스 드라이버(1 내지 8)로부터 출력되는 도트의 수는 128이므로, 제1 라인 메모리(222)의 메모리 영역의 8 부분(1/8 내지 8/8)의 비트 수는 1024 (8×128)이고, 제2 라인 메모리(224)의 메모리 영역의 8 부분(1/8' 내지 8/8')의 비트 수도 또한 1024이다.
제1 라인 메모리(222)의 (8 비트로 구성된) 메모리 영역(1/8 내지 8/8), 및 제2 라인 메모리(224)의 (8 비트로 구성된) 메모리 영역(1/8' 내지 8/8')의 입력 및 출력은 영상 데이타의 매 표시 라인에 대해 전환된다; 즉, 영상 데이타가 제1 라인 메모리(222)의 메모리 영역(1/8 내지 8/8) 각각에 기록되는 한편, 영상 데이타 (8 비트 데이타)는 제2 라인 메모리(224)의 메모리 영역(1/8' 내지 8/8') 각각으로부터 출력된다. 이에 반하여, 영상 데이타가 제2 라인 메모리(224)의 메모리 영역(1/8 내지 8/8) 각각에 기록되는 한편, 영상 데이타 (8 비트 데이타)는 제1 라인 메모리(222)의 메모리 영역(1/8 내지 8/8) 각각으로부터 출력된다.
소스 드라이버(1 내지 8) 각각에 할당된 각 영상 데이타와 함께 제1 라인 메모리(222)로부터 출력된 영상 데이타는, 신호 처리 회로(20) 내부에 장착된 직렬 변환 회로에 의해 SDATA(1 내지 8)로 변환된 후, 소스 드라이버(1 내지 8) 각각에 직렬 전송된다.
소스 드라이버(1 내지 8)에는 직렬 형태의 SDATA(1 내지 8)로 변환된 (각각 1024 도트로 구성된) 영상 데이타를 병렬 형태의 영상 데이타로 재저장하는 데 사용되는 병렬 변환 회로(11)가 제공된다. 각 병렬 변환 회로(11 내지 81)는 128 비트 데이타를 병렬 출력할 수 있다.
타이밍 제어 회로(226)는 제1 라인 메모리(222)로 및 제1 라인 메모리(222)로부터 영상 데이타를 판독 및 기록하기 위한 타이밍을 제어하고, 또한 퍼스널 컴퓨터 등과 같은 외부 장치로부터 입력된 동기 클럭(CLOCK), 수평 동기 신호(HSYNC), 및 수직 동기 신호(VSYNC)에 반응하여 직렬 변환 회로(501 내지 508) 및 드라이버들을 제어하는 데 사용된다.
다음으로, 도 3을 참조하여 본 실시예에 따른 액정 표시 장치의 동작을 설명한다. 도 3은 도 1의 액정 장치의 동작을 설명하는 타이밍도이다.
본 발명의 실시예에 따르면, 영상 데이타는 8 비트로 구성된다. 도 3에 도시된 영상 데이타(DATA 1)는 제1 도트 영상 데이타를 표시하고, DATA 2는 제2 영상 데이타를 표시한다. 영상 데이타(DATA 1 내지 1024)가 제공된다.
병렬 형태(BIT1, ..., 및 BIT8)의 8-비트 영상 데이타인 영상 데이타는 영상 데이타(DATA1, DATA2, ... 및 DATA1024) 순서로 신호 처리 회로(20)에 입력되고, 제1 라인 메모리의 메모리 영역(1/8 내지 8/8) 각각에 기록된다.
제1 신호 라인 메모리(222)의 전체 메모리 영역(1 내지8)에 영상 데이타를 기록 완료 후에, 신호 처리 회로(20)는 영상 데이타의 다음 표시 라인을 제2 라인 메모리(224)의 메모리 영역(1/8')에 순차적으로 기록하기 시작한다.
제1 라인 메모리(222)의 메모리 영역(1/8)에 접속된 직렬 변환 회로(501)는 영상 데이타(DATA1)의 BIT1 내지 BIT8, DATA2의 BIT1 내지 BIT8, ..., 및 DATA128의 BIT1 내지 BIT8의 순서로 소스 구동기(1)에 영상 데이타를 출력한다. 반면에, 제1 라인 메모리(222)의 메모리 영역(2/8)에 접속된 직렬 변환 회로(502)는 영상 데이타(DATA129)의 BIT1 내지 BIT8, DATA130의 BIT1 내지 BIT8, ..., 및 DATA256의 BIT1 내지 BIT8의 순서로 소스 구동기(2)에 영상 데이타를 출력한다. 동일한 방식으로, 제1 라인 메모리(222)의 메모리 영역(8/8)에 접속된 직렬 변환 회로(508)는 영상 데이타(DATA897)의 BIT1 내지 BIT8, DATA898의 BIT1 내지 BIT8, ..., 및 DATA1024의 BIT1 내지 BIT8의 순서로 소스 구동기(8)에 영상 데이타를 출력한다.
제2 라인 메모리(224)의 메모리 영역(1/8')에 접속된 직렬 변환 회로(501)는 영상 데이타(DATA1)의 BIT1 내지 BIT8, DATA2의 BIT1 내지 BIT8, ..., 및 DATA128의 BIT1 내지 BIT8의 순서로 소스 구동기(1)에 영상 데이타를 출력한다. 반면에, 제2 라인 메모리(224)의 메모리 영역(2/8')에 접속된 직렬 변환 회로(502)는 영상 데이타(DATA129)의 BIT1 내지 BIT8, DATA130의 BIT1 내지 BIT8, ..., 및 DATA256의 BIT1 내지 BIT8의 순서로 소스 구동기(2)에 영상 데이타를 출력한다. 동일한 방식으로, 제2 라인 메모리(224)의 메모리 영역(8/8')에 접속된 직렬 변환 회로(508)는 영상 데이타(DATA897)의 BIT1 내지 BIT8, DATA898의 BIT1 내지 BIT8, ..., 및 DATA1024의 BIT1 내지 BIT8의 순서로 소스 구동기(8)에 영상 데이타를 출력한다.
더욱이, 실시예에 따르면, 영상 데이타가 출력이 순서 및 최하위 비트(LSB)와 최상위 비트(MSB)의 순서에 대해서는 어떠한 제한도 없다.
직렬 변환 회로(501)는 영상 데이타를 직렬 형태의 영상 데이타(SDATA1)로 변환시키고 이를 순차적으로 소스 구동기(1)로 전송하고, 다음으로 소스 구동기(1)내에 장착된 병렬 전송 회로(11)는 변환된 영상 데이타를 병렬 형태의 8비트로 구성된 영상 데이타의 일 도트로 복원시키고, 영상 데이타의 128 도트를 각각의 출력(1 내지 128)으로 할당한다. 직렬 변환 회로(502)는 영상 데이타를 직렬 형태의 영상 데이타(SDATA8)로 변환시키고, 이를 소스 구동기(8)에 순차적으로 전송하며, 다음으로 소스 구동기(8)내에 탑재된 병렬 변환 회로(21)는 전송된 영상 데이타를 병렬 형태의 영상 데이타의 128 도트(129 내지 255 출력)로 복원시킨다. 동일한 방식으로, 직렬 변환 회로(508)는 영상 데이타를 직렬 형태의 영상 데이타(SDATA8)로 변환하고, 이를 순차적으로 소스 구동기(8)에 전송하며, 다음으로 소스 구동기(8)내에 탑재된 병렬 변환 회로(81)는 전송된 영상 데이타를 병렬 형태의 영상 데이타의 128 도트(897 내지 1024 출력)로 복원시킨다.
신호 처리 회로(20)는 다음 표시 라인에 대해 상술한 것과 동일한 처리를 수행하고, 그후 제1 라인 메모리(222)의 메모리 영역 1/8 내지 8/8(8 비트로 구성됨)과 제2 라인 메모리(224)의 메모리 영역 1/8' 내지 8/8'(8 비트로 구성됨) 사이에서 교호로 절환하고, 직렬의 영상 데이타를 각각의 소스 구동기(1 내지 8)로 전송한다.
도 9는 종래의 액정 표시 장치의 기능을 설명하는 개략적인 블록도이다. 도 4는 도 9의 종래의 액정 표시 장치의 신호 처리 회로와 소스 구동기 사이의 접속의 일 형태를 도시하는 개략적인 회로도이다. 도 10은 도 9의 종래의 액정 표시 장치의 각각의 소스 구동기의 접속의 일 형태를 도시하는 개략적 회로도이다. 동일한 참조 번호는 전술한 도면에 도시된 구성의 대응 구성 요소를 가리킨다.
도 9에 도시된 것과 같은 종래의 액정 표시 장치에서, 48 핀을 각각의 소스 구동기의 입력에 접속시키는 것이 필요하고, 전체 소스 구동기에 신호 처리 회로를 접속시키는데 영상 데이타에 대해 48 라인이 필요하다.
도 5는 도 1의 액정 표시 장치(10)의 각각이 소스 구동기(1 내지 8)의 접속의 일 형태를 도시하는 개략적인 회로도이다. 본 발명의 실시예의 액정 표시 장치에 따르면, 도 5에 도시된 것처럼, 영상 데이타에 대한 48 라인이 신호 처리 회로(20)에 접속되지만, 라인은 1 소스 구동기 당 감소될 수 있고, 그러므로 배선의 길이를 절반으로 감소시킨다. 더욱이, 신호 처리 회로(20)가 소스 구동기(4 및 6) 사이에 배치되는 경우, 전체 액정 표시 장치(10)의 배선의 길이는 또 1/2로 감소한다. 본 발명의 액정 표시 장치의 배선은 도 9에 도시된 종래 기술의 액정 표시 장치보다 1/4 짧다. 이는 본 발명의 액정 표시 장치의 배선의 양을 크게 감소시킨다.
영상 데이타와 같은 고 주파수의 신호가 통과하는 배선의 양을 감소시킴에 의해, EMI(전자기 간섭)를 유발하는 불필요한 전자기 방사는 용이하게 방지될 수 있다. 또한, 본 발명에 따르면, 신호 처리 회로(20)와 각각의 소스 구동기(1 내지 8) 사이의 배선이 1 대 1 상태로 설정될 수 있으므로, 다른 소스 구동기에 대한 효과를 고려하지 않고는 EMI에 대한 대비책이 있을 수 없다.
반면에, 도 9에 도시된 것과 같은 종래의 액정 표시 장치의 구성에서, 도 10에서 명백한 것처럼, 배선이 최종 것만 제외하고 모드 소스 구동기에 제공되므로, 적어도 47 신호의 교차점이 발생한다. 즉, 종래의 액정 표시 장치는 실제 액정 표시 장치의 인쇄 기판 상의 각각의 소스 구동기에 대응하는 47개의 관통 홀을 제공할 필요가 있어서, 인쇄 기판의 영역을 감소시키는 것은 어렵다는 문제점이 있음을 나타낸다. 이는 관통 홀에 의해 야기된 EMI의 발생의 증가로 유도된다. 그러므로, 본 발명은 이들 문제들을 해결할 수 있다.
도 11은 도 9의 종래 기술의 액정 표시 장치의 동작을 설명하는 타이밍 차트도이다. 도 9에 도시된 것처럼, 종래의 액정 표시 장치가 병렬 형태의 영상 데이타를 이용하여 표시 동작을 수행하므로, 소스 구동기용의 48개의 입력 단자를 필요로 한다. 그러나, 본 발명에 따르면, 소스 구동기용 입력 단자들의 수는 직렬 변환의 채용으로 인해 감소될 수 있다; 예를 들면, 도 1에 도시된 본 발명의 실시예에서는, 단지 6개의 입력 단자가 필요할 뿐이다. 결과적으로, 본 발명은 입력 단자의 접속을 보장하고 소스 구동기(1 내지 8)의 소형화를 달성하는 것을 가능하게 한다.
본 발명의 본 실시예에 따른 액정 표시 장치는 다음과 같이 요약될 수 있다:
본 발명의 액정 표시 장치의 신호 처리 회로(20)는 적어도 2개의 영상 데이타의 표시 라인을 저장할 수 있는 저장 용량을 갖는 라인 메모리들(222 및 224), 직렬 변환 회로들(501 내지 508)이 제공된다. 신호 처리 회로(20)에 의해 수신된 영상 데이타의 하나의 표시 라인은 소스 구동기(8)의 갯수로 분할된다. 분할된 영상 데이타 각각은 직렬 형태의 영상 데이타로 변환된 후, 소스 구동기(1 내지 8) 각각에 직렬 전송된다. 직렬 형태의 영상 데이타로 변환된 후 직렬 전송된 영상 데이타는 소스 구동기(1 내지 8) 각각에 의해 병렬 형태의 영상 데이타로 재저장되고, 128 도트 단위로 8 부분으로 분할된 후, 액정 패널(30)로 병렬 전송된다. 결과적으로, 특히, 액정 표시 장치(10)로서의 표시 장치에서는, 소스 구동기(1 내지 8)의 각각의 위치는 액정 패널(30)의 크기에 따라 용이하게 결정되어, 종래의 액정 표시 장치(총 길이가 8L)와 비교해서 약 1/2(도 7에서 총 길이가 4L) 내지 1/4(도 8에서 총 길이가 2.29L)만큼 전체 액정 표시 장치내의 신호 처리 회로(320)와 소스 구동기(1 내지 8) 사이의 접속을 위한 배선의 길이를 감소시키는 것이 가능하다.
상술한 바와 같이, 본 발명에서는, 영상 데이타와 같은 고주파를 갖는 신호가 통과하는 배선의 수를 줄임으로써, EMI(electromagnetic interference)를 야기하는 원치 않는 전자기 방사가 용이하게 방지될 수 있다. 또한, 신호 처리 회로와 각각의 소스 드라이버 사이의 배선이 1 대 1의 상태로 설정될 수 있으므로, 다른 소스 드라이버에 대한 영향을 고려하지 않고서 EMI에 대한 대책을 세울 수 있다.
또한, 본 발명에 따르면, 액정 표시 장치의 인쇄 기판 상에 소스 드라이버 각각에 대응하는 다수의 관통 홀을 제공할 필요가 없다. 그 결과, 인쇄 기판의 면적을 줄일 수 있어, 관통 홀에 기인하는 EMI의 증가를 피할 수 있고, 그 결과 내전자기 방해 특성을 향상시킨다.
본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 범주 및 사상을 이탈하지 않고서 변경 및 변형될 수 있다. 예를 들면, 본 발명은 이러한 액정 표시 장치에 한정되는 것이 아니라, 소스 드라이버의 위치가 플라즈마 디스플레이, EL(Electro-luminescence) 디스플레이, FED(Field Emission Display) 등을 포함하는 액정 패널의 사이즈에 따라 결정되는 평판 패널 표시 장치에도 적용된다. 또한, 본 발명의 표시 장치의 구성 요소들의 수, 위치, 또는 형상 등이 상기 실시예에 나타낸 것에 한정되는 것이 아니라, 본 발명을 실시하는 데 적절한 이상 임의의 수, 위치 및 형상이 사용될 수 있다.
최종적으로, 본 출원은 참조로 여기서 구체화되는 1998년 11월 19일자 일본 특허 출원 제1998-344855호에 근거하여 우선권을 주장한다.

Claims (12)

  1. 외부 디바이스로부터 입력된 영상 데이타를 표시하기 위한 액정 표시 장치에 있어서,
    상기 영상 데이타의 한 표시 라인을 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 분할하는 수단;
    상기 영상 데이타의 상기 분할 블럭 각각을 직렬로 판독하며, 도트 유닛의 상기 판독된 영상 데이타를 직렬 형태의 영상 데이타로 변환하는 수단;
    상기 영상 데이타의 상기 분할 블럭의 각각과 상기 소스 드라이버 각각을 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬로 전송하는 수단;
    상기 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 수단;
    상기 소스 드라이버의 배열에 따라 상기 소스 드라이버 각각으로부터 전송된 병렬 형태의 상기 영상 데이타를 조합하며, 상기 영상 데이타의 한 표시 라인을 복원하는 수단; 및
    상기 복원된 영상 데이타의 한 표시 라인을 상기 표시 수단에 병렬로 전송하여 상기 표시 라인을 표시하는 수단
    을 포함하는 액정 표시 장치.
  2. 외부 디바이스로부터 입력된 영상 데이타를 표시하기 위한 액정 표시 장치에 있어서,
    상기 영상 데이타의 한 표시 라인을 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 분할하며, 상기 영상 데이타의 상기 분할 블럭 각각을 직렬 형태의 영상 데이타로 변환하며, 상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬로 전송하는 신호 처리 회로를 포함하되,
    상기 2 이상의 소스 드라이버는 상기 신호 처리 회로에 병렬로 접속되며, 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하며,
    상기 표시 수단은 상기 소스 드라이버의 배열에 따라 상기 소스 드라이버 각각으로부터 전송된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하고, 병렬로 전송된 상기 복원된 영상 데이타의 한 표시 라인을 표시하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 신호 처리 회로는 상기 표시 수단을 구동하는데 사용되는 상기 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 상기 영상 데이타의 상기 블럭의 수로 분할하는데 사용되는 2 이상의 라인 메모리를 구비하는 액정 표시 장치.
  4. 제2항에 있어서,
    상기 신호 처리 회로는 상기 영상 데이타의 상기 분할 블럭 각각과 1-대-1 관계로 연관되는 상태로 제공되는 직렬 변환 회로를 구비하며, 상기 영상 데이타의 상기 분할 블럭 각각과 연관되는 상태로 상기 라인 메모리 각각에 저장된 상기 영상 데이타의 상기 분할 블럭 각각을 직렬 형태의 상기 영상 데이타로 변환하는데 사용되는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 직렬 변환 회로는 상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬로 변환하는 액정 표시 장치.
  6. 제2항에 있어서,
    상시 소스 드라이버 각각은 1-대-1 상태로 상기 직렬 변환 회로에 접속되는 병렬 변환 회로를 구비하며, 상기 소스 드라이버 각각에 직렬로 전송된 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는데 사용되는 액정 표시 장치.
  7. 외부 디바이스로부터 입력된 영상 데이타를 표시 수단에 전송하는 방법에 있어서,
    상기 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 분할하는 단계;
    상기 영상 데이타의 상기 분할 블럭의 각각을 병렬 형태의 영상 데이타로 변환하는 단계;
    상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 변환된 상기 영상 데이타를 직렬 형태로 전송하는 단계;
    상기 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 단계;
    상기 소스 드라이버의 배열에 따라 상기 생성 단계에서 생성된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하는 단계; 및
    상기 복원된 영상 데이타의 한 표시 라인을 상기 표시 수단에 병렬로 전송하는 단계
    를 포함하는 영상 데이타 전송 방법.
  8. 외부 디바이스로부터 입력된 영상 데이타를 표시 수단에 전송하는 방법에 있어서,
    신호를 처리하여, 상기 표시 수단을 구동하는데 사용되는 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 분할하며, 상기 영상 데이타의 상기 분할 블럭 각각을 직렬 형태의 영상 데이타로 변환하며, 상기 영상 데이타의 상기 분할 블럭 각각을 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 변환된 상기 영상 데이타를 직렬 형태로 전송하는 단계;
    상기 소스 드라이버를 사용하여, 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 단계;
    상기 소스 드라이버의 배열에 따라 상기 소스 드라이버로부터 전송된 병렬 형태의 상기 영상 데이타를 조합함에 의해 상기 영상 데이타의 한 표시 라인을 복원하는 단계; 및
    상기 표시 수단에 병렬로 전송된 상기 복원된 영상 데이타의 한 표시 라인을 표시하는 단계
    를 포함하는 영상 데이타 전송 방법.
  9. 제8항에 있어서,
    상기 신호 처리 단계는 상기 표시 수단을 구동하는데 사용되는 상기 소스 드라이버의 갯수에 따라 상기 영상 데이타의 한 표시 라인을 분할하는 단계, 및 상기 분할된 영상 데이타를 메모리에 저장하는 단계를 포함하는 영상 데이타 전송 방법.
  10. 제8항에 있어서,
    상기 신호 처리 단계는 상기 저장 단계 각각을 상기 영상 데이타의 상기 분할 블럭 각각과 1-대-1 상태로 연관되게, 상기 저장 단계에 의해 저장된 상기 영상 데이타의 상기 분할 블럭 각각을 상기 변환 단계 각각이 상기 영상 데이타의 상기 분할 블럭 각각에 연관되게 직렬 형태의 영상 데이타로 변환하는 단계를 포함하는 영상 데이타 전송 방법.
  11. 제10항에 있어서, 상기 영상 데이타의 전송 단계는 상기 영상 데이타의 상기 분할 블럭 각각을 상기 소스 드라이버 각각과 1-대-1 상태로 연관되게, 직렬 형태로 전송된 상기 영상 데이타를 직렬로 전송하는 단계를 포함하는 영상 데이타 전송 방법.
  12. 제8항에 있어서,
    상기 소스 드라이버를 사용하는 상기 변환 단계는 소스 드라이버 각각에 직렬로 전송된 직렬 형태의 상기 영상 데이타를, 상기 직렬 변환 단계가 상기 전송 단계 각각과 1-대-1 상태로 연관되게, 병렬 형태의 특정 비트 길이를 갖는 영상 데이타로 변환하여 병렬 형태의 영상 데이타를 생성하는 단계를 포함하는 영상 데이타 전송 방법.
KR1019990051548A 1998-11-19 1999-11-19 액정 표시 장치 및 영상 데이타 전송 방법 KR100313210B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34485598A JP3266119B2 (ja) 1998-11-19 1998-11-19 液晶表示装置及び映像データ転送方法
JP1998-344855 1998-11-19

Publications (2)

Publication Number Publication Date
KR20000035585A true KR20000035585A (ko) 2000-06-26
KR100313210B1 KR100313210B1 (ko) 2001-11-07

Family

ID=18372516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051548A KR100313210B1 (ko) 1998-11-19 1999-11-19 액정 표시 장치 및 영상 데이타 전송 방법

Country Status (4)

Country Link
US (1) US6407730B1 (ko)
JP (1) JP3266119B2 (ko)
KR (1) KR100313210B1 (ko)
TW (1) TW521232B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
KR101222949B1 (ko) * 2005-09-06 2013-01-17 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
US6606080B2 (en) * 1999-12-24 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and electronic equipment
US7012576B2 (en) * 1999-12-29 2006-03-14 Intel Corporation Intelligent display interface
JP3835113B2 (ja) * 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
GB0014074D0 (en) * 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
JP2002202760A (ja) * 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
JP2003066911A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp 表示装置および表示方法
JP2004046066A (ja) * 2002-05-17 2004-02-12 Sharp Corp 信号出力装置および表示装置
JP2006154835A (ja) * 2004-12-01 2006-06-15 Samsung Electronics Co Ltd 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。
KR100612504B1 (ko) * 2005-03-03 2006-08-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100780943B1 (ko) 2005-09-21 2007-12-03 삼성전자주식회사 디스플레이용 구동 집적회로 및 디스플레이 구동방법
JP5041590B2 (ja) * 2007-07-09 2012-10-03 ルネサスエレクトロニクス株式会社 平面表示装置、データ処理方法
JP2009168947A (ja) * 2008-01-11 2009-07-30 Oki Semiconductor Co Ltd 表示駆動回路および方法
JP4972581B2 (ja) * 2008-02-26 2012-07-11 シャープ株式会社 映像データ伝送システムおよび映像データ伝送方法
KR101580897B1 (ko) * 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
JP2010096951A (ja) * 2008-10-16 2010-04-30 Sharp Corp 映像データ伝送システムおよび映像データ伝送方法
JP2012042575A (ja) 2010-08-16 2012-03-01 Renesas Electronics Corp 表示装置、信号線ドライバ、及び、データ転送方法
GB2490093A (en) * 2011-02-18 2012-10-24 Junior Paul Demountable grips for footwear
TWI470611B (zh) * 2012-08-31 2015-01-21 Au Optronics Corp 電泳顯示系統

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214760A (en) * 1988-08-26 1993-05-25 Tektronix, Inc. Adaptable multiple port data buffer
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
JPH03203775A (ja) 1989-12-29 1991-09-05 Sharp Corp 表示装置の駆動回路
JPH0511724A (ja) * 1991-07-05 1993-01-22 Hitachi Ltd 液晶表示装置の駆動回路
JPH0645508A (ja) 1992-03-04 1994-02-18 Nec Corp 半導体駆動回路を内蔵した蛍光表示パネル
JPH05297824A (ja) * 1992-04-23 1993-11-12 Ibiden Co Ltd Ｌｅｄ表示器およびその点灯方法
JPH06148665A (ja) 1992-10-30 1994-05-27 Kyocera Corp 液晶表示装置
JPH07140930A (ja) * 1993-11-16 1995-06-02 Toshiba Corp 表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システム
JPH07199864A (ja) 1993-12-28 1995-08-04 Sharp Corp 表示装置
JPH0990911A (ja) * 1995-09-26 1997-04-04 Fujitsu Ltd 液晶表示装置
JP2792490B2 (ja) * 1995-12-20 1998-09-03 日本電気株式会社 液晶表示装置用駆動回路のサンプルホールド回路
JPH10105107A (ja) * 1996-09-30 1998-04-24 Toshiba Corp フラットパネル表示装置
US5841431A (en) * 1996-11-15 1998-11-24 Intel Corporation Application of split- and dual-screen LCD panel design in cellular phones
JP3576382B2 (ja) * 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
KR101222949B1 (ko) * 2005-09-06 2013-01-17 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법

Also Published As

Publication number Publication date
JP3266119B2 (ja) 2002-03-18
US6407730B1 (en) 2002-06-18
JP2000155552A (ja) 2000-06-06
KR100313210B1 (ko) 2001-11-07
TW521232B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
KR100313210B1 (ko) 액정 표시 장치 및 영상 데이타 전송 방법
KR100824455B1 (ko) 표시 드라이버
US7075505B2 (en) Liquid crystal display device, liquid crystal controller and video signal transmission method
US7339502B2 (en) Method and device for transmitting data over a plurality of transmission lines
US6480180B1 (en) Flat panel display system and image signal interface method thereof
US7283132B2 (en) Display panel driver
TWI431582B (zh) 顯示裝置與驅動器電路
US6982694B2 (en) Source driver
US20050264586A1 (en) Display device
US20040239655A1 (en) Display drive control system
JP2003060061A (ja) 半導体集積回路および液晶表示装置
CN112102770B (zh) 驱动芯片、显示屏和显示装置
US6798368B2 (en) Apparatus for supplying gamma signals
CN111199716A (zh) 显示设备及驱动显示设备的方法
EP1071067A2 (en) Display driver IC and electronic device using the same
US7158128B2 (en) Drive unit and display module including same
US7956836B2 (en) Liquid crystal display device having balanced clock signal lines
JPH08278479A (ja) 表示信号インターフェース方式
JP4281780B2 (ja) 表示装置および表示装置の制御方法
KR100764048B1 (ko) 전자기 장애를 저감한 액정 구동 장치
US6803908B2 (en) Semiconductor integrated circuit
JPH0535219A (ja) 多ビツト駆動半導体装置およびデイスプレイ駆動用半導体装置
JP2645265B2 (ja) マトリクスパネル表示駆動装置
JP4283807B2 (ja) 映像表示装置
JP6569743B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee