KR20060084543A - 게이트드라이버 및 이를 구비한 액정표시장치 - Google Patents

게이트드라이버 및 이를 구비한 액정표시장치 Download PDF

Info

Publication number
KR20060084543A
KR20060084543A KR1020050005232A KR20050005232A KR20060084543A KR 20060084543 A KR20060084543 A KR 20060084543A KR 1020050005232 A KR1020050005232 A KR 1020050005232A KR 20050005232 A KR20050005232 A KR 20050005232A KR 20060084543 A KR20060084543 A KR 20060084543A
Authority
KR
South Korea
Prior art keywords
gate
signal
output
liquid crystal
gate driver
Prior art date
Application number
KR1020050005232A
Other languages
English (en)
Other versions
KR101112063B1 (ko
Inventor
윤상창
장세혁
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050005232A priority Critical patent/KR101112063B1/ko
Publication of KR20060084543A publication Critical patent/KR20060084543A/ko
Application granted granted Critical
Publication of KR101112063B1 publication Critical patent/KR101112063B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치, 특히 액정표시장치에서의 게이트 드라이버의 정전기(ESD)에 의한 오동작을 방지하여 안정된 동작 특성을 가지도록 하기 위해, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 액정표시장치용 게이트드라이버를 제안하여 액정패널에서의 화면 쉬프트 등과 같은 문제점을 개선하여 제품 경쟁력을 제고시키는 효과가 있다.

Description

게이트드라이버 및 이를 구비한 액정표시장치{Gate driving IC and LCD thereof}
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도
도 2는 일반적인 액정표시장치의 액정패널의 구성을 도시한 구성도
도 3은 종래의 액정표시장치에서 특히 게이트드라이버의 동작을 설명하기 위한 도면
도 4는 종래의 액정표시장치에 구비되는 게이트드라이버의 구성을 설명하기 위한 구성블록도
도 5는 도 4에 도시된 게이트드라이버의 구조를 보다 상세하게 도시한 도면
도 6은 도 5에 도시된 게이트드라이버의 구동을 설명하기 위한 신호타이밍도
도 7은 본 발명에 따른 게이트드라이버의 내부구조를 도시한 구조도
<도면의 주요부분에 대한 간단한 설명>
VGH : 게이트 하이 전압 VGL : 게이트 로우 전압
GSP : 게이트 스타트 펄스 GSC : 게이트 쉬프트 클럭
GOE : 게이트 출력 인에이블 GND : 접지전원
50 : 게이트드라이버 52a~52c : 정전기 대응용 AND게이트
53a~53c : D 플립플롭 54a~54c : 출력제어용 AND게이트
56a~56c : 레벨쉬프터
본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 정전기(ESD)에 의한 구동회로의 오동작을 방지하여 안정된 동작 특성을 가지는 게이트드라이버와 이를 구비한 액정표시장치에 관한 것이다.
액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도이다.
도 1을 참조하면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이 러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.
액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 0각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.
기준전압생성부(16)는 데이터 드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.
데이터 드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.
게이트 드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하는데, 액정 패널(2) 상의 게이트 라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블 시킴으로써 액정 패널(2) 상의 박막 트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.
상기와 같은 통상의 액정표시장치 구성에서, 상기 게이트드라이버(20)는 액정패널(2)의 크기에 따라 하나 이상 구성되기도 하며, 액정패널(2)의 좌/우측에 각각 구성되기도 한다.
상기와 같은 구성의 액정표시장치는 일반적으로 다수개의 각 드라이버(18)(20)를 집적회로(IC) 형태로 형성하여 TCP 또는 COF 테잎과 같이 패널에 부착하여 사용하거나 또는 글라스 상에 직접 구성하고 있으며, 구동회로가 구성된 인쇄회로기판(PCB)으로부터 다수의 제어신호를 입력받아 동작된다.
도 3은 종래의 액정표시장치에서 특히 게이트드라이버의 동작을 설명하기 위한 도면이다.
도면을 보면, 각각 박막트랜지스터(TFT)가 구성된 적(R), 녹(G), 청(B) 3개의 서브 픽셀로 하나의 픽셀을 이루며, 데이터 드라이버(18)로부터 데이터를 입력받아 컬러를 표시하는 영역인 액정패널(2)이 구성되고, 상기 액정패널(2)에 형성된 다수의 게이트라인(GL1~GL3)으로 박막트랜지스터(TFT) 구동을 위한 게이트 구동신호를 게이트라인 순차적으로 인가하기 위한 게이트 드라이버(20)가 구성되어 있다.
상기한 게이트 드라이버(20)는 그 동작을 위해, 다수개의 구동 전압과 타이 밍 제어신호를 입력받게 되는데, 입력받는 구동전압으로는 Vgh, Vgl, Vcc, GND 등이 있으며 또한 타이밍 제어신호로는 GSP(Gate Start Pulse), GSC(Gate Shift Clock), GOE(Gate Output Enable) 등이 있다. 상기 각 구동전압은 전원전압생성부(14)에 의해 생성되어 입력되고, 상기 각 제어신호는 타이밍 컨트롤러(12)에 의해 생성되어 인가된다.
상기 Vgh, Vgl 전압은 박막트랜지스터(TFT)의 게이트 단자 온/오프 구동신호이며, Vcc 및 GND 전원은 드라이버 동작을 위한 구동전원이다.
상기 GSP 신호는 게이트 구동신호의 인가 위치를 알려주는데, 게이트 구동신호가 액정 패널의 최초 첫 라인으로 인가됨을 알려준다.
상기 GSC 신호는 게이트 구동신호에 의해 박막트랜지스터(TFT)가 온(on) 상태를 유지하는 시간을 지정한다.
상기 GOE 신호는 게이트 드라이버의 게이트 구동신호 출력을 제어하는 신호이다.
상기와 같이 다수의 구동전원과 제어신호를 인가받아 게이트 구동신호를 출력하는 역할을 수행하는 게이트 드라이버(20)의 내부 구성을 도 4에 간략히 블록 도시하였다.
게이트 드라이버(20)는 게이트 구동신호를 출력하기 위한 다수의 채널(channel)을 구비하는데, 각각의 채널은 도면 번호 (21)로 표시된 바와 같이 쉬프트레지스터(22a 내지 22d), 레벨쉬프터(24a 내지 24d), 출력버퍼(26a 내지 26d)로 구성된다.
외부로부터 입력되는 캐리입력신호(C)는 최전단 채널의 쉬프트레지스터(22a)로만 입력되며, 나머지 채널의 쉬프트레지스터(22b 내지 22d)의 입력신호는 바로 전단 채널의 쉬프트레지스터의 출력을 받도록 구성된다. 물론 클럭신호(CLK)가 이와 같은 신호 전달을 제어한다. 여기서, 상기 캐리입력신호(C)는 전술한 GSP(게이트 스타트 펄스)이고, 상기 클럭신호(CLK)는 전술한 GSC(게이트 쉬프트 클럭)이다.
그리고 마지막 채널의 쉬프트레지스터(22d)의 출력 신호는 다음 칩의 첫 번째 채널의 쉬프트레지스터의 입력으로 사용하기 위하여 외부의 캐리 신호로 출력되도록 구성된다.
각 채널의 레벨쉬프터(24a 내지 24d)는 해당 채널의 각각의 쉬프트레지스터의(22a 내지 22d) 출력 신호를 입력으로 받으며, 각 채널의 출력 버퍼(26a 내지 26d)의 입력은 해당 채널의 레벨쉬프터(24a 내지 24d)의 출력 신호를 입력으로 받도록 구성된다.
이와 같은 구성을 갖는 종래 기술의 게이트 드라이버의 구동에 관하여 설명하면 다음과 같다.
먼저, 외부로부터 게이트 드라이버(20)로 펄스 파형의 캐리 신호(C)가 입력되면, 캐리 신호(C)는 첫 번째 채널(21)의 쉬프트 레지스터(22a)에 입력된다.
상기 쉬프트 레지스터(22a)로 입력된 신호는 레벨쉬프터(24a)에 의해 출력되어질 전압 레벨만큼 변환된 후 출력버퍼(26a)를 통하여 출력된다.
그리고 상기 첫 번째 채널(21)의 쉬프트 레지스터(22a)에 입력된 캐리 신호(C)는 클럭신호(CLK)에 의해 두 번째 채널의 쉬프트 레지스터(22b)에 입력되어 상 기 전술한 방식과 동일한 방식으로 레벨쉬프터(24b)를 통하여 출력되어질 전압 레벨만큼 변환된 후 출력버퍼(26b)를 통해 출력된다.
이와 같은 방식으로 다수개의 출력을 발생시키는 게이트 드라이버(20)는 클럭신호(CLK)에 따라 변환된 전압 레벨을 갖는 펄스(즉, 게이트 구동신호)를 액정패널(20)의 게이트라인(GL1~GLn)으로 순차적으로 출력한다.
여기서, 마지막 채널의 쉬프트 레지스터(22d)에 입력되는 캐리 신호(C)는 동일한 방식으로 변환되어 출력 버퍼(26d)에서 출력이 발생하는 동시에 직렬로 연결되는 다른 드라이버 칩의 첫 번째 채널의 쉬프트 레지스터의 입력으로 사용하기 위하여 칩 외부로 출력된다.
도 5는 상기와 같은 구성과 구동을 수행하는 게이트드라이버(20)의 구조를 보다 상세하게 도시한 도면이고, 도 6은 도 5에 도시된 구조의 게이트드라이버의 구동을 위한 신호타이밍도로서, 타이밍신호 (Gout)는 액정패널로 출력되는 게이트 구동신호이다.
다수개의 D-플립플롭(D/FF)은 하이 레벨(High level)의 GSP(게이트 스타트 펄스)가 데이터입력단자(D 단자)로 입력되며 GSC(게이트 쉬프트 클럭)의 하이 레벨(High level) 입력 시점에서 출력을 발생시켜 다음단 D-플립플롭의 데이터로 입력되도록 시리얼하게 연결된다. 또한 각 D-플립플롭의 출력은 반전 입력되는 GOE(게이트 출력 인에이블) 신호와 AND게이트(AND-gate)로 조합되어 그 출력이 레벨쉬프터(도 4의 24a 내지 24d)로 입력되는 구조이다.
그런데 전술한 바와 같은 동작을 수행하는 게이트드라이버는 GSC(게이트 쉬 프트 클럭)의 라이징 에지(rising Edge)에서 출력발생 동작이 수행되는 특징을 가지는데, 외부로부터 ESD(정전기)가 유입되어 각 신호, 특히 상기 GSC(게이트 쉬프트 클럭)에 영향을 미치게 될 경우, 도 6의 타이밍도에 도시된 바와 같이, 의도하지 않은 타이밍에 D-플립플롭(D/FF)에서 출력을 발생시켜 게이트드라이버 전체의 구동을 유발하게 되는 현상이 발생한다.
이러한 현상으로 액정패널은 화면이 쉬프트 되는 현상이 발생하게 되는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 정전기 유입에 의한 게이트드라이버의 오동작을 방지하여 정상적인 화면 표시를 수행하도록 하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 정전기 대응용 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 액정표시장치용 게이트드라이버를 제시한다.
상기 게이트드라이버에서, 상기 정전기 대응용 AND게이트는 하나 이상 구비되는 것을 특징으로 한다.
상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 한다.
또한 본 발명은, 게이트 쉬프트 클럭(GSC) 신호 및 반전된 접지전원이 입력되는 하나 이상의 정전기 대응용 AND게이트와; 게이트 스타트 펄스(GSP) 신호를 데이터로 입력받고 상기 정전기 대응용 AND게이트의 출력신호를 클럭신호로 입력받으며 출력신호가 다음단 플립플롭의 데이터신호로 입력되는 복수개의 D 플립플롭과; 상기 복수개의 D 플립플롭의 출력신호 및 반전되어 입력되는 게이트 출력 인에이블(GOE) 신호를 입력받는 복수개의 출력제어용 AND게이트와; 상기 복수개의 출력제어용 AND게이트의 출력신호를 입력받아 신호의 레벨을 변환하여 출력하는 복수개의 레벨쉬프터와; 상기 복수개의 레벨쉬프터의 출력신호를 입력받아 외부로의 출력을 수행하는 복수개의 출력버퍼를 포함하는 액정표시장치용 게이트드라이버를 제시한다.
아울러 본 발명에서는, 복수개의 데이터라인과 복수개의 게이트라인이 서로 교차구성되고 상기 각 교차영역에 박막트랜지스터가 구성된 액정패널과; 상기 복수개의 데이터라인에 영상데이터를 인가하는 데이터드라이버와; 상기 복수개의 게이트라인에 게이트구동신호를 인가하기 위해, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 정전기 대응용 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 게이트드라이버와; 상기 데이터드라이버 및 게이트드라이버로 제어신호를 출력하는 타이밍제어부와; 상기 액정패널과 데이터드라이버 및 게이트드라이버와 타이밍제어부로 구동전원을 공급하는 전원공급부를 포함하는 액정표시장치를 제시한다.
상기 액정표시장치에서, 상기 정전기 대응용 AND게이트는 게이트드라이버에 하나 이상 구비되는 것을 특징으로 한다.
상기 액정표시장치에서, 상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.
도 7은 본 발명에 따른 게이트드라이버(50)의 내부구조를 도시한 구조도이다.
본 발명에서 제안하는 게이트드라이버는 정전기 유입이 발생한 타이밍에 게이트 구동신호의 출력이 발생하는 현상을 방지하기 위한 것으로서, 특히 게이트 쉬프트 클럭(GSC)으로의 정전기 유입에 의한 게이트드라이버의 오동작을 개선하기 위한 방법으로 게이트 쉬프트 클럭(GSC) 신호와 접지전원(GND)을 반전시켜 AND게이트로 입력시켜 출력되는 신호를 게이트드라이버 구동용 클럭신호로 사용하는 방안이다.
이를 위한 구체적인 게이트드라이버의 구성을 보면, 정전기 대응용 AND게이트(52a~52c)를 구비하여 게이트 쉬프트 클럭(GSC)과 반전된 접지전원(GND)을 입력한다. 이때 상기 정전기 대응용 AND게이트(52a~52c)는 하나만 구비하여 그 출력신호를 모든 쉬프트레지스터의 클럭신호로 공유하여 사용할 수도 있으나, 바람직하게는 동작의 안정성을 위해 게이트드라이버(50)의 채널 수만큼 구비하여 각각의 출력을 별도로 사용하도록 구성한다.
이에 상기 각 정전기 대응용 AND게이트(52a~52c)의 출력은 복수개의 D 플립플롭(53a~53c)으로 일대일 대응되어 각 플립플롭의 동작을 위한 클럭신호로 입력되고, 복수개의 D 플립플롭(53a~53c)은 최전단 플립플롭(53a)에 게이트 스타트 펄스(GSP) 신호를 데이터 신호로 입력하고 그 출력 신호가 다음단 플립플롭(53b)의 데이터 신호로 입력되는 원리로 모든 플립플롭이 연결 구성된다.
상기 각 D 플립플롭(53a~53c)의 출력신호는 복수개의 출력제어용 AND게이트(54a~54c)로 입력되고, 상기 각 출력제어용 AND게이트(54a~54c)는 반전된 게이트 출력 인에이블(GOE) 신호에 의해 생성된 출력 신호를 레벨쉬프터(56a~56c)로 출력한다. 물론 도시되지는 않았지만, 상기 레벨쉬프터(56a~56c)에서 신호레벨의 변환이 수행되어 출력된 신호는 출력버퍼(Output buffer)로 각각 전달되고 상기 출력버퍼는 입력받은 신호를 외부(즉, 액정패널의 게이트라인)로 출력하게 된다.
이러한 구성을 가지는 본 발명에 따른 게이트드라이버(50)에서의 상기 정전기 대응용 AND게이트(52a~52c)는, 게이트드라이버(50)로의 정전기(ESD)의 유입이 없을 경우 제어신호들에 영향을 미치지 않으므로 정상적인 게이트 쉬프트 클럭(GSC) 신호의 입력에 대해서는 로우 레벨의 접지전원(GND)이 반전되어 하이 레벨로 입력되기 때문에 게이트 쉬프트 클럭(GSC) 신호에 의한 게이트드라이버(50)의 정상적인 구동을 통한 게이트 구동신호를 출력하나, 정전기(ESD) 유입이 발생할 경우 전원전압(GND)으로도 정전기가 유입되므로 정전기에 의해 하이 레벨로 입력되는 접지전원이 로우 레벨로 반전되어 상기 정전기 대응용 AND게이트(52a~52c)로 입력되기 때문에 상기 게이트 쉬프트 클럭(GSC) 신호가 하이 레벨이라 하더라도 출력 신 호를 발생시키지 않아 게이트드라이버(50)에서 불필요한 게이트 구동신호의 출력을 수행하지 않게 된다.
상기와 같이 설명한 본 발명에 따른 게이트드라이버는, 정전기 유입에 의한 제어신호의 왜곡에 따른 드라이버의 비정상적 구동을 방지하여 액정패널에서의 화면 쉬프트 등과 같은 문제점을 개선하여 제품 경쟁력을 제고시키는 효과가 있다.

Claims (7)

  1. 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 액정표시장치용 게이트드라이버
  2. 청구항 제 1 항에 있어서,
    상기 AND게이트는 하나 이상 구비되는 것을 특징으로 하는 액정표시장치용 게이트드라이버
  3. 청구항 제 1 항에 있어서,
    상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 하는 액정표시장치용 게이트드라이버
  4. 게이트 쉬프트 클럭(GSC) 신호 및 반전된 접지전원이 입력되는 하나 이상의 정전기 대응용 AND게이트와;
    게이트 스타트 펄스(GSP) 신호를 데이터로 입력받고 상기 정전기 대응용 AND 게이트의 출력신호를 클럭신호로 입력받으며 출력신호가 다음단 플립플롭의 데이터신호로 입력되는 복수개의 D 플립플롭과;
    상기 복수개의 D 플립플롭의 출력신호 및 반전되어 입력되는 게이트 출력 인에이블(GOE) 신호를 입력받는 복수개의 출력제어용 AND게이트와;
    상기 복수개의 출력제어용 AND게이트의 출력신호를 입력받아 신호의 레벨을 변환하여 출력하는 복수개의 레벨쉬프터와;
    상기 복수개의 레벨쉬프터의 출력신호를 입력받아 외부로의 출력을 수행하는 복수개의 출력버퍼
    를 포함하는 액정표시장치용 게이트드라이버
  5. 복수개의 데이터라인과 복수개의 게이트라인이 서로 교차구성되고 상기 각 교차영역에 박막트랜지스터가 구성된 액정패널과;
    상기 복수개의 데이터라인에 영상데이터를 인가하는 데이터드라이버와;
    상기 복수개의 게이트라인에 게이트구동신호를 인가하기 위해, 게이트 쉬프트 클럭(GSC) 신호와 반전된 접지전원이 입력되는 정전기 대응용 AND게이트의 출력신호를 쉬프트레지스터의 클럭신호로 입력받아 구동하는 게이트드라이버와;
    상기 데이터드라이버 및 게이트드라이버로 제어신호를 출력하는 타이밍제어부와;
    상기 액정패널과 데이터드라이버 및 게이트드라이버와 타이밍제어부로 구동 전원을 공급하는 전원공급부
    를 포함하는 액정표시장치
  6. 청구항 제 5 항에 있어서,
    상기 정전기 대응용 AND게이트는 게이트드라이버에 하나 이상 구비되는 것을 특징으로 하는 액정표시장치
  7. 청구항 제 5 항에 있어서,
    상기 게이트드라이버는 레벨쉬프터와 출력버퍼를 더욱 포함하는 것을 특징으로 하는 액정표시장치
KR1020050005232A 2005-01-20 2005-01-20 게이트드라이버 및 이를 구비한 액정표시장치 KR101112063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050005232A KR101112063B1 (ko) 2005-01-20 2005-01-20 게이트드라이버 및 이를 구비한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005232A KR101112063B1 (ko) 2005-01-20 2005-01-20 게이트드라이버 및 이를 구비한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060084543A true KR20060084543A (ko) 2006-07-25
KR101112063B1 KR101112063B1 (ko) 2012-02-13

Family

ID=37174536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005232A KR101112063B1 (ko) 2005-01-20 2005-01-20 게이트드라이버 및 이를 구비한 액정표시장치

Country Status (1)

Country Link
KR (1) KR101112063B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510879B1 (ko) * 2008-02-04 2015-04-10 엘지디스플레이 주식회사 표시장치
KR20150065572A (ko) * 2013-12-04 2015-06-15 엘지디스플레이 주식회사 게이트 구동 방법 및 표시장치
KR101651663B1 (ko) 2016-01-13 2016-08-26 이상준 비닐하우스용 물받이 및 그의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023711A (ko) 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930015325A (ko) * 1991-12-31 1993-07-24 이헌조 Tft-lcd 게이트 구동 회로
JPH10105126A (ja) 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510879B1 (ko) * 2008-02-04 2015-04-10 엘지디스플레이 주식회사 표시장치
KR20150065572A (ko) * 2013-12-04 2015-06-15 엘지디스플레이 주식회사 게이트 구동 방법 및 표시장치
KR101651663B1 (ko) 2016-01-13 2016-08-26 이상준 비닐하우스용 물받이 및 그의 제조방법

Also Published As

Publication number Publication date
KR101112063B1 (ko) 2012-02-13

Similar Documents

Publication Publication Date Title
JP2008116964A (ja) 液晶表示装置及びその駆動方法
KR101260838B1 (ko) 액정표시장치
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
US7859509B2 (en) Semiconductor integrated circuit device used in data line driver of plane type display apparatus
WO2018196084A1 (zh) 扫描驱动电路、阵列基板与显示面板
US20190122631A1 (en) Gate voltage generation circuit, transistor substrate and display device
JP2009092729A (ja) 電気光学装置および電子機器
KR20080041089A (ko) 액정표시장치와 그 구동방법
KR20170015726A (ko) 액정표시장치
JP2010190932A (ja) 表示装置および駆動装置
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
KR101510905B1 (ko) 액정표시장치
KR101044920B1 (ko) 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
KR20090085424A (ko) 표시장치와 그 구동방법
US8629824B2 (en) Liquid crystal display device
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
KR101244773B1 (ko) 표시장치
CN107204168B (zh) 用于显示面板的驱动方法
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
KR20040071507A (ko) 액정표시장치
KR101159329B1 (ko) 액정표시장치 구동회로 및 구동방법
KR101140166B1 (ko) 구동 드라이버와 이를 포함하는 액정표시장치
KR101054328B1 (ko) 액정표시장치용 레벨쉬프터 패키지
KR20090059217A (ko) 액정표시장치 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9