JP4427038B2

JP4427038B2 - 液晶表示装置の駆動回路及びその駆動方法

Info

Publication number: JP4427038B2
Application number: JP2006173496A
Authority: JP
Inventors: 哲相張; 鐘勳金; 善暎金
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2005-09-06
Filing date: 2006-06-23
Publication date: 2010-03-03
Anticipated expiration: 2026-06-23
Also published as: US20070052651A1; KR20070027267A; JP2007072440A; KR101222949B1; CN1928979A; US7724230B2; CN100541590C

Description

本発明は、表示装置に係り、特に、データ伝送ラインの数と周波数の大きさを最適化することができる液晶表示装置の駆動回路及びその駆動方法に関する。

近来、陰極線管（Cathode Ray Tube）の短所とされる重さと体積を低減できる各種の平板表示装置が台頭してきている。かかる平板表示装置には、液晶表示装置（Liquid Crystal Display）、電界放出表示装置（Field Emission Display）、プラズマ表示パネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。

なかでも液晶表示装置は、複数のデータラインと複数のゲートラインによって定義される領域に複数の液晶セルが配置され、各液晶セルにスイッチ(Switch)素子である薄膜トランジスタ（Thin Film Transistor）が形成された薄膜トランジスタ基板と、カラーフィルタ（Color Filter）が形成されたカラーフィルタ基板と、これら両基板間に形成された液晶層と、を備える。このような液晶表示装置は、データ信号によって液晶層に電界を形成し液晶層を通過する光の透過率を調節することによって望む画像を表示する。

図１は、従来の液晶表示装置を概略的に示す図である。
従来の液晶表示装置は、図１に示すように、ｎ個のゲートラインＧＬ１〜ＧＬｎとｍ個のデータラインＤＬ１〜ＤＬｍとによって定義される液晶セルを含む液晶パネル１１０と、データラインＤＬ１〜ＤＬｍにアナログデータ信号を供給するデータドライバ１４０と、ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するゲートドライバ１５０と、外部から入力されるデジタルデータ信号ＲＧＢを、液晶パネル１１０の駆動に合わせて整列してデータドライバ１４０に供給するとともに、データドライバ１４０とゲートドライバ１５０を制御するタイミングコントローラ１３０と、を備える。

液晶パネル１１０は、ｎ個のゲートラインＧＬ１〜ＧＬｎとｍ個のデータラインＤＬ１〜ＤＬｍとによって定義される領域に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続される液晶セルと、を備える。薄膜トランジスタＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答してデータラインＤＬ１〜ＤＬｍからのデータ信号を液晶セルに供給する。液晶セルは、液晶を間において対面する共通電極と薄膜トランジスタＴＦＴに接続されたサブピクセル電極とで構成されるので、等価的に液晶キャパシタＣｌｃで表示されることができる。このような液晶セルは、液晶キャパシタＣｌｃに充電されたデータ信号を次のデータ信号が充電されるまで維持させるために、前段ゲートラインに接続されたストレッジキャパシタＣｓｔを備える。

タイミングコントローラ１３０は、外部から供給されるデジタルデータ信号ＲＧＢを、液晶パネル１１０の駆動に合わせて整列してデータドライバ１４０に供給する。また、タイミングコントローラ１３０は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳとゲート制御信号ＧＣＳを生成し、データドライバ１４０とゲートドライバ１５０のそれぞれの駆動タイミングを制御する。

ゲートドライバ１５０は、タイミングコントローラ１３０からのゲート制御信号ＧＣＳに応答してスキャンパルス、すなわち、ゲートハイパルスを順次発生するシフトレジスタを含む。このため、ゲートドライバ１５０は、シフトレジスタを有する複数のゲートドライバ集積回路を備える。

図２は、図１に示すタイミングコントローラと複数のデータドライバ集積回路間の接続構造を示す図である。同図において、データドライバ１４０は、液晶パネル１１０のデータラインＤＬのそれぞれにアナログデータ信号を供給する複数のデータドライバ集積回路２４２を備える。

各データドライバ集積回路２４２は、タイミングコントローラ１３０から供給されるデータ制御信号ＤＣＳによって、タイミングコントローラ１３０からの整列されたデジタルデータ信号Ｄａｔａをアナログデータ信号に変換し、ゲートラインＧＬ１〜ＧＬｎにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログデータ信号をデータラインＤＬ１〜ＤＬｍに供給する。すなわち、各データドライバ集積回路２４２は、データ信号Ｄａｔａの階調に対応する相異なる電圧値を持つ複数のガンマ電圧を生成し、デジタルデータ信号Ｄａｔａの階調値によって一つのガンマ電圧を上記アナログデータ信号として選択してデータラインＤＬ１〜ＤＬｍに供給する。

このような従来の液晶表示装置の駆動装置は、ＣＭＯＳインターフェース方式によってタイミングコントローラ１３０で外部からのデジタルソースデータＲＧＢをＴＴＬ／ＣＭＯＳ（Transistor-Transistor Logic/Complementary Metal Oxide Semiconductor）レベルに変換し、変換されたデータ信号Ｄａｔａを１ポート対１ポートまたは１ポート対２ポート方式でデータドライバ１４０に並列伝送する。

このため、従来の液晶表示装置の駆動装置は、図２に示すように、タイミングコントローラ１３０と各データドライバ集積回路２４２との間に、データ伝送のための複数のデータ伝送ライン２２２及びデータ制御信号ＤＣＳの伝送のための複数の制御信号伝送ライン２２４を備える。

タイミングコントローラ１３０は、ＴＴＬ／ＣＭＯＳレベルのデータ信号Ｄａｔａを複数のデータ伝送ライン２２２に供給すると同時に、データ制御信号ＤＣＳを複数の制御信号伝送ライン２２４に供給する。この制御信号伝送ライン２２４は、複数のクロックラインを含む。

各データドライバ集積回路２４２は、複数のデータ伝送ライン２２２及び複数の制御信号伝送ライン２２４に共通して接続される。これにより、各データドライバ集積回路２４２は、複数の制御信号伝送ライン２２４から供給されるデータ制御信号ＤＣＳによって順次に駆動され、複数のデータ伝送ライン２２２からのデータ信号Ｄａｔａを受信し、受信したデータ信号Ｄａｔａをアナログデータ信号に変換して各データラインＤＬ１〜ＤＬｍに供給する。

一般に、データ伝送ライン２２２の個数が少ないほど液晶表示装置のサイズは小さくなる。しかし、データ伝送ライン２２２の個数が少ないほどこのデータ伝送ライン２２２に沿って供給されるデジタルデータ信号の周波数が増加してしまう。すなわち、データ伝送ライン２２２の個数を減少させると、液晶表示装置のサイズは低減できるが、周波数が増加するという問題につながり、一方、データ伝送ライン２２２の個数を増やすと、液晶表示装置のサイズが増加するという短所があるが、周波数を減少できるという長所が得られる。

したがって、二つの場合における長所を最大化するようにデータ伝送ライン２２２の個数を最適化させることが重要である。

しかしながら、従来の液晶表示装置の駆動回路は、データ伝送ライン２２２の個数が最適化しておらず、周波数が大きく増加したり、液晶表示装置のサイズが大きく増加するという問題点があった。

本発明は上記の従来の問題点を解決するためのもので、その目的は、Ｒ／Ｇ／Ｂデジタルデータ信号を組み合せて２個の新しいデジタルデータ信号を生成し、これをデータ伝送ラインを通じてデータ集積回路に供給することによって周波数に対するデータ伝送ラインの数を大きく減少させることができる液晶表示装置の駆動回路及びその駆動方法を提供することにある。

上記目的を達成するための本発明に係る液晶表示装置の駆動回路は、画像を表現するための相異なる色のｐ（ただし、ｐは、正の整数）個のデジタルデータ信号を組み合わせて新しいｑ（ただし、ｑは、ｐより小さい正の整数）個のデジタルデータ信号を生成し、この生成されたｑ個のデジタルデータ信号をｑ個のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、前記ｑ個のデータ伝送ラインを通じて供給されるｑ個のデジタルデータ信号を組み合せて元のｐ個のデジタルデータ信号に復元し、この復元されたｐ個のデジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、を備えて構成されることを特徴とする。

また、上記目的を達成するための本発明に係る液晶表示装置の駆動回路は、画像を表現するための相異する色の第１デジタルデータ信号を組み合せることによって、前記第１デジタルデータ信号の数よりも少ない第２デジタルデータ信号を生成し、この生成された第２デジタルデータ信号を前記第２デジタルデータ信号と同じ数のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、前記データ伝送ラインを通じて供給される第２デジタルデータ信号を組み合せることによって、前記第１デジタルデータ信号と同じ第３デジタルデータ信号を生成し、この生成された第３デジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、を備えて構成されることを特徴とする。

また、上記目的を達成するための本発明に係る液晶表示装置の駆動方法は、画像を表示するための液晶表示装置の駆動方法において、前記画像を表現するための相異なる色のｐ（ただし、ｐは、正の整数）個のデジタルデータ信号を組み合せて新しいｑ（ただし、ｑは、ｐより小さい正の整数）個のデジタルデータ信号を生成する段階と、前記生成されたｑ個のデジタルデータ信号をｑ個のデータ伝送ラインを通じて伝送する段階と、前記ｑ個のデータ伝送ラインを通じて供給されるｑ個のデジタルデータ信号を組み合せて元のｐ個のデジタルデータ信号に復元する段階と、前記復元されたｐ個のデジタルデータ信号をアナログ変換する段階と、前記アナログに変換されたデジタルデータ信号を液晶パネルに供給する段階と、を備えてなることを特徴とする。

本発明に係る液晶表示装置の駆動回路は、デジタルデータ信号を変調してデータ伝送ラインに供給することによって、デジタルデータ信号が伝送されるデータ伝送ラインの数を最適化させ、これにより、周波数の大きさ及びデータ伝送ラインの数を最適化させることが可能になる。

以下、添付の図面を参照して、本発明に係る液晶表示装置の好適な実施形態について詳細に説明する。

図３は、本発明の実施形態による液晶表示装置を示す図である。

本発明の実施形態による液晶表示装置は、図３に示すように、画像を表示する表示部３１２を有する液晶パネル３１０と、液晶パネル３１０にスキャンパルスを供給する複数のゲートドライバ集積回路ＧＩＣ１〜ＧＩＣｉと、システム（図示せず）から供給される相異なる色のデジタルデータ信号を組み合せて新しいデジタルデータ信号を生成し、この生成されたデジタルデータ信号を複数のデータ伝送ライン群ＴＬ１〜ＴＬｋに供給するタイミングコントローラ３３０と、各データ伝送ライン群ＴＬ１〜ＴＬｋを通じて供給されるデジタルデータ信号を元のデジタルデータ信号に復元し、この復元されたデジタルデータ信号をアナログ信号に変換して液晶パネル３１０に供給する複数のデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋと、を備える。

また、本発明の実施形態による液晶表示装置は、タイミングコントローラ３３０及び電源回路（図示せず）が実装された印刷回路基板（Printed Circuit Board）３２０と、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋが実装され、印刷回路基板３２０と液晶パネル３１０間に取り付けられる複数のデータテープキャリアパッケージ（Tape Carrier package；以下、「ＴＣＰ」という。）３４１と、各ゲートドライバ集積回路ＧＩＣ１〜ＧＩＣｉが実装され、液晶パネル３１０に取り付けられる複数のゲートＴＣＰ３５１と、をさらに備える。

液晶パネル３１０は、マトリクス形態に形成された液晶セルＬＣの光透過率を調節することによって画像を表示する。各液晶セルＬＣは、ゲートラインＧＬとデータラインＤＬとの交差点に接続されたスイッチング素子である薄膜トランジスタを備える。データラインＤＬは、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋからアナログデータ信号が供給される。

各データＴＣＰ３４１は、ＴＡＢ（Tape Automated Bonding）方式によって印刷回路基板３２０と液晶パネル３１０間に取り付けられる。このときに、各データＴＣＰ３４１の入力パッドは、印刷回路基板３２０に電気的に接続され、出力パッドは液晶パネル３１０のデータパッドに電気的に接続される。このような各データＴＣＰ３４１上にはデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋが実装される。

各ゲートＴＣＰ３４１は、ＴＡＢ方式によって液晶パネル３１０のゲートパッドに電気的に接続される。このような各ゲートＴＣＰ３４１上にはゲートドライバ集積回路ＧＩＣ１〜ＧＩＣｉが実装される。

印刷回路基板３２０には、タイミングコントローラ３３０、電源回路（図示せず）、及び各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋに基準ガンマ電圧を供給する基準ガンマ電圧生成部（図示せず）などが実装される。また、印刷回路基板３２０には、各構成要素同士間の電気的接続のための信号配線（図示せず）が形成される。これら信号配線は、データ伝送ライン群ＴＬ１〜ＴＬｋを含む。

タイミングコントローラ３３０は、ユーザーコネクタ（図示せず）を通じて外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳとゲート制御信号ＧＣＳを生成し、複数のデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋと各ゲートドライバ集積回路ＧＩＣ〜ＧＩＣｉの駆動タイミングを制御する。

このようなタイミングコントローラ３３０及びデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋ間の連結関係についてより具体的に説明すると、下記の通りである。

図４は、図３のタイミングコントローラとデータドライバ集積回路間の結合関係を示す図である。

すなわち、図４に示すように、タイミングコントローラ３３０と第１乃至第ｋデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、第１乃至第ｋデータ伝送ライン群ＴＬ１〜ＴＬｋによって互いに接続されている。ここで、各データ伝送ライン群ＴＬ１〜ＴＬｋは、２個のデータ伝送ラインからなる。

具体的に、図４のタイミングコントローラと第１データドライバ集積回路間の接続関係を示す図５を参照すると、第１データ伝送ライン群ＴＬ１は、第１データ伝送ラインＬ１と第２データ伝送ラインＬ２とからなっている。その結果、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、図５に示すように、第１及び第２データ伝送ラインＬ１、Ｌ２を通じてタイミングコントローラ３３０からデジタルデータ信号を受信する。

また、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、タイミングコントローラ３３０から一つのクロック信号を受信する。このため、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋとタイミングコントローラ３３０は、クロック信号を伝送する一つのクロックラインＣＬによって互いに接続されている。

タイミングコントローラ３３０は、システムから供給されるｐ個のデジタルデータ信号を取り込む。ここで、ｐ（ただし、ｐは、正の整数）個のデジタルデータ信号は相異なる色相に対する情報を有する信号であって、一般に、ｐが３の場合、各信号は、赤色に対する情報を有する赤色データデジタル信号、緑色に対する情報を有する緑色デジタルデータ信号、そして青色に対する情報を有する青色デジタルデータ信号を意味する。他の例として、ｐが４の場合、上記の３色のデジタルデータに加えて、白色に対する情報を有する白色デジタルデータ信号が含まれる。

一方、タイミングコントローラ３３０とシステムは、伝送ライン（図示せず）を通じて互いに接続される。タイミングコントローラ３３０とシステムとが３個の伝送ラインによって接続される場合、上記３色のデジタルデータ信号は各伝送ラインを通じて独立してタイミングコントローラ３３０に供給される。すなわち、赤色、緑色、及び青色デジタルデータ信号をいずれも８ビットのデジタルデータ信号とすると、赤色デジタルデータ信号の全てのビットはいずれかの伝送ラインを通じてタイミングコントローラ３３０に順次供給され、緑色デジタルデータ信号の全てのビットは、残り二つの伝送ラインのいずれか一つを通じてタイミングコントローラ３３０に順次供給され、青色データ信号の全てのビットは、残りの一つの伝送ラインを通じてタイミングコントローラ３３０に供給される。

また、タイミングコントローラ３３０は、上記供給された３色のデジタルデータ信号を、新しいｑ（ただし、ｑは、ｐより小さい正の整数）個のデジタルデータ信号に変換する。すなわち、タイミングコントローラ３３０は、３色のデジタルデータ信号を受信し、３色より少ない２色のデジタルデータ信号を生成する。具体的に、タイミングコントローラ３３０は、各デジタルデータ信号のビットを組み合せて新しい２色のデジタルデータ信号を生成する。

一方、タイミングコントローラ３３０がシステムから４個のデジタルデータ信号（すなわち、赤色デジタルデータ信号、緑色デジタルデータ信号、青色デジタルデータ信号、及び白色デジタルデータ信号）を受信する場合、タイミングコントローラ３３０は、上述した方法で４個のデジタルデータ信号を組合せ２個または３個の組合せデジタルデータ信号を生成する。このときに、データ伝送ラインの数は、組合せデジタルデータ信号の数によって変化する。すなわち、データ伝送ラインの数は、組合せデジタルデータ信号の数と同一である。

例えば、図６は、図４に示すタイミングコントローラから出力されるデジタルデータ信号の波形及びクロック信号の波形を示す図であり、タイミングコントローラ３３０は、図６に示すように、赤色デジタルデータ信号Ｄａｔａ＿Ｒの全てのビットＲ０〜Ｒ７と、青色デジタルデータ信号Ｄａｔａ＿Ｂの上位ビットＢ０〜Ｂ３とを組み合せて一つの新しいデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ（以下、‘第１組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ’という。）を生成する。また、タイミングコントローラ３３０は、図６に示すように、緑色デジタルデータ信号Ｄａｔａ＿Ｇの全てのビットＧ０〜Ｇ７と、青色デジタルデータ信号Ｄａｔａ＿Ｂの下位ビットＢ４〜Ｂ７とを組み合せて一つの新しいデジタルデータ信号Ｄａｔａ＿Ｇ／Ｂ（以下、‘第２組合せデジタルデータ信号Ｄａｔａ＿Ｇ／Ｂ'という。）を生成する。

すなわち、タイミングコントローラ３３０は、システムから供給された８ビットの３色のデジタルデータ信号Ｄａｔａ＿Ｒ、Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｂを組み合わせて１２ビットの第１及び第２組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ、Ｄａｔａ＿Ｇ／Ｂを生成する。

そして、タイミングコントローラ３３０は、第１組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂを各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋに供給する。このときに、タイミングコントローラ３３０は、第１組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂを、各第１データ伝送ラインＬ１を通じて各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋに供給する。

また、タイミングコントローラ３３０は、第２組合せデジタルデータ信号Ｄａｔａ＿Ｇ／Ｂを、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋに供給する。このときに、タイミングコントローラ３３０は、第２組合せデジタルデータ信号Ｄａｔａ＿Ｇ／Ｂを、各第２データ伝送ラインＬ２を通じて各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋに供給する。

この際、各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、クロック信号ＣＬＫの各立ち上がりエッジ及び立ち下がりエッジごとに第１及び第２組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ、Ｄａｔａ＿Ｇ／Ｂの各ビットをサンプリングして取り込む。

その後、データドライバ集積回路ＤＩＣ１〜ＤＩＣｋのそれぞれは、自分に供給された第１及び第２組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ、Ｄａｔａ＿Ｇ／Ｂを組み替えて元のデジタルデータ信号に復元する。すなわち、第１及び第２組合せデータ信号のビットを組み替えて元のデジタルデータ信号（赤色デジタルデータ信号Ｄａｔａ＿Ｒ、緑色デジタルデータ信号Ｄａｔａ＿Ｇ、及び青色デジタルデータ信号Ｄａｔａ＿Ｂ）に復元する。そして、この復元されたデジタルデータ信号（Ｄａｔａ＿Ｒ、Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｂ）を液晶パネル３１０の各データラインＤＬに供給する。

このようなデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋの構成についてより詳細に説明すると、下記の通りである。

図７は、図４に示す各データドライバ集積回路の詳細構成図である。
各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、図７に示すように、タイミングコントローラ３３０から第１及び第２組合せデジタルデータ信号Ｄａｔａ＿Ｒ／Ｂ、Ｄａｔａ＿Ｇ／Ｂを受信し、これらのビットを組み替えて元の赤色、緑色、及び青色デジタルデータ信号Ｄａｔａ＿Ｒ、Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｂを生成するデータ復元部７２０と、タイミングコントローラ３３０からのデータ制御信号ＤＣＳのうち、ソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰを用いてサンプリング信号を発生するシフトレジスタ２００と、このサンプリング信号に応じてデータ復元部７２０から供給される１ライン分の赤色、緑色、及び青色デジタルデータ信号Ｄａｔａ＿Ｒ、Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｂを順次サンプリングする第１ラッチ７３０と、データ制御信号ＤＣＳのうちソース出力イネーブル信号ＳＯＥに応じて、第１ラッチ７３０でサンプリングされた１ライン分の赤色、緑色、及び青色デジタルデータ信号Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｇ、Ｄａｔａ＿Ｂを同時に出力する第２ラッチ７４０と、第２ラッチ７４０から供給される１ライン分のデジタルデータ信号をアナログデータ信号に変換して液晶パネル３１０の各データラインＤＬ１〜ＤＬｍに供給するデジタル−アナログ変換器７５０と、を備える。

このように構成された本発明の液晶表示装置において、ｐは３に設定し、ｑは２（各データ伝送ライン群ＴＬ１〜ＴＬｋを構成するデータ伝送ラインＬ１、Ｌ２の数と同一）に設定し、ｋは８に設定することが好ましい。このように設定する場合、本発明の液晶表示装置は、３色のデジタルデータ信号を２色のデジタルデータ信号に変換し、この変換された２色のデジタルデータ信号を２個のデータ伝送ラインを通じて８個のデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋのそれぞれに供給する。

このような実際的構成を有する本発明の液晶表示装置と従来の液晶表示装置とを、周波数及びデータ伝送ラインの数に基づいて比較すると、次の通りである。

表１は、周波数及びデータ伝送ラインの数に基づいて本発明の液晶表示装置と従来の液晶表示装置とを比較説明したものである。

ここで、表１に示す本発明の液晶表示装置、従来のＴＴＬ方式の液晶表示装置、従来のＭｉｎｉ-ＬＶＤ（Slow Voltage Differential Signal）方式の液晶表示装置、及び従来のＰＰＤＳ（Point to Point Differential Signal）方式の液晶表示装置は、１９２０＊１０８０の解像度を有し、８ビットのデジタルデータ信号を受信し、８個のデータドライバ集積回路ＤＩＣ１〜ＤＩＣｋ（各データドライバ集積回路ＤＩＣ１〜ＤＩＣｋは、７２０個のチャネルを有する。）を備える。ここで、ＴＴＬ方式及びＭｉｎｉ−ＬＶＤＳ方式の液晶表示装置は、２ポート対２ポート方式を採用しており、ＰＰＤＳ方式は２ペア方式を採用している。

表１に示すように、本発明の液晶表示装置は、従来のＭｉｎｉ−ＬＶＤＳ方式の液晶表示装置及び従来のＰＰＤＳ方式の液晶表示装置に比べて、より小さい周波数を表す。また、本発明の液晶表示装置は、上記の２種類の従来液晶表示装置に比べて、より少ない数のデータ伝送ライン及びより少ない数のクロックラインを使用する。

一方、本発明の液晶表示装置は、従来のＴＴＬ方式の液晶表示装置に比べてやや高い周波数を表すが、より少ない数のデータ伝送ラインを使用する。ここで、本発明の液晶表示装置のクロックラインの数と前記ＴＴＬ方式の液晶表示装置のクロックラインの数は同一である。

以上では具体的な実施形態及び添付の図面に基づいて本発明を説明してきたが、これに限定されず、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとって明白である。

従来の液晶表示装置を概略的に示す図である。図１に示すタイミングコントローラと複数のデータドライバ集積回路間の接続構造を示す図である。本発明の実施形態による液晶表示装置を示す図である。図３のタイミングコントローラとデータドライバ集積回路間の結合関係を示す図である。図４のタイミングコントローラと第１データドライバ集積回路間の接続関係を示す図である。図４に示すタイミングコントローラから出力されるデジタルデータ信号の波形及びクロック信号の波形を示す図である。図４に示す各データドライバ集積回路の詳細構成図である。

Claims

画像を表示する色に対応する赤色、緑色及び青色のデジタルデータ信号を組み合せて第１及び第２の組み合わせデジタルデータ信号を生成し、前記第１及び第２の組み合わせデジタルデータ信号を第１及び第２のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、
前記タイミングコントローラからの前記第１及び第２の組み合わせデジタルデータ信号を処理して前記赤色、緑色及び青色のデジタルデータ信号に復元し、復元された前記赤色、緑色及び青色のデジタルデータ信号をアナログデータ信号に変換し、そして、前記アナログデータ信号を表示パネルに供給する複数のデータドライバ集積回路とを備え、
前記第１の組み合わせデジタルデータ信号が、前記赤色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の一部のビットとを組み合わせることで生成され、そして、前記第２の組み合わせデジタルデータ信号が、前記緑色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の残りのビットとを組み合せることで生成される、ことを特徴とする表示装置の駆動回路。
前記データドライバ集積回路の各々は、
前記第１及び第２のデータ伝送ラインを通じて供給される前記第１及び第２の組み合わせデジタルデータ信号を処理して、前記赤色、緑色及び青色のデジタルデータ信号に復元するデータ復元部と、
前記タイミングコントローラからのソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生するシフトレジスタと、
前記シフトレジスタから供給されたサンプリング信号に応じて、前記データ復元部からの復元された前記赤色、緑色及び青色のデジタルデータ信号をラッチするラッチ部と、
前記ラッチ部からのラッチされた前記デジタルデータ信号をアナログデータ信号に変換して前記アナログデータ信号を前記表示パネルに供給するデジタル−アナログ変換部と、
を備えることを特徴とする、請求項１に記載の駆動回路。
前記第１及び第２のデータ伝送ラインが、前記タイミングコントローラと前記データドライバ集積回路の各々との間に位置する、ことを特徴とする、請求項１に記載の駆動回路。
前記タイミングコントローラから前記データドライバ集積回路の各々へクロック信号を伝送するクロック信号伝送ラインをさらに備え、前記データドライバ集積回路の各々は、前記クロック信号に応じて、前記第１及び第２の組み合わせデジタルデータ信号をサンプリングする、ことを特徴とする、請求項１に記載の駆動回路。
赤色、緑色及び青色のデジタルデータ信号を受信し、第１及び第２の組み合わせデジタルデータ信号を生成し、そして、前記第１及び第２の組み合わせデジタルデータ信号を第１及び第２のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、
前記第１及び第２の組み合わせデジタルデータ信号を受信し、前記赤色、緑色及び青色のデジタルデータ信号に復元し、復元された前記赤色、緑色及び青色のデジタルデータ信号をアナログデータ信号に変換し、そして、前記アナログデータ信号を表示パネルに供給するデータドライバ集積回路を備え、
前記第１の組み合わせデジタルデータ信号が、前記赤色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の一部のビットとを組み合わせることで生成され、そして、前記第２の組み合わせデジタルデータ信号が、前記緑色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の残りのビットとを組み合せることで生成される、ことを特徴とする、表示装置の駆動回路。
前記データドライバ集積回路は、
前記第１及び第２の組み合わせデジタルデータ信号を処理して前記赤色、緑色及び青色のデジタルデータ信号に復元するデータ復元部と、
前記タイミングコントローラからのソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生するシフトレジスタと、
前記サンプリング信号に応じて、復元された前記赤色、緑色及び青色のデジタルデータ信号をラッチするラッチ部と、
ラッチされた前記デジタルデータ信号をアナログデータ信号に変換して、前記アナログデータ信号を前記表示パネルに供給する変換部と、
を備えることを特徴とする、請求項５に記載の駆動回路。
前記第１の組み合わせデジタルデータ信号は、第１データ伝送ラインを通じて前記タイミングコントローラから前記データドライブ集積回路に伝送され、前記第２の組み合わせデジタルデータ信号は、第２データ伝送ラインを通じて前記タイミングコントローラから前記データドライブ集積回路に伝送されることを特徴とする、請求項５に記載の駆動回路。
画像を表示する色に対応する赤色、緑色及び青色のデジタルデータ信号を組み合せて第１及び第２の組み合わせデジタルデータ信号を生成する段階を備え、前記第１の組み合わせデジタルデータ信号が、前記赤色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の一部のビットとを組み合わせることで生成され、そして、前記第２の組み合わせデジタルデータ信号が、前記緑色のデジタルデータ信号の全てのビットと前記青色のデジタルデータ信号の残りのビットとを組み合せることで生成され、さらに、
前記第１及び第２の組み合わせデジタルデータ信号を第１及び第２のデータ伝送ラインのそれぞれを通じてデータドライバ集積回路へ伝送する段階と、
前記第１及び第２の組み合わせデジタルデータ信号を処理して、前記赤色、緑色及び青色のデジタルデータ信号に復元する段階と、
復元された前記赤色、緑色及び青色のデジタルデータ信号をアナログデータ信号に変換する段階と、
前記アナログデータ信号を表示パネルに供給する段階と、
を備えることを特徴とする、表示装置の駆動方法。
ソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生する段階と、
前記サンプリング信号に応じて、復元された前記赤色、緑色及び青色のデジタルデータ信号をラッチする段階と、
をさらに備えることを特徴とする、請求項８に記載の液晶表示装置の駆動方法。