KR100987669B1

KR100987669B1 - 액정표시장치의 데이터 구동장치

Info

Publication number: KR100987669B1
Application number: KR1020030041123A
Authority: KR
Inventors: 송홍성; 윤상창
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-06-24
Filing date: 2003-06-24
Publication date: 2010-10-13
Also published as: KR20050000654A

Abstract

본 발명은 액정표시장치의 데이터 구동장치에 관한 것으로, 외부로부터 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 데이터들 간의 변화분을 검출하는 비교부와, 상기 비교부로부터 공급되는 상기 데이터를 직렬 인터페이스 방식으로 전송하는 직렬 송신부를 가지는 인터페이스부; 상기 인터페이스부의 상기 직렬 송신부로부터의 상기 데이터를 수신하고 수신된 상기 데이터를 원래의 데이터로 복원하는 복원부와, 상기 복원부로부터 공급되는 상기 복원된 데이터를 병렬 인터페이스 방식에 의해 전송하는 병렬 송신부를 가지는 수신부; 다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널; 상기 다수의 데이터라인들에 상기 복원된 데이터를 공급하기 위한 다수의 데이터 구동부; 및 상기 다수의 데이터 구동부를 제어함과 아울러 상기 수신부로부터의 상기 복원된 데이터를 상기 다수의 데이터 구동부에 공급하는 타이밍 제어부를 구비한다.

Description

액정표시장치의 데이터 구동장치{APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 일반적인 액정표시장치의 구동장치를 개략적으로 나타내는 블록도.

도 2는 도 1에 도시된 타이밍 제어부 및 데이터 구동 IC를 나타내는 블록도.

도 3은 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 구동장치를 나타내는 블록도.

도 4는 도 3에 도시된 인터페이스부 및 수신부를 나타내는 블록도.

도 5는 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치를 나타내는 블록도.

도 6은 도 5에 도시된 타이밍 제어부 및 데이터 구동부를 나타내는 블록도.

도 7은 본 발명의 제 3 실시 예에 따른 타이밍 제어부 및 데이터 구동부를 나타내는 블록도.

도 8은 본 발명의 제 4 실시 예에 따른 타이밍 제어부 및 데이터 구동부를 나타내는 블록도.

도 9는 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 구동장치를 나타내는 블록도.

도 10은 도 9에 도시된 타이밍 제어부를 나타내는 블록도.

도 11은 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 구동장치를 나타내는 블록도.

도 12는 도 11에 도시된 타이밍 제어부 및 데이터 구동부를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

2,102,202,302,402,502,602 : 타이밍 제어부

4,104,204,504,604 : 인쇄회로기판

6,106,206,506,606 : 테이프 캐리어 패키지

8,108,208,308,408,508,608 : 데이터 구동 IC

10,110,210,510,610 : 액정패널

3,503,603 : 제어신호 생성부 5,505,605 : 데이터 정렬부

118 : 인터페이스부 120 : 수신부

150 : 비디오 카드 160,260,360,460 : 직렬 송신부

170,270.370,470,670 : 비교부 180,280,380,480 : 직렬 수신부

185,285,385,485,685 : 복원부 507,607 : 디먹스 어레이

본 발명은 액정표시장치의 데이터 구동장치 및 구동방법에 관한 것으로, 특히 데이터 전송시 데이터의 트랜지션 수를 감소시킴과 아울러 데이터 전송시 발생하는 전자기적 간섭(EMI) 문제를 최소화할 수 있는 액정표시장치의 데이터 구동장치에 관한 것이다.

최근 들어, 전송매체를 통해 전송되는 비디오 데이터는 고품질 영상에 대한 사용자의 욕구를 충족시키기 위하여 그 양이 증대됨과 아울러 사용자가 적절한 시기에 이용할 수 있도록 고속으로 전송되고 있다. 이에 따라, 비디오 데이터의 전송 주파수는 높아지게 되고 비디오 데이터를 전송하기 위한 전송라인의 수가 증가될 수밖에 없다. 이 경우, 증가된 데이터 전송라인들을 통해 높은 주파수를 가지는 비디오 데이터가 동기되어 전송됨에 따라 전자기적 간섭(Electromagnetic Interference; 이하, "EMI"라 함)이 심하게 나타나게 된다.

액정 표시장치(Liquid Crystal Display; 이하, "LCD"라 함)에서는 EMI를 줄이기 위하여 데이터변조 방식으로 데이터의 트랜지션(Transition) 수를 줄이는 방법이나 6버스 방식으로 전송 주파수를 줄이는 방법 등을 채용하고 있다.

도 1은 6버스 방식으로 비디오 데이터를 전송하는 종래 LCD의 데이터 구동장치를 도시한 것이다.

도 1에 도시된 LCD의 데이터 구동장치는 액정패널(10) 상의 데이터라인들을 구동하기 위한 데이터 구동 집적회로(Integrated Circuit; 이하, "IC"라 함)들(8)과, 데이터 구동 IC들(8)의 구동을 제어하기 위한 타이밍 제어부(2)를 구비한다. 데이터 구동 IC들(8) 각각은 테이프 캐리어 패키지(Tape Carrier Package; 이하, "TCP"라 함)(6)에 실장되어 액정패널(10)에 접속된다. 또한 데이터 구동 IC들(8)은 TCP(6) 및 인쇄회로기판(Printed Circuit Board; 이하, "PCB"라 함)(4)을 경유하여 타이밍 제어부(2)에 접속된다.

액정패널(10)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(10)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인 분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정패널(10)은 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

데이터 구동 IC들(8)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(8)은 타이밍 제어부(2)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다.

타이밍 제어부(2)는 데이터 구동 IC(8) 및 게이트 구동 IC의 구동을 제어함과 동시에 데이터 구동 IC(8)에 화소데이터를 공급한다. 이를 위하여 타이밍 제어 부(2)는 도 2에 도시된 바와 같이 제어신호들을 발생하는 제어신호 발생부(3)와, 화소데이터를 6버스 방식에 맞게 정렬하여 공급하는 데이터 정렬부(5)를 구비한다.

제어신호 발생부(3)는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 데이터 구동 IC(8)를 제어하기 위한 데이터 제어신호들(SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들은 데이터 제어신호 버스(16)에 포함되는 각각의 전송라인들을 통해 데이터 구동 IC(8)에 공급된다. 또한 제어신호 발생부(3)는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

데이터 정렬부(5)는 외부로부터 입력된 화소데이터(R, G, B)를 6버스 방식에 맞게 정렬하여 데이터 구동 IC(8)에 공급한다. 다시 말하여, 데이터 정렬부(5)는 화소데이터(R, G, B)를 이븐 화소데이터(RE, GE, BE)와 오드 화소데이터(RO, GO, BO)로 분리하여 3개씩의 오드 화소데이터 버스들(12)과 이븐 화소데이터 버스들(14)을 통해 동시에 데이터 구동 IC(8)에 공급한다. 여기서 화소데이터(R, G, B) 각각이 6비트신호로 구성된다고 가정하는 경우 오드 화소데이터 버스들(12) 및 이븐 화소데이터 버스들(14) 각각은 6개씩의 데이터 전송라인으로 구성되므로 데이터 버스는 총 36개의 데이터 전송라인을 포함하게 된다.

이렇게 종래 LCD의 데이터 구동장치는 6버스 방식으로 화소데이터를 전송함에 따라 전송 주파수를 줄여 EMI가 줄어들게 한다. 그러나, 데이터 전송라인 수가 상대적으로 증가하여 여전히 EMI 문제가 존재하는 문제점이 있다.

따라서, 본 발명의 목적은 데이터 전송시 데이터의 트랜지션 수를 감소시킴과 아울러 데이터 전송시 발생하는 전자기적 간섭(EMI) 문제를 최소화할 수 있는 액정표시장치의 데이터 구동장치를 제공하는데 있다.

본 발명의 다른 목적은 데이터 전송시 주파수를 감소시킴과 아울러 소비전력을 감소시킬 수 있도록 한 액정표시장치의 데이터 구동장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 외부로부터 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 데이터들 간의 변화분을 검출하는 비교부와, 상기 비교부로부터 공급되는 상기 데이터를 직렬 인터페이스 방식으로 전송하는 직렬 송신부를 가지는 인터페이스부; 상기 인터페이스부의 상기 직렬 송신부로부터의 상기 데이터를 수신하고 수신된 상기 데이터를 원래의 데이터로 복원하는 복원부와, 상기 복원부로부터 공급되는 상기 복원된 데이터를 병렬 인터페이스 방식에 의해 전송하는 병렬 송신부를 가지는 수신부; 다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널; 상기 다수의 데이터라인들에 상기 복원된 데이터를 공급하기 위한 다수의 데이터 구동부; 및 상기 다수의 데이터 구동부를 제어함과 아울러 상기 수신부로부터의 상기 복원된 데이터를 상기 다수의 데이터 구동부에 공급하는 타이밍 제어부를 구비한다.
본 발명의 다른 실시 예에 따른 액정표시장치의 데이터 구동장치는 다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널; 외부로부터 병렬 인터페이스 방식으로 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 데이터들 간의 변화분을 검출하는 비교부와, 상기 비교부로부터 공급되는 상기 데이터를 직렬 인터페이스 방식으로 전송하는 직렬 송신부를 가지는 타이밍 제어부; 및 상기 타이밍 제어부의 상기 직렬 송신부로부터 공급되는 상기 데이터를 수신하고 수신된 상기 데이터를 원래의 데이터로 복원하는 복원부와, 상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 복원부로부터의 상기 복원된 데이터를 상기 다수의 데이터라인들에 상기 복원된 데이터를 공급하기 위한 다수의 데이터 구동 집적회로를 가지는 다수의 데이터 구동부를 구비한다.
상기 비교부는 상기 외부로부터 공급되는 상기 데이터를 클럭신호 단위로 지연시키기 위한 다수의 제 1 지연기와, 상기 다수의 제 1 지연기 각각으로부터 출력되는 상기 데이터와 상기 외부로부터 공급되는 데이터를 비교하여 출력하는 다수의 비교기를 포함한다.
상기 복원부는 상기 직렬 송신부로부터 공급되는 상기 데이터를 복원하기 위한 다수의 복원기와, 상기 다수의 복원기 각각으로부터 출력되는 상기 데이터를 클럭신호 단위로 지연시켜 상기 데이터 구동 집적회로에 공급함과 아울러 상기 다수의 복원기 각각에 공급하는 다수의 제 2 지연기를 포함한다.
본 발명의 또 다른 실시 예에 따른 액정표시장치의 데이터 구동장치는 다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널; 상기 다수의 데이터라인들을 구동시키기 위한 다수의 데이터 구동부; 및 외부로부터 공급되는 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 이븐 화소들에 공급될 좌측 이븐 데이터, 상기 액정패널의 우반부 내에 위치하는 우측 이븐 화소들에 공급될 우측 이븐 데이터, 상기 액정패널의 좌반부 내에 위치하는 좌측 오드 화소들에 공급될 좌측 오드 데이터, 및 상기 액정패널의 우반부 내에 위치하는 우측 오드 화소들에 공급될 우측 오드 데이터를 분리하여 상기 다수의 데이터 구동부에 공급함과 아울러 상기 다수의 데이터 구동부를 제어하기 위한 제어신호를 생성하는 타이밍 제어부를 구비하고, 상기 다수의 데이터 구동부 중에서 제 1 내지 제 N/2(단, N은 1이상의 양의 정수) 데이터 구동부에는 상기 좌측 이븐 데이터와 상기 좌측 오드 데이터가 공급되고, 제 N/2+1 내지 제 N 데이터 구동부에는 상기 우측 이븐 데이터와 상기 우측 오드 데이터가 공급된다.
본 발명의 또 다른 실시 예에 따른 액정표시장치의 데이터 구동장치는 다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널; 외부로부터 공급되는 데이터로부터 상기 액정패널의 이븐 화소들에 공급될 이븐 데이터와 상기 액정패널의 오드 화소들에 공급될 오드 데이터로 분리하고 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 이전 데이터와 현재 데이터 간의 변화분을 검출하며 상기 변화분의 데이터들에 포함된 상기 이븐 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 이븐 화소들에 공급될 좌측 이븐 데이터와 상기 액정패널의 우반부 내에 위치하는 우측 이븐 화소들에 공급될 우측 이븐 데이터를 분리하고, 상기 변화분의 데이터들에 포함된 상기 오드 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 좌측 오드 화소들에 공급될 좌측 오드 데이터, 및 상기 액정패널의 우반부 내에 위치하는 우측 오드 화소들에 공급될 우측 오드 데이터를 분리하는 타이밍 제어부; 및 상기 타이밍 제어부로부터의 공급되는 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 복원하고, 상기 타이밍 제어부의 제어 하에 상기 복원된 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 상기 다수의 데이터라인들에 공급하기 위한 다수의 데이터 구동부를 구비하고, 상기 다수의 데이터 구동부에서 제 1 내지 제 N/2(단, N은 1이상의 양의 정수) 데이터 구동부에는 상기 좌측 이븐 및 오드 데이터가 공급되고, 제 N/2+1 내지 제 N 데이터 구동부에는 상기 우측 이븐 및 오드 데이터가 공급된다.

삭제

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 구동장치는 액정패널(110) 상의 데이터라인들을 구동하기 위한 데이터 구동 집적회로(Integrated Circuit; 이하, "IC"라 함)들(108)과, 데이터 구동 IC들(108)의 구동을 제어하기 위한 타이밍 제어부(102)와, 타이밍 제어부(102)에 화소데이터를 공급하는 인터페이스부(118)를 구비한다.

데이터 구동 IC들(108) 각각은 테이프 캐리어 패키지(Tape Carrier Package; 이하, "TCP"라 함)(106)에 실장되어 액정패널(110)에 접속된다. 또한 데이터 구동 IC들(108)은 TCP(106) 및 인쇄회로기판(Printed Circuit Board; 이하, "PCB"라 함)(104)을 경유하여 타이밍 제어부(102)에 접속된다. PCB(104)에는 인터페이스부(118)로부터 송신되는 화소데이터(R, G, B)를 수신하여 타이밍 제어부(102)로 공급하기 위한 수신부(120)가 실장된다.

액정패널(110)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(110)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인 분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정패널(110)은 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

인터페이스부(118)는 도시하지 않은 시스템 본체에 내장된 비디오 카드(150)로부터 공급되는 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 동일할 경우에는 "0" 신호를 다를 경우에는 "1" 신호를 타이밍 제어부(102)에 공급함과 아울러 비디오 카드(150)로부터 제어신호(입력클럭(DCLK), 수평동기신호(H), 수직동기신호(V), 데이터 인에이블(DE) 신호)들을 입력받아 타이밍 제어부(102)로 공급한다. 이 때, 비디오 카드(150)는 화소데이터(R, G, B) 각각의 비트수에 대응되도록 버스라인들을 가지게 된다.

이를 위해, 인터페이스부(118)는 도 4에 도시된 바와 같이 비디오 카드(150)로부터 공급되는 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하기 위한 비교부(170)와, 비교부(170)로부터 출력되는 화소데이터(R, G, B)를 직렬 인터페이스 방식을 이용하여 수신부(120)로 송신하는 직렬 송신부(160)를 구비한 다. 여기서, 인터페이스 방식은 직렬 인터페이스 방식과 병렬 인터페이스 방식으로 구분되며, 시리얼 인터페이스 방식에는 TMDS(Transition Minimized Differential Signalling), 저전압 차동신호(Low Voltage Differential Signaling: LVDS) 등이 사용되고 있으며, 패러럴 인터페이스 방식에는 TTL(Transistor Transistor Logic) 등이 사용되고 있다.

비교부(170)는 클럭신호에 따라 비디오 카드(150)로부터 공급되는 화소데이터(R, G, B)를 1 클럭 단위로 지연시키기 위한 다수의 제 1 D 플립플롭(1721 내지 172n)과, 다수의 제 1 D 플립플롭(1721 내지 172n) 각각으로부터 출력되는 지연된 화소데이터(R, G, B)와 비디오 카드(150)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하기 위한 다수의 제 1 XOR 게이트(1741 내지 174n)를 구비한다. 여기서, XOR 게이트는 XNOR 게이트로 구성될 수 있다.

다수의 제 1 D 플립플롭(1721 내지 172n) 각각은 클럭신호의 에지에 동기되어 비디오 카드(150)로부터 공급되는 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 다수의 제 1 XOR 게이트(1741 내지 174n) 각각에 공급된다. 이러한, 다수의 제 1 D 플립플롭(1721 내지 172n) 각각은 비디오 카드(150)로부터 공급되는 현재 화소데이터(R, G, B)를 지연시켜 이전 화소데이터(R, G, B)가 되도록 한다.

다수의 제 1 XOR 게이트(1741 내지 174n) 각각은 다수의 제 1 D 플립플롭(1721 내지 172n) 각각으로부터 공급되는 이전 화소데이터(R, G, B)와 비디오 카드(150)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하여 동일한 경우에는 "0" 상태의 화소데이터를 출력하고, 다른 경우에는 "1" 상태의 화소데이터를 출력한다. 이러한, 다수의 제 1 XOR 게이트(1741 내지 174n) 각각은 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B) 만을 직렬 송신부(160)로 공급하게 된다.

이와 같이, 비교부(170)는 다수의 제 1 D 플립플롭(1721 내지 172n) 및 다수의 제 1 XOR 게이트(1741 내지 174n)를 이용하여 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 직렬 송신부(160)로 전송하게 된다. 이 때, 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)의 변화량은 일반적인 화소데이터(R, G, B)에서는 크지 않기 때문에 다수의 제 1 XOR 게이트(1741 내지 174n) 각각에서는 거의 모든 화소데이터(R, G, B)가 "0" 상태의 화소 데이터로 출력된다.

직렬 송신부(160)는 다수의 제 1 XOR 게이트(1741 내지 174n) 각각으로부터 공급되는 출력신호를 직렬 인터페이스 방식으로 압축하여 PCB(104)의 수신부(120)로 송신한다. 이 때, 직렬 송신부(160)에서 직렬 인터페이스 방식으로 압축되는 화소데이터(R, G, B)는 다수의 제 1 XOR 게이트(1741 내지 174n) 각각으로부터 거의 모든 화소데이터가 "0" 상태로 공급되기 때문에 거의 "0" 상태의 화소데이터(R, G, B)로 압축된다. 이에 따라, 직렬 송신부(160)는 압축된 화소데이터(R, G, B)를 수신부(120)의 직렬 수신부(180)로 송신시 거의 모든 화소데이터가 "0" 상태이기 때문에 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

수신부(120)는 도 4에 도시된 바와 같이 인터페이스부(118)의 직렬 송신부(160)로부터 송신되는 압축된 화소데이터(R, G, B)를 수신하는 직렬 수신부(180)와, 직렬 수신부(180)로부터 공급되는 화소데이터(R, G, B)를 복원하는 복원부(185)와, 복원부(185)로부터 출력되는 화소데이터(R, G, B)를 병렬 인터페이스 방식을 이용하여 타이밍 제어부(102)로 송신하는 병렬 송신부(190)를 구비한다.

직렬 수신부(180)는 인터페이스부(118)의 직렬 송신부(160)로부터 송신되는 압축된 화소데이터(R, G, B)를 수신하여 복원부(185)에 공급한다.

복원부(185)는 직렬 수신부(180)로부터 공급되는 화소데이터(R, G, B)를 복원하는 다수의 제 2 XOR 게이트(1841 내지 184n)와, 다수의 제 2 XOR 게이트(1841 내지 184n)로부터의 출력신호를 1 클럭 단위로 지연시켜 병렬 송신부(190)로 공급하기 위한 다수의 제 2 D 플립플롭(1821 내지 182n)을 구비한다.

다수의 제 2 XOR 게이트(1841 내지 184n) 각각은 직렬 수신부(180)로부터 공급되는 화소데이터(R, G, B)와 다수의 제 2 D 플립플롭(1821 내지 182n) 각각의 출력신호를 비교하여 비교 결과에 따라 "1" 또는 "0" 상태의 화소데이터(R, G, B)를 다수의 제 2 D 플립플롭(1821 내지 182n) 각각에 공급한다. 이러한, 다수의 제 2 XOR 게이트(1841 내지 184n) 각각은 직렬 수신부(180)로부터 공급되는 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하여 복원된 화소데이터(R, G, B) 만을 병렬 송신부(190)로 공급하게 된다.

다수의 제 2 D 플립플롭(1821 내지 182n) 각각은 클럭신호의 에지에 동기되어 다수의 제 2 XOR 게이트(1841 내지 184n) 각각으로부터 출력되는 복원된 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 병렬 송신부(190)에 공급함과 아 울러 다수의 제 2 XOR 게이트(1841 내지 184n) 각각에 공급한다.

이와 같이, 다수의 제 2 XOR 게이트(1841 내지 184n) 및 다수의 제 2 D 플립플롭(1821 내지 182n)을 이용하여 인터페이스부(118)로부터 직렬 인터페이스 방식에 따라 송신되는 압축된 화소데이터(R, G, B)를 직렬 인터페이스 방식에 따라 수신하고 수신된 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하게 된다.

병렬 송신부(190)는 다수의 제 2 D 플립플롭(1821 내지 182n) 각각으로부터 공급되는 출력신호를 병렬 인터페이스 방식에 의해 타이밍 제어부(102)에 공급한다.

타이밍 제어부(102)는 데이터 구동 IC(108) 및 게이트 구동 IC의 구동을 제어함과 동시에 데이터 구동 IC(108)에 화소데이터를 공급한다. 이를 위하여 타이밍 제어부(102)는 도시하지 않은 제어신호들을 발생하는 제어신호 발생부와, 화소데이터를 6버스 방식에 맞게 정렬하여 공급하는 도시하지 않은 데이터 정렬부를 구비한다.

제어신호 발생부는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 데이터 구동 IC(108)를 제어하기 위한 데이터 제어신호들(SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 데이터 구동 IC(108)에 공급된다. 또한 제어신호 발생부는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

데이터 정렬부는 수신부(120)로부터 입력된 화소데이터(R, G, B)를 6버스 방식에 맞게 정렬하여 데이터 구동 IC(108)에 공급한다. 다시 말하여, 데이터 정렬부는 화소데이터(R, G, B)를 이븐 화소데이터(RE, GE, BE)와 오드 화소데이터(RO, GO, BO)로 분리하여 3개씩의 오드 화소데이터 버스들과 이븐 화소데이터 버스들을 통해 동시에 데이터 구동 IC(108)에 공급한다.

데이터 구동 IC들(108)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(108)은 타이밍 제어부(102)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다.

이와 같은, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 인터페이스부(118)에서 PCB(104)의 수신부(120)에 화소데이터(R, G, B)를 압축하여 전송하기 전에 인터페이스부(118)에서 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B)만을 압축하여 PCB(104)의 수신부로 전송함으로써 데이터 전송시 화소데이터(R, G, B)의 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

도 5를 참조하면, 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치는 액정패널(210) 상의 데이터라인들을 구동하기 위한 데이터 구동 IC들을 포함하는 데이터 구동부(230)와, 데이터 구동부(230)의 구동을 제어하기 위한 타이 밍 제어부(202)와, 타이밍 제어부(202)에 화소데이터를 공급하는 인터페이스부(218)를 구비한다.

데이터 구동부(230)는 TCP(206)에 실장되어 액정패널(210)에 접속된다. 또한 데이터 구동부(230)는 TCP(206) 및 PCB(204)을 경유하여 타이밍 제어부(202)에 접속된다. PCB(204)에는 인터페이스부(218)로부터 송신되는 화소데이터(R, G, B)를 수신하여 타이밍 제어부(202)로 공급하기 위한 수신부(220)가 실장된다.

인터페이스부(218)는 도시하지 않은 시스템 본체에 내장된 비디오 카드(250)로부터 공급되는 화소데이터(R, G, B)를 타이밍 제어부(202)에 공급함과 아울러 비디오 카드(250)로부터 제어신호(입력클럭(DCLK), 수평동기신호(H), 수직동기신호(V), 데이터 인에이블(DE) 신호)들을 입력받아 타이밍 제어부(202)로 공급한다. 이 때, 비디오 카드(250)는 화소데이터(R, G, B) 각각의 비트수에 대응 되도록 버스라인들을 가지게 된다.

수신부(220)는 인터페이스부(218)로부터의 수신된 화소데이터(R, G, B)를 병렬 인터페이스 방식에 의해 타이밍 제어부(202)에 공급한다.

타이밍 제어부(202)는 도 6에 도시된 바와 같이 수신부(220)로부터 공급되는 병렬 인터페이스 방식의 화소데이터(R, G, B)를 수신하는 병렬 수신부(250)와, 병렬 수신부(250)로부터 공급되는 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하기 위한 비교부(270)와, 비교부(270)로부터 출력되는 화소데이터(R, G, B)를 직렬 인터페이스 방식에 의해 데이터 구동부(230)로 송신하는 직렬 송신부(260)를 구비한다.

병렬 수신부(250)는 수신부(220)로부터 송신되는 화소데이터(R, G, B)를 수신하고 수신된 화소데이터(R, G, B)를 데이터 구동부(230)의 구동방식에 알맞게 정렬하여 비교부(270)에 공급한다.

비교부(270)는 클럭신호에 따라 병렬 수신부(250)로부터 공급되는 화소데이터(R, G, B)를 1 클럭 단위로 지연시키기 위한 다수의 제 1 D 플립플롭(2721 내지 272n)과, 다수의 제 1 D 플립플롭(2721 내지 272n) 각각으로부터 출력되는 지연된 화소데이터(R, G, B)와 병렬 수신부(250)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하기 위한 다수의 제 1 XOR 게이트(2741 내지 274n)를 구비한다. 여기서, XOR 게이트는 XNOR 게이트로 구성될 수 있다.

다수의 제 1 D 플립플롭(2721 내지 272n) 각각은 클럭신호의 에지에 동기되어 병렬 수신부(250)로부터 공급되는 화소데이터(R, G, B)를 1 클럭신호의 간격만 큼 지연시켜 다수의 제 1 XOR 게이트(2741 내지 274n) 각각에 공급된다. 이러한, 다수의 제 1 D 플립플롭(2721 내지 272n) 각각은 병렬 수신부(250)로부터 공급되는 현재 화소데이터(R, G, B)를 지연시켜 이전 화소데이터(R, G, B)가 되도록 한다.

다수의 제 1 XOR 게이트(2741 내지 274n) 각각은 다수의 제 1 D 플립플롭(2721 내지 272n) 각각으로부터 공급되는 이전 화소데이터(R, G, B)와 병렬 수신부(250)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하여 동일한 경우에는 "0" 상태의 화소데이터를 출력하고, 다른 경우에는 "1" 상태의 화소데이터를 출력한다. 이러한, 다수의 제 1 XOR 게이트(2741 내지 274n) 각각은 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B) 만을 직렬 송신부(260)로 공급하게 된다.

이와 같이, 타이밍 제어부(202)의 비교부(270)는 다수의 제 1 D 플립플롭(2721 내지 272n) 및 다수의 제 1 XOR 게이트(2741 내지 274n)를 이용하여 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 직렬 송신부(260)로 전송하게 된다. 이 때, 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)의 변화량은 일반적인 화소데이터(R, G, B)에서는 크지 않기 때문에 다수의 제 1 XOR 게이트(2741 내지 274n) 각각에서는 거의 모든 화소데이터(R, G, B)가 "0" 상태의 화소 데이터로 출력된다.

직렬 송신부(260)는 다수의 제 1 XOR 게이트(2741 내지 274n) 각각으로부터 공급되는 출력신호를 직렬 인터페이스 방식으로 압축하여 데이터 구동부(230)로 송신한다. 이 때, 직렬 송신부(260)에서 직렬 인터페이스 방식으로 압축되는 화소데 이터(R, G, B)는 다수의 제 1 XOR 게이트(2741 내지 274n) 각각으로부터 거의 모든 화소데이터가 "0" 상태로 공급되기 때문에 거의 "0" 상태의 화소데이터(R, G, B)로 압축된다.

이에 따라, 직렬 송신부(260)는 압축된 화소데이터(R, G, B)를 데이터 구동부(230)의 직렬 수신부(280)로 송신시 거의 모든 화소데이터가 "0" 상태이기 때문에 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

데이터 구동부(230)는 타이밍 제어부(202)의 직렬 송신부(260)로부터의 송신되는 압축된 화소데이터(R, G, B)를 수신하는 직렬 수신부(280)와, 직렬 수신부(280)로부터 공급되는 화소데이터(R, G, B)를 복원하는 복원부(285)와, 복원부(285)로부터 출력되는 화소데이터(R, G, B)를 병렬 인터페이스 방식에 의해 액정패널(210)의 데이터라인들에 병렬로 공급하기 위한 데이터 구동 IC(208)를 구비한다.

직렬 수신부(280)는 타이밍 제어부(202)의 직렬 송신부(260)로부터 송신되는 압축된 화소데이터(R, G, B)를 수신하여 복원부(285)에 공급한다.

복원부(285)는 직렬 수신부(280)로부터 공급되는 화소데이터(R, G, B)를 복원하는 다수의 제 2 XOR 게이트(2841 내지 284n)와, 다수의 제 2 XOR 게이트(2841 내지 284n)로부터의 출력신호를 1 클럭 단위로 지연시켜 데이터 구동 IC(208)로 공급하기 위한 다수의 제 2 D 플립플롭(2821 내지 282n)을 구비한다.

다수의 제 2 XOR 게이트(2841 내지 284n) 각각은 직렬 수신부(280)로부터 공급되는 화소데이터(R, G, B)와 다수의 제 2 D 플립플롭(2821 내지 282n) 각각의 출 력신호를 비교하여 비교 결과에 따라 "1" 또는 "0" 상태의 화소데이터(R, G, B)를 다수의 제 2 D 플립플롭(2821 내지 282n) 각각에 공급한다. 이러한, 다수의 제 2 XOR 게이트(2841 내지 284n) 각각은 직렬 수신부(280)로부터 공급되는 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하여 복원된 화소데이터(R, G, B) 만을 데이터 구동 IC들(208)로 공급하게 된다.

다수의 제 2 D 플립플롭(2821 내지 282n) 각각은 클럭신호의 에지에 동기되어 다수의 제 2 XOR 게이트(2841 내지 284n) 각각으로부터 출력되는 복원된 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 데이터 구동 IC들(208)에 공급함과 아울러 다수의 제 2 XOR 게이트(2841 내지 284n) 각각에 공급한다.

이와 같이, 복원부(285)는 다수의 제 2 XOR 게이트(2841 내지 284n) 및 다수의 제 2 D 플립플롭(2821 내지 282n)을 이용하여 직렬 수신부(280)로부터 공급되는 압축된 화소데이터(R, G, B)를 수신하고 수신된 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하게 된다.

데이터 구동 IC들(208)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(208)은 타이밍 제어부(202)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터(R, G, B)를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다.

이와 같은, 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동 장치 및 구동방법은 타이밍 제어부(202)에서 데이터 구동부(230)에 화소데이터(R, G, B)를 압축하여 전송하기 전에 타이밍 제어부(202)에서 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B)만을 압축하여 데이터 구동부(230)로 전송함으로써 데이터 전송시 화소데이터(R, G, B)의 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

도 7을 참조하면, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동장치에서 타이밍 제어부(302) 및 데이터 구동부(330)를 제외한 다른 구성요소들은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치와 동일하다. 따라서, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동장치에서는 타이밍 제어부(302) 및 데이터 구동부(330)를 제외한 다른 구성요소들에 대한 설명은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치에 대한 설명으로 대신하기로 한다.

본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동장치에서는 타이밍 제어부(302)는 수신부(320)로부터 공급되는 병렬 인터페이스 방식의 화소데이터(R, G, B)를 수신하는 병렬 수신부(350)와, 병렬 수신부(350)로부터 공급되는 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하기 위한 비교부(370)와, 비교부(370)로부터 출력되는 화소데이터(R, G, B)를 직렬 인터페이스 방식에 의해 데이터 구동부(330)로 송신하는 직렬 송신부(360)와, 데이터 구동부(330)의 구동을 제어하기 위한 제어신호를 생성하는 제어신호 발생부(303)를 구비한다.

제어신호 발생부는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수 직 동기신호들(H, V)을 이용하여 데이터 구동부(330)를 제어하기 위한 데이터 제어신호들(DCS, 즉 SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(DCS)은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 데이터 구동부(330)에 공급된다. 또한 제어신호 발생부는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

병렬 수신부(350)는 수신부(320)로부터 송신되는 화소데이터(R, G, B)를 수신하고 수신된 화소데이터(R, G, B)를 데이터 구동부(330)의 구동방식에 알맞게 정렬하여 비교부(370)에 공급한다.

비교부(370)는 클럭신호에 따라 병렬 수신부(350)로부터 공급되는 화소데이터(R, G, B)를 1 클럭 단위로 지연시키기 위한 다수의 제 1 D 플립플롭(3721 내지 372n)과, 다수의 제 1 D 플립플롭(3721 내지 372n) 각각으로부터 출력되는 지연된 화소데이터(R, G, B)와 병렬 수신부(350)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하기 위한 다수의 제 1 XOR 게이트(3741 내지 374n)를 구비한다. 여기서, XOR 게이트는 XNOR 게이트로 구성될 수 있다.

다수의 제 1 D 플립플롭(3721 내지 372n) 각각은 클럭신호의 에지에 동기되어 병렬 수신부(350)로부터 공급되는 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 다수의 제 1 XOR 게이트(3741 내지 374n) 각각에 공급된다. 이러한, 다수의 제 1 D 플립플롭(3721 내지 372n) 각각은 병렬 수신부(350)로부터 공급되는 현재 화소데이터(R, G, B)를 지연시켜 이전 화소데이터(R, G, B)가 되도록 한다.

다수의 제 1 XOR 게이트(3741 내지 374n) 각각은 다수의 제 1 D 플립플롭(3721 내지 372n) 각각으로부터 공급되는 이전 화소데이터(R, G, B)와 병렬 수신부(350)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하여 동일한 경우에는 "0" 상태의 화소데이터를 출력하고, 다른 경우에는 "1" 상태의 화소데이터를 출력한다. 이러한, 다수의 제 1 XOR 게이트(3741 내지 374n) 각각은 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B) 만을 직렬 송신부(360)로 공급하게 된다.

이와 같이, 타이밍 제어부(302)의 비교부(370)는 다수의 제 1 D 플립플롭(3721 내지 372n) 및 다수의 제 1 XOR 게이트(3741 내지 374n)를 이용하여 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 직렬 송신부(360)로 전송하게 된다. 이 때, 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)의 변화량은 일반적인 화소데이터(R, G, B)에서는 크지 않기 때문에 다수의 제 1 XOR 게이트(3741 내지 374n) 각각에서는 거의 모든 화소데이터(R, G, B)가 "0" 상태의 화소 데이터로 출력된다.

직렬 송신부(360)는 다수의 제 1 XOR 게이트(3741 내지 374n) 각각으로부터 공급되는 출력신호를 직렬 인터페이스 방식으로 압축하여 데이터 구동부(330)로 송신한다. 이 때, 직렬 송신부(360)에서 직렬 인터페이스 방식으로 압축되는 화소데이터(R, G, B)는 다수의 제 1 XOR 게이트(3741 내지 374n) 각각으로부터 거의 모든 화소데이터가 "0" 상태로 공급되기 때문에 거의 "0" 상태의 화소데이터(R, G, B)로 압축된다.

이에 따라, 직렬 송신부(360)는 압축된 화소데이터(R, G, B)를 데이터 구동부(330)의 직렬 수신부(380)로 송신시 거의 모든 화소데이터가 "0" 상태이기 때문에 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

이러한, 타이밍 제어부(302)에서 화소데이터(R, G, B)가 데이터 구동부(330)에 전송될 때 데이터 구동부(330)의 구동시작 포인트에서의 화소데이터 (R, G, B)는 변화된 화소데이터(R, G, B)가 아닌 원래의 화소데이터(R, G, B)를 타이밍 제어부(302)에서 데이터 구동부(330)로 전송하는 구조를 필요하게 된다. 이에 따라, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법에서는 다수의 데이터 구동부(330)의 구동 시작 포인트에서 해당하는 화소데이터(R, G, B) 전송시 타이밍 제어부(302)의 제어신호 발생부(303)로부터 출력되는 소스 스타트 펄스(SSP)를 이용하여 다수의 제 1 D 플립플롭(3721 내지 372n) 각각을 클리어(Clear) 시키게 된다. 따라서, 다수의 데이터 구동부(330)의 구동 시작 포인트에서 타이밍 제어부(302)로부터 다수의 데이터 구동부(330) 각각에 공급되는 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)가 그대로 전송된다.

다수의 데이터 구동부(330) 각각은 타이밍 제어부(302)의 직렬 송신부(360)로부터의 송신되는 압축된 화소데이터(R, G, B)를 수신하는 직렬 수신부(3801 내지 380n)와, 직렬 수신부(3801 내지 380n)로부터 공급되는 화소데이터(R, G, B)를 복원하는 복원부(3851 내지 385n)와, 복원부(3851 내지 385n)로부터 출력되는 화소데이터(R, G, B)를 병렬 인터페이스 방식에 의해 액정패널의 데이터라인들에 병렬로 공급하기 위한 데이터 구동 IC(3081 내지 308n)를 구비한다.

다수의 직렬 수신부(3801 내지 380n) 각각은 타이밍 제어부(302)의 직렬 송신부(360)로부터 송신되는 압축된 화소데이터(R, G, B)를 수신하여 복원부(3851 내지 385n)에 공급한다.
다수의 복원부(3851 내지 385n) 각각은 직렬 수신부(3801 내지 380n)로부터 공급되는 화소데이터(R, G, B)를 복원하는 다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n)와, 다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n)로부터의 출력신호를 1 클럭 단위로 지연시켜 데이터 구동 IC(3081 내지 308n)로 공급하기 위한 다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 ~ 3822n)을 구비한다.
다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n) 각각은 직렬 수신부(3801 ~ 380n)로부터 공급되는 화소데이터(R, G, B)와 다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 ~ 3822n) 각각의 출력신호를 비교하여 비교 결과에 따라 "1" 또는 "0" 상태의 화소데이터(R, G, B)를 다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 ~ 3822n) 각각에 공급한다. 이러한, 다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n) 각각은 직렬 수신부(3801 ~ 380n)로부터 공급되는 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하여 복원된 화소데이터(R, G, B) 만을 데이터 구동 IC들(3081 내지 308n)로 공급하게 된다.
다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 ~ 3822n) 각각은 클럭신호의 에지에 동기되어 다수의 제 2 XOR 게이트(38411 ~ 3841n, ~38421 ~ 3842n) 각각으로부터 출력되는 복원된 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 데이터 구동 IC들(3081 내지 308n)에 공급함과 아울러 다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n) 각각에 공급한다.
이와 같이, 복원부(3851 내지 385n)는 다수의 제 2 XOR 게이트(38411 ~ 3841n, 38421 ~ 3842n) 및 다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 ~ 3822n)을 이용하여 직렬 수신부(3801 내지 380n)로부터 공급되는 압축된 화소데이터(R, G, B)를 수신하고 수신된 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하게 된다.

삭제

데이터 구동 IC들(3081 내지 308n)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(3081 내지 308n)은 타이밍 제어부(302)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터(R, G, B)를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다. 이 때, 데이터 구동 IC들(3081 내지 308n) 중 전단의 데이터 구동 IC에 모든 화소데이터(R, G, B)가 공급되면 전단의 데이터 구동 IC는 다음 단의 데이터 구동 IC에 캐리(Carry) 신호를 공급한다. 이에 따라, 다음 단의 데이터 구동 IC는 전단의 데이터 구동 IC로부터 공급되는 캐리신호에 응답하여 타이밍 제어부(302)로부터 화소데이터(R, G, B)를 공급받게 된다. 이 때, 전단의 데이터 구동 IC가 구동될 경우 다음 단의 데이터 구동 IC는 동작을 하지 않기 때문에 다음 단의 데이터 구동 IC의 제 2 D 플립플롭(38221 ~ 3821n, 38221 ~ 3822n)의 상태가 변하지 않게 된다. 이로 인하여, 다음 단의 데이터 구동 IC에서 화소데이터(R, G, B) 복원시 오류를 발생할 수 있다.
이를 해결하기 위하여, 본 발명의 액정표시장치의 데이터 구동장치 및 구동방법에서는 데이터 구동 IC들(3081 ~ 308n)은 1 수평기간 단위로 클리어된다. 구체적으로, 다수의 데이터 구동부(330)에서는 타이밍 제어부(302)의 제어신호 발생부(303)로부터 공급되는 소스 출력 인에이블(SOE) 신호에 의해 액정패널에 화소전압신호가 공급된 후, 블랭킹 구간 동안에 타이밍 제어부(302)의 제어신호 발생부(303)로부터 출력되는 소스 스타트 펄스(SSP)를 이용하여 데이터 구동 IC들(3081 내지 308n) 각각의 다수의 제 2 D 플립플롭(38211 ~ 3821n, 38221 내지 3822n)을 클리어(Clear) 시키게 된다. 따라서, 1 수평 단위마다 클리어된 데이터 구동 IC들(3081 ~ 308n)에는 타이밍 제어부(303)로부터 화소데이터(R, G, B)가 공급됨으로써 화소데이터(R, G, B) 복원시 발생되는 오류를 방지할 수 있다.

삭제

이와 같은, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동 장치 및 구동방법은 타이밍 제어부(302)에서 데이터 구동부들(330)에 화소데이터(R, G, B)를 압축하여 전송하기 전에 타이밍 제어부(302)에서 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B)만을 압축하여 데이터 구동부들(330)로 전송함으로써 데이터 전송시 화소데이터(R, G, B)의 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

또한, 본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동 장치 및 구동방법은 타이밍 제어부(302)에서 데이터 구동부들(330)로 화소데이터(R, G, B) 전송시 전단의 데이터 구동 IC에 공급된 화소데이터(R, G, B)가 다음 단의 데이터 구동 IC에 영향이 미치게 되므로 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원할 수 있다.

도 8을 참조하면, 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동장치에서 타이밍 제어부(402) 및 데이터 구동부(430)를 제외한 다른 구성요소들은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치와 동일하다. 따라서, 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동장치에서는 타이밍 제어부(402) 및 데이터 구동부(430)를 제외한 다른 구성요소들에 대한 설명은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치에 대한 설명으로 대신하기로 한다.

본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동장치에서는 타이밍 제어부(402)는 수신부(420)로부터 공급되는 병렬 인터페이스 방식의 화소데이터(R, G, B)를 수신하는 병렬 수신부(450)와, 병렬 수신부(450)로부터 공급되는 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하기 위한 비교부(470)와, 비교부(470)로부터 출력되는 화소데이터(R, G, B)를 직렬 인터페이스 방식에 의해 데이터 구동부(430)로 송신하는 직렬 송신부(460)와, 데이터 구동부(430)의 구동을 제어하기 위한 제어신호를 생성하는 제어신호 발생부(403)를 구비한다.

제어신호 발생부는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수 직 동기신호들(H, V)을 이용하여 데이터 구동부(430)를 제어하기 위한 데이터 제어신호들(DCS, 즉 SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(DCS)은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 데이터 구동부(430)에 공급된다. 또한 제어신호 발생부는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

병렬 수신부(450)는 수신부(420)로부터 송신되는 화소데이터(R, G, B)를 수신하고 수신된 화소데이터(R, G, B)를 데이터 구동부(430)의 구동방식에 알맞게 정렬하여 비교부(470)에 공급한다.

비교부(470)는 클럭신호에 따라 병렬 수신부(450)로부터 공급되는 화소데이터(R, G, B)를 1 클럭 단위로 지연시키기 위한 다수의 제 1 D 플립플롭(4721 내지 472n)과, 다수의 제 1 D 플립플롭(4721 내지 472n) 각각으로부터 출력되는 지연된 화소데이터(R, G, B)와 병렬 수신부(450)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하기 위한 다수의 제 1 XOR 게이트(4741 내지 474n)를 구비한다. 여기서, XOR 게이트는 XNOR 게이트로 구성될 수 있다.

다수의 제 1 D 플립플롭(4721 내지 472n) 각각은 클럭신호의 에지에 동기되어 병렬 수신부(450)로부터 공급되는 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 다수의 제 1 XOR 게이트(4741 내지 474n) 각각에 공급된다. 이러한, 다수의 제 1 D 플립플롭(4721 내지 472n) 각각은 병렬 수신부(450)로부터 공급되는 현재 화소데이터(R, G, B)를 지연시켜 이전 화소데이터(R, G, B)가 되도록 한다.
다수의 제 1 XOR 게이트(4741 내지 474n) 각각은 다수의 제 1 D 플립플롭(4721 내지 472n) 각각으로부터 공급되는 이전 화소데이터(R, G, B)와 병렬 수신부(450)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하여 동일한 경우에는 "0" 상태의 화소데이터를 출력하고, 다른 경우에는 "1" 상태의 화소데이터를 출력한다. 이러한, 다수의 제 1 XOR 게이트(4741 내지 474n) 각각은 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B) 만을 직렬 송신부(460)로 공급하게 된다.
이와 같이, 타이밍 제어부(402)의 비교부(470)는 다수의 제 1 D 플립플롭(4721 내지 472n) 및 다수의 제 1 XOR 게이트(4741 내지 474n)를 이용하여 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 직렬 송신부(460)로 전송하게 된다. 이 때, 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)의 변화량은 일반적인 화소데이터(R, G, B)에서는 크지 않기 때문에 다수의 제 1 XOR 게이트(4741 내지 474n) 각각에서는 거의 모든 화소데이터(R, G, B)가 "0" 상태의 화소 데이터로 출력된다.
직렬 송신부(460)는 다수의 제 1 XOR 게이트(4741 내지 474n) 각각으로부터 공급되는 출력신호를 직렬 인터페이스 방식으로 압축하여 데이터 구동부(430)로 송신한다. 이 때, 직렬 송신부(460)에서 직렬 인터페이스 방식으로 압축되는 화소데이터(R, G, B)는 다수의 제 1 XOR 게이트(4741 내지 474n) 각각으로부터 거의 모든 화소데이터가 "0" 상태로 공급되기 때문에 거의 "0" 상태의 화소데이터(R, G, B)로 압축된다.
이에 따라, 직렬 송신부(460)는 압축된 화소데이터(R, G, B)를 데이터 구동부(430)의 직렬 수신부(480)로 송신시 거의 모든 화소데이터가 "0" 상태이기 때문에 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.
다수의 데이터 구동부(430) 각각은 타이밍 제어부(402)의 직렬 송신부(460)로부터의 송신되는 압축된 화소데이터(R, G, B)를 수신하는 직렬 수신부(4801 내지 480n)와, 직렬 수신부(4801 내지 480n)로부터 공급되는 화소데이터(R, G, B)를 복원하는 복원부(4851 내지 485n)와, 복원부(4851 내지 485n)로부터 출력되는 화소데이터(R, G, B)를 병렬 인터페이스 방식에 의해 액정패널의 데이터라인들에 병렬로 공급하기 위한 데이터 구동 IC(4081 내지 408n)를 구비한다.
다수의 직렬 수신부(4801 내지 480n) 각각은 타이밍 제어부(402)의 직렬 송신부(460)로부터 송신되는 압축된 화소데이터(R, G, B)를 수신하여 복원부(4851 내지 485n)에 공급한다.
다수의 복원부(4851 내지 485n) 각각은 직렬 수신부(4801 내지 480n)로부터 공급되는 화소데이터(R, G, B)를 복원하는 다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n)와, 다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n)로부터의 출력신호를 1 클럭 단위로 지연시키기 위한 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n)과, 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n)으로부터의 출력신호를 1 클럭 단위로 지연시켜 데이터 구동 IC(4081 내지 408n)로 공급하기 위한 다수의 제 3 D 플립플롭(48611 ~ 4861n, 48621 ~ 4862n)을 구비한다.
다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n) 각각은 직렬 수신부(4801 내지 480n)로부터 공급되는 화소데이터(R, G, B)와 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n) 각각의 출력신호를 비교하여 비교 결과에 따라 "1" 또는 "0" 상태의 화소데이터(R, G, B)를 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n) 각각에 공급한다. 이러한, 다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n) 각각은 직렬 수신부(4801 내지 480n)로부터 공급되는 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하여 복원된 화소데이터(R, G, B) 만을 데이터 구동 IC들(4081 내지 408n)로 공급하게 된다.
다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n) 각각은 타이밍 제어부(402)의 제어신호 발생부(403)로부터 공급되는 소스 스타트 펄스(SSP)에 동기되어 다수의 제 2 XOR 게이트(48411 ~ 4841n, ~ 48421 ~ 4842n) 각각으로부터 출력되는 복원된 화소데이터(R, G, B)를 1클럭 단위로 지연시켜 데이터 구동 IC들(4081 내지 408n)에 공급함과 아울러 다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n) 각각에 공급한다.
다수의 제 3 D 플립플롭(48611 ~ 4861n, 48621 내지 4862n) 각각은 데이터 구동 IC들(4081 내지 408n) 내부에서 발생되는 내부 캐리신호(Carry)에 동기되어 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n)으로부터의 출력신호를 1 클럭 단위로 지연시켜 데이터 구동 IC들(4081 내지 408n)에 공급한다. 이에 따라, 다수의 제 3 D 플립플롭(48611 ~ 4861n, 48621 ~ 4862n) 각각으로부터 출력되는 복원된 화소데이터(R, G, B)를 원하는 데이터 구동 IC들(4081 내지 408n)의 레지스터에 저장할 수 있다.
이와 같이, 복원부(4851 내지 485n)는 다수의 제 2 XOR 게이트(48411 ~ 4841n, 48421 ~ 4842n)와, 다수의 제 2 및 제 3 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n, 48211 내지 4821n, 48221 ~ 4822n)을 이용하여 직렬 수신부(4801 내지 480n)로부터 공급되는 압축된 화소데이터(R, G, B)를 수신하고 수신된 압축된 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원하게 된다.
데이터 구동 IC들(4081 내지 408n)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(4081 내지 408n)은 타이밍 제어부(402)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터(R, G, B)를 내부 캐리신호(Carry)에 따라 순차적으로 래치함과 아울러 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다. 이 때, 데이터 구동 IC들(4081 내지 408n) 중 전단의 데이터 구동 IC에 모든 화소데이터(R, G, B)가 공급되면 전단의 데이터 구동 IC는 다음 단의 데이터 구동 IC에 캐리신호를 공급한다. 이에 따라, 다음 단의 데이터 구동 IC는 전단의 데이터 구동 IC로부터 공급되는 캐리신호에 응답하여 타이밍 제어부(402)로부터 화소데이터(R, G, B)를 공급받게 된다. 이 때, 전단의 데이터 구동 IC가 구동될 경우 다음 단의 데이터 구동 IC는 동작을 하지 않기 때문에 다음 단의 데이터 구동 IC의 제 2 D 플립플롭(48221 ~ 4821n, 48221 내지 4822n)의 상태가 변하지 않게 된다. 이로 인하여, 다음 단의 데이터 구동 IC에서 화소데이터(R, G, B) 복원시 오류를 발생할 수 있다.
이를 해결하기 위하여, 본 발명의 액정표시장치의 데이터 구동장치 및 구동방법에서는 데이터 구동 IC들(4081 내지 408n)은 1 수평 단위로 클리어된다. 구체적으로, 다수의 데이터 구동부(430)에서는 상술한 바와 같이 타이밍 제어부(402)의 제어신호 발생부(403)로부터 출력되는 소스 스타트 펄스(SSP)를 이용하여 다수의 제 2 D 플립플롭(48211 ~ 4821n, 48221 내지 4822n)을 구동시키게 된다. 따라서, 소스 스타트 펄스(SSP)에 의해 제 2 D 플립플롭(48211 ~ 4821n, 48221 ~ 4822n)이 구동되기 때문에 상술한 다음 단들의 데이터 구동 IC에서 화소데이터(R, G, B) 복원시 오류를 방지할 수 있다.
이와 같은, 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동 장치 및 구동방법은 타이밍 제어부(402)에서 데이터 구동부들(430)에 화소데이터(R, G, B)를 압축하여 전송하기 전에 타이밍 제어부(402)에서 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B)만을 압축하여 데이터 구동부들(430)로 전송함으로써 데이터 전송시 화소데이터(R, G, B)의 데이터의 트랜지션의 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.
또한, 본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동 장치 및 구동방법은 타이밍 제어부(402)에서 데이터 구동부들(430)로 화소데이터(R, G, B) 전송시 전단의 데이터 구동 IC에 공급된 화소데이터(R, G, B)가 다음 단의 데이터 구동 IC에 영향이 미치게 되므로 화소데이터(R, G, B)를 원래의 화소데이터(R, G, B)로 복원할 수 있다.

삭제

도 9를 참조하면, 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 구동장치는 액정패널(510) 상의 데이터라인들을 구동하기 위한 데이터 구동 IC들(5081 내지 508n)과, 데이터 구동 IC들(5081 내지 508n)의 구동을 제어함과 아울러 외부로부터 공급되는 화소데이터(R, G, B)를 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 데이터 구동 IC들(5081 내지 508n)에 공급하기 위한 타이밍 제어부(502)를 구비한다.

데이터 구동 IC들(5081 내지 508n) 각각은 TCP(506)에 실장되어 액정패널(510)에 접속된다. 또한 데이터 구동 IC들(5081 내지 508n)은 TCP(506) 및 PCB(504)을 경유하여 타이밍 제어부(502)에 접속된다.

액정패널(510)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(510)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인 분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정패널(510)은 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

타이밍 제어부(502)는 도 10에 도시된 바와 같이 데이터 구동 IC(5081 내지 508n) 및 게이트 구동 IC의 구동을 제어함과 동시에 데이터 구동 IC(5081 내지 508n)에 화소데이터를 공급한다. 이를 위하여 타이밍 제어부(502)는 제어신호들(DCS)을 발생하는 제어신호 발생부(503)와, 화소데이터(R, G, B)를 오드 및 이븐 화소데이터(RO, RE)로 분리하는 데이터 정렬부(505) 및 데이터 정렬부(505)로부터의 오드 및 이븐 화소데이터(RO, RE)를 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 데이터 구동 IC(5081 내지 508n)에 교번적으로 공급하는 디먹스 어레이를 구비한다.

제어신호 발생부(503)는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 데이터 구동 IC(5081 내지 508n)를 제어하기 위한 데이터 제어신호들(DCS, 즉 SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(DCS)은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 데이터 구동 IC들(5081 내지 508n)에 공급된다. 또한 제어신호 발생부(503)는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

데이터 정렬부(505)는 외부로부터 입력된 화소데이터(R, G, B)를 이븐 화소데이터(DE)와 오드 화소데이터(DO)로 분리하여 디먹스 어레이에 공급한다.

디먹스 어레이는 데이터 정렬부(505)로부터 공급되는 이븐 화소데이터(DE)와 오드 화소데이터(DO) 각각을 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 데이터 구동 IC들(5081 내지 508n)에 공급한다.

구체적으로, 디먹스 어레이에 의해 선택적으로 출력되는 이븐 화소데이터(DE) 중 좌측 이븐 화소데이터(LDE)는 데이터 구동 IC들(5081 내지 508n) 중 제 1 내지 제 n/2 데이터 구동 IC들(5081 내지 508n/2)에 공급되고, 우측 이븐 화소데이터(RDE)는 데이터 구동 IC들(5081 내지 508n) 중 제 n/2+1 내지 제 n 데이터 구동 IC들(508n/2+1 내지 508n)에 공급된다. 또한, 디먹스 어레이에 의해 선택적으로 출력되는 오드 화소데이터(DO) 중 좌측 오드 화소데이터(LDO)는 데이터 구동 IC들(5081 내지 508n) 중 제 1 내지 제 n/2 데이터 구동 IC들(5081 내지 508n/2)에 공급되고, 우측 오드 화소데이터(RDO)는 데이터 구동 IC들(5081 내지 508n) 중 제 n/2+1 내지 제 n 데이터 구동 IC들(508n/2+1 내지 508n)에 공급된다.

데이터 구동 IC들(5081 내지 508n)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 데이터 구동 IC들(5081 내지 508n)은 타이밍 제어부(502)로부터 입력되는 디지털 비디오 데이터, 즉 화소데이터를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다.

구체적으로, 데이터 구동 IC들(5081 내지 508n) 중 제 1 내지 제 n/2 데이터 구동 IC들(5081 내지 508n/2) 각각은 타이밍 제어부(502)로부터 공급되는 좌측 이븐 및 오드 화소데이터(LDE, LDO) 각각을 액정패널(510)의 데이터 라인들 중 제 1 내지 제 n/2 데이터 라인들에 공급하고, 제 n/2+1 내지 제 n 데이터 구동 IC들(508n/2+1 내지 508n) 각각은 타이밍 제어부(502)로부터 공급되는 우측 이븐 및 오드 화소데이터(RDE, RDO) 각각을 액정패널(510)의 데이터 라인들 중 제 n/2+1 내지 제 n 데이터 라인들에 공급한다.

이와 같은, 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 타이밍 제어부(502)에서 외부로부터 공급되는 화소데이터를 이븐 및 오드 화소데이터(DE, DO)로 분리함과 아울러 분리된 이븐 및 오드 화소데이터(DE, DO) 각각을 교번적으로 출력하여 생성되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 데이터 구동 IC들(5081 내지 508n)에 공급하게 된다. 따라서, 본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 화소데이터의 전송시 전송라인 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

도 11을 참조하면, 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 구동장치는 액정패널(610) 상의 데이터라인들을 구동하기 위한 데이터 구동 IC들(6081 내지 608n)과; 데이터 구동 IC들(6081 내지 608n)의 구동을 제어하고, 외부로부터 공급되는 화소데이터(R, G, B)를 이븐 화소데이터(DE) 및 오드 화소데이터(DO)로 분리하여 분리된 이븐 화소데이터(DE) 및 오드 화소데이터(DO) 각각의 이전 화소데이터와 현재 화소데이터를 비교하여 출력함과 아울러 비교결과에 따라 출력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 다수의 데이터 구동부(6301 내지 630n)에 공급하기 위한 타이밍 제어부(602)를 구비한다.

다수의 데이터 구동부(6301 내지 630n) 각각은 TCP(606)에 실장되어 액정패 널(610)에 접속된다. 또한 다수의 데이터 구동부(6301 내지 630n) TCP(606) 및 PCB(604)을 경유하여 타이밍 제어부(602)에 접속된다.

액정패널(610)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(610)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인 분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정패널(610)은 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

타이밍 제어부(602)는 도 12에 도시된 바와 같이 다수의 데이터 구동부(6301 내지 630n) 및 게이트 구동 IC의 구동을 제어함과 동시에 다수의 데이터 구동부(6301 내지 630n)에 화소데이터를 공급한다. 이를 위하여 타이밍 제어부(602)는 제어신호들(DCS)을 발생하는 제어신호 발생부(603)와, 화소데이터(R, G, B)를 오드 및 이븐 화소데이터(RO, RE)로 분리하는 데이터 정렬부(605)와, 데이터 정렬부(605)로부터의 오드 및 이븐 화소데이터(RO, RE)의 이전 화소데이터와 현재 화소데이터를 비교하여 출력하는 비교부(670)와, 비교부(670)로부터의 오드 및 이븐 화소데이터(RO, RE)를 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 다수의 데이터 구동부(6301 내지 630n)에 교번적으로 공급하는 디먹스 어레이(607)를 구비한다.

제어신호 발생부(603)는 외부로부터 입력되는 메인 클럭신호(MCLK)와 수평 및 수직 동기신호들(H, V)을 이용하여 다수의 데이터 구동부(6301 내지 630n)를 제어하기 위한 데이터 제어신호들(DCS, 즉 SSC, SSP, SOE, POL 등)을 발생한다. 이렇게 발생된 데이터 제어신호들(DCS)은 데이터 제어신호 버스에 포함되는 각각의 전송라인들을 통해 다수의 데이터 구동부(6301 내지 630n)에 공급된다. 또한 제어신호 발생부(603)는 게이트 구동 IC(도시하지 않음)들을 제어하기 위한 게이트 제어신호들(GSC, GSP, GOE 등)을 발생하여 게이트 제어신호 버스(도시하지 않음)를 통해 게이트 구동 IC에 공급한다.

데이터 정렬부(605)는 외부로부터 입력된 화소데이터(R, G, B)를 이븐 화소데이터(DE)와 오드 화소데이터(DO)로 분리하여 비교부(670)에 공급한다.

비교부(670)는 클럭신호에 따라 데이터 정렬부(605)로부터 공급되는 이븐 화소데이터(DE)와 오드 화소데이터(DO) 각각을 1 클럭 단위로 지연시키기 위한 다수의 제 1 D 플립플롭(6721 내지 672n)과, 클럭신호에 따라 다수의 제 1 D 플립플롭(6721 내지 672n) 각각으로부터 출력되는 지연된 화소데이터(R, G, B)를 각각을 1 클럭 단위로 지연시키기 위한 다수의 제 2 D 플립플롭(6761 내지 676n)과, 다수의 제 2 D 플립플롭(6761 내지 676n)으로부터 출력되는 화소데이터와 데이터 정렬부(605)로부터 공급되는 이븐 화소데이터(DE)와 오드 화소데이터(DO) 각각을 비교하기 위한 다수의 제 1 XOR 게이트(6741 내지 674n)를 구비한다. 여기서, XOR 게이트는 XNOR 게이트로 구성될 수 있다.

다수의 제 1 D 플립플롭(6721 내지 672n) 각각은 클럭신호의 에지에 동기되어 데이터 정렬부(605)로부터 공급되는 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 다수의 제 2 D 플립플롭(6761 내지 676n) 각각에 공급된다.

다수의 제 2 D 플립플롭(6761 내지 676n) 각각은 클럭신호의 에지에 동기되어 다수의 제 1 D 플립플롭(6721 내지 672n)으로부터 공급되는 지연된 화소데이터(R, G, B)를 1 클럭신호의 간격만큼 지연시켜 다수의 제 1 XOR 게이트(6741 내지 674n)에 공급한다.

다수의 제 1 XOR 게이트(6741 내지 674n) 각각은 다수의 제 2 D 플립플롭(6761 내지 676n) 각각으로부터 공급되는 이전 화소데이터(R, G, B)와 데이터 정렬부(605)로부터 공급되는 현재 화소데이터(R, G, B)를 비교하여 동일한 경우에는 "0" 상태의 화소데이터를 출력하고, 다른 경우에는 "1" 상태의 화소데이터를 출력한다. 이러한, 다수의 제 1 XOR 게이트(6741 내지 674n) 각각은 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 변화된 화소데이터(R, G, B) 만을 디먹스 어레이(607)로 공급하게 된다.

디먹스 어레이(607)는 비교부(670)로부터 공급되는 이븐 화소데이터(DE)와 오드 화소데이터(DO) 각각을 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 분리하여 다수의 데이터 구동부(6301 내지 630n)에 공급한다.

구체적으로, 디먹스 어레이(607)에 의해 선택적으로 출력되는 이븐 화소데이터(DE) 중 좌측 이븐 화소데이터(LDE)는 다수의 데이터 구동부(6301 내지 630n) 중 제 1 내지 제 n/2 데이터 구동부(6301 내지 630n/2)에 공급되고, 우측 이븐 화소데이터(RDE)는 다수의 데이터 구동부(6301 내지 630n) 중 제 n/2+1 내지 제 n 데이터 구동부(630n/2+1 내지 630n)에 공급된다. 또한, 디먹스 어레이(607)에 의해 선택적으로 출력되는 오드 화소데이터(DO) 중 좌측 오드 화소데이터(LDO)는 다수의 데이터 구동부(6301 내지 630n) 중 제 1 내지 제 n/2 데이터 구동부(6301 내지 630n/2)에 공급되고, 우측 오드 화소데이터(RDO)는 다수의 데이터 구동부(6301 내지 630n) 중 제 n/2+1 내지 제 n 데이터 구동부(630n/2+1 내지 630n)에 공급된다.

이와 같이, 비교부(670)는 다수의 제 1 D 플립플롭(6721 내지 672n)과 다수의 제 2 D 플립플롭(6761 내지 676n) 및 다수의 제 1 XOR 게이트(6741 내지 674n)를 이용하여 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)를 비교하여 디먹스 어레이(607)로 전송하게 된다. 이 때, 이전 화소데이터(R, G, B)와 현재 화소데이터(R, G, B)의 변화량은 일반적인 화소데이터(R, G, B)에서는 크지 않기 때문에 다수의 제 1 XOR 게이트(6741 내지 674n) 각각에서는 거의 모든 화소데이터(R, G, B)가 "0" 상태의 화소 데이터로 출력된다.

다수의 데이터 구동부(6301 내지 630n)는 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히 다수의 데이터 구동부(6301 내지 630n)는 타이밍 제어부(602)로부터 입력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 원래의 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 복원하고 복원 된 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다.

이를 위해, 다수의 데이터 구동부(6301 내지 630n) 각각은 타이밍 제어부(602)로부터 입력되는 화소데이터를 원래의 화소데이터로 복원하는 복원부(6851 내지 685n)와, 복원부(6851 내지 685n)로부터 출력되는 화소데이터(R, G, B)를 액정패널의 데이터라인들에 공급하기 위한 다수의 데이터 구동 IC들(6081 내지 608n)을 구비한다.

복원부(6851 내지 685n)는 타이밍 제어부(602)의 디먹스 어레이(407)로부터 출력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 공급받아 원래의 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 복원한다. 이를 위해, 복원부(6851 내지 685n)는 타이밍 제어부(602)의 디먹스 어레이(407)로부터 출력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 공급받아 복원하는 다수의 제 2 XOR 게이트(6841 내지 684n)와, 다수의 제 2 XOR 게이트(6841 내지 684n)로부터의 출력신호를 1 클럭 단위로 지연시켜 다수의 데이터 구동 IC들(6081 내지 608n)로 공급하는 다수의 제 3 D 플립플롭(6821 내지 682n)을 구비한다.

다수의 제 2 XOR 게이트(6841 내지 684n) 각각은 타이밍 제어부(602)의 디먹스 어레이(407)로부터 출력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)와 다수의 제 3 D 플립플롭(6821 내지 682n) 각 각의 출력신호를 비교하여 비교 결과에 따라 "1' 또는 "0" 상태의 화소데이터(R, G, B)를 다수의 제 3 D 플립플롭(6821 내지 682n) 각각에 공급한다. 이러한, 다수의 제 2 XOR 게이트(6841 내지 684n) 각각은 타이밍 제어부(602)의 디먹스 어레이(407)로부터 출력되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 원래의 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)로 복원하여 다수의 제 3 D 플립플롭(6821 내지 682n)에 공급한다.

다수의 제 3 D 플립플롭(6821 내지 682n) 각각은 클럭신호의 에지에 동기되어 다수의 제 2 XOR 게이트(6841 내지 684n) 각각으로부터 출력되는 복원된 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 1 클럭신호의 간격만큼 지연시켜 다수의 데이터 구동 IC들(6081 내지 608n)에 공급함과 아울러 다수의 제 2 XOR 게이트(6841 내지 684n) 각각에 공급한다.

다수의 데이터 구동 IC들(6081 내지 608n)은 게이트 구동 IC들(도시하지 않음)로부터 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 특히, 다수의 데이터 구동 IC들(6081 내지 608n)은 타이밍 제어부(602)로부터 입력되는 복원된 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 아날로그신호인 화소전압신호로 변환하여 데이터라인들 각각에 공급한다. 이에 따라, 다수의 데이터 구동 IC들(6081 내지 608n) 중 제 1 내지 제 n/2 데이터 구동 IC들(6081 내지 608n/2)은 이븐 화소데이터(DE) 중 좌측 이븐 및 좌측 오드 화소데이터(LDE, LDO) 각각을 제 1 내지 제 n/2 데이터 라인들에 공급하고, 다수의 데이터 구동 IC들(6081 내지 608n) 중 제 n/2+1 내지 제 n 데이터 구동 IC들(608n/2+1 내지 608n)은 우측 이븐 및 우측 오드 화소데이터(RDE, RDO) 각각을 제 n/2+1 내지 제 n 데이터 라인들에 공급한다.

이와 같은, 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 타이밍 제어부(602)에서 외부로부터 공급되는 화소데이터를 이븐 및 오드 화소데이터(DE, DO)로 분리함과 아울러 분리된 이븐 및 오드 화소데이터(DE, DO) 각각을 교번적으로 출력하여 생성되는 좌측 및 우측 오드 화소데이터(LDO, RDO)와 좌측 및 우측 이븐 화소데이터(LDE, RDE)를 데이터 구동 IC들(6081 내지 608n)에 공급하게 된다. 따라서, 본 발명의 제 6 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 화소데이터의 전송시 전송라인 수, 주파수, 소비전력 및 전자기적 간섭을 줄일 수 있다.

상술한 바와 같이, 본 발명의 제 1 실시 예에 따른 액정표시장치의 데이터 구동장치는 비디오 카드로부터의 병렬 인터페이스 방식에 의해 공급되는 화소데이터를 이전 화소데이터와 현재 화소데이터를 비교하고 비교결과에 따라 직렬 인터페이스 방식에 의해 타이밍 제어부에 공급함으로써 데이터 전송시 데이터의 트랜지션 수, 주파수, 소비전력 및 전자기적 간섭을 감소시킬 수 있다.

또한, 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치는 인터페이스부로부터의 병렬 인터페이스 방식에 의해 공급되는 화소데이터를 이전 화소데이터와 현재 화소데이터를 비교하고 비교결과에 따라 직렬 인터페이스 방식에 의해 정렬하여 데이터 구동부에 공급함으로써 데이터 전송시 데이터의 트랜지션 수, 주파수, 소비전력 및 전자기적 간섭을 감소시킬 수 있다. 또한, 본 발명의 제 2 실시 예에 따른 액정표시장치의 데이터 구동장치 및 구동방법은 타이밍 제어부에서 데이터 구동부에 데이터 전송시 블랭킹 구간에 데이터 구동부를 클리어 시킴과 아울러 데이터 구동부의 시작 포인트에 해당하는 데이터 전송시 타이밍 제어부 내부의 D 플립플롭을 클리어 시킴으로써 데이터 복원시 오류를 방지할 수 있다.

본 발명의 제 3 실시 예에 따른 액정표시장치의 데이터 구동장치는 타이밍 제어부에서 데이터 구동부에 공급되는 화소데이터를 소스 스타트 펄스 단위로 복원함과 아울러 데이터 구동부 내부의 캐리신호를 이용하여 D 플립플롭의 화소데이터를 동시에 데이터 구동부에 공급함으로써 데이터 복원시 오류를 방지할 수 있다.

본 발명의 제 4 실시 예에 따른 액정표시장치의 데이터 구동장치는 타이밍 제어부에서 화소데이터를 좌측 및 우측 이븐 화소데이터와 좌측 및 우측 오드 화소데이터를 분리하여 정렬하고 정렬된 좌측 및 우측 이븐 화소데이터와 좌측 및 우측 오드 화소데이터를 데이터 구동부에 공급함으로써 데이터의 전송라인 수, 트랜지션 수, 주파수, 소비전력 및 전자기적 간섭을 감소시킬수 있다.

본 발명의 제 5 실시 예에 따른 액정표시장치의 데이터 구동장치는 타이밍 제어부에서 이전 화소데이터와 현재 화소데이터를 비교하고 비교결과를 좌측 및 우측 이븐 화소데이터와 좌측 및 우측 오드 화소데이터를 분리하여 정렬하고 정렬된 좌측 및 우측 이븐 화소데이터와 좌측 및 우측 오드 화소데이터를 데이터 구동부에 공급하고, 데이터 구동부에서 타이밍 제어부에서 전송되는 좌측 및 우측 이븐 화소데이터와 좌측 및 우측 오드 화소데이터를 원래의 데이터로 복원하여 분할된 데이터 라인들에 공급함으로써 데이터의 전송라인 수, 트랜지션 수, 주파수, 소비전력 및 전자기적 간섭을 감소시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

외부로부터 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 데이터들 간의 변화분을 검출하는 비교부와, 상기 비교부로부터 공급되는 상기 데이터를 직렬 인터페이스 방식으로 전송하는 직렬 송신부를 가지는 인터페이스부;

상기 인터페이스부의 상기 직렬 송신부로부터의 상기 데이터를 수신하고 수신된 상기 데이터를 원래의 데이터로 복원하는 복원부와, 상기 복원부로부터 공급되는 상기 복원된 데이터를 병렬 인터페이스 방식에 의해 전송하는 병렬 송신부를 가지는 수신부;

다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널;

상기 다수의 데이터라인들에 상기 복원된 데이터를 공급하기 위한 다수의 데이터 구동부; 및

상기 다수의 데이터 구동부를 제어함과 아울러 상기 수신부로부터의 상기 복원된 데이터를 상기 다수의 데이터 구동부에 공급하는 타이밍 제어부를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 1 항에 있어서,

상기 타이밍 제어부와 상기 수신부가 실장되는 인쇄회로기판과,

상기 다수의 데이터 구동부 각각이 실장되고 상기 액정패널과 상기 인쇄회로기판에 접속되는 테이프 캐리어 패키지를 더 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 1 항에 있어서,

상기 비교부는,

상기 외부로부터 공급되는 상기 데이터를 클럭신호 단위로 지연시키기 위한 다수의 제 1 지연기; 및

상기 다수의 제 1 지연기 각각으로부터 출력되는 상기 데이터와 상기 외부로부터 공급되는 데이터를 비교하여 출력하는 다수의 비교기를 구비하고,

상기 복원부는,

상기 직렬 송신부로부터 공급되는 상기 데이터를 복원하기 위한 다수의 복원기; 및

상기 다수의 복원기 각각으로부터 출력되는 상기 데이터를 클럭신호 단위로 지연시켜 상기 병렬 송신부에 공급함과 아울러 상기 다수의 복원기 각각에 공급하는 다수의 제 2 지연기를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 3 항에 있어서,

상기 지연기 각각은 D 플립플롭을 포함하고,

상기 비교기와 상기 복원기 각각은 XOR 게이트 및 XNOR 게이트 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널;

외부로부터 병렬 인터페이스 방식으로 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 데이터들 간의 변화분을 검출하는 비교부와, 상기 비교부로부터 공급되는 상기 데이터를 직렬 인터페이스 방식으로 전송하는 직렬 송신부를 가지는 타이밍 제어부; 및

상기 타이밍 제어부의 상기 직렬 송신부로부터 공급되는 상기 데이터를 수신하고 수신된 상기 데이터를 원래의 데이터로 복원하는 복원부와, 상기 타이밍 제어부로부터의 제어신호에 응답하여 상기 복원부로부터의 상기 복원된 데이터를 상기 다수의 데이터라인들에 상기 복원된 데이터를 공급하기 위한 다수의 데이터 구동 집적회로를 가지는 다수의 데이터 구동부를 구비하고,

상기 비교부는 상기 외부로부터 공급되는 상기 데이터를 클럭신호 단위로 지연시키기 위한 다수의 제 1 지연기와, 상기 다수의 제 1 지연기 각각으로부터 출력되는 상기 데이터와 상기 외부로부터 공급되는 데이터를 비교하여 출력하는 다수의 비교기를 포함하고,

상기 복원부는 상기 직렬 송신부로부터 공급되는 상기 데이터를 복원하기 위한 다수의 복원기와, 상기 다수의 복원기 각각으로부터 출력되는 상기 데이터를 클럭신호 단위로 지연시켜 상기 데이터 구동 집적회로에 공급함과 아울러 상기 다수의 복원기 각각에 공급하는 다수의 제 2 지연기를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 5 항에 있어서,

상기 병렬 인터페이스 방식으로 상기 데이터들을 상기 비교부에 공급하는 인터페이스부;

상기 인터페이스부에 접속됨과 아울러 상기 타이밍 제어부가 실장되는 인쇄회로기판; 및

상기 다수의 데이터 구동부 각각이 실장되고 상기 액정패널과 상기 인쇄회로기판에 접속되는 테이프 캐리어 패키지를 더 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
삭제
제 5 항에 있어서,

상기 지연기 각각은 D 플립플롭을 포함하고,

상기 비교기와 상기 복원기 각각은 XOR 게이트 및 XNOR 게이트 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 5 항에 있어서,

상기 타이밍 제어부는,

상기 제어신호를 생성하는 제어신호 생성부를 더 구비하고,

상기 비교부 및 복원부는 상기 제어신호 생성부로부터 공급되는 소스 스타트 펄스에 의해 주기적으로 클리어되고,

상기 다수의 제 2 지연기는 상기 소스 스타트 펄스에 의해 상기 다수의 복원기로부터 출력되는 복원된 상기 데이터를 지연시키는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 5 항에 있어서,

상기 복원부는,

상기 다수의 제 2 지연기로부터 출력되는 상기 복원된 데이터를 클럭신호에 단위로 지연시키기 위한 다수의 제 3 지연기를 더 구비하고,

상기 다수의 제 3 지연기는 상기 다수의 데이터 구동 집적회로의 내부에서 발생되는 캐리신호에 의해 상기 다수의 제 2 지연기로부터 출력되는 지연된 상기 데이터를 더 지연시키는 D 플립플롭을 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널;

상기 다수의 데이터라인들을 구동시키기 위한 다수의 데이터 구동부; 및

외부로부터 공급되는 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 이븐 화소들에 공급될 좌측 이븐 데이터, 상기 액정패널의 우반부 내에 위치하는 우측 이븐 화소들에 공급될 우측 이븐 데이터, 상기 액정패널의 좌반부 내에 위치하는 좌측 오드 화소들에 공급될 좌측 오드 데이터, 및 상기 액정패널의 우반부 내에 위치하는 우측 오드 화소들에 공급될 우측 오드 데이터를 분리하여 상기 다수의 데이터 구동부에 공급함과 아울러 상기 다수의 데이터 구동부를 제어하기 위한 제어신호를 생성하는 타이밍 제어부를 구비하고,

상기 다수의 데이터 구동부 중에서 제 1 내지 제 N/2(단, N은 1이상의 양의 정수) 데이터 구동부에는 상기 좌측 이븐 데이터와 상기 좌측 오드 데이터가 공급되고, 제 N/2+1 내지 제 N 데이터 구동부에는 상기 우측 이븐 데이터와 상기 우측 오드 데이터가 공급되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 11 항에 있어서,

상기 타이밍 제어부는,

상기 제어신호를 생성하는 제어신호 생성부와,

상기 외부로부터 공급되는 상기 데이터로부터 상기 액정패널의 이븐 화소들에 공급될 이븐 데이터와 상기 액정패널의 오드 화소들에 공급될 오드 데이터로 분리하여 정렬하는 데이터 정렬부와,

상기 데이터 정렬부로부터 공급되는 상기 이븐 데이터에 포함된 상기 좌측 이븐 데이터와 상기 우측 이븐 데이터를 교번적으로 출력함과 아울러 상기 오드 데이터에 포함된 상기 좌측 오드 데이터와 상기 우측 오드 데이터를 교번적으로 출력하는 디먹스 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
다수의 데이터라인들과 다수의 게이트 라인들을 가지는 액정패널;

외부로부터 공급되는 데이터로부터 상기 액정패널의 이븐 화소들에 공급될 이븐 데이터와 상기 액정패널의 오드 화소들에 공급될 오드 데이터로 분리하고 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 이전 데이터와 현재 데이터 간의 변화분을 검출하며 상기 변화분의 데이터들에 포함된 상기 이븐 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 이븐 화소들에 공급될 좌측 이븐 데이터와 상기 액정패널의 우반부 내에 위치하는 우측 이븐 화소들에 공급될 우측 이븐 데이터를 분리하고, 상기 변화분의 데이터들에 포함된 상기 오드 데이터로부터 상기 액정패널의 좌반부 내에 위치하는 좌측 오드 화소들에 공급될 좌측 오드 데이터, 및 상기 액정패널의 우반부 내에 위치하는 우측 오드 화소들에 공급될 우측 오드 데이터를 분리하는 타이밍 제어부; 및

상기 타이밍 제어부로부터의 공급되는 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 복원하고, 상기 타이밍 제어부의 제어 하에 상기 복원된 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 상기 다수의 데이터라인들에 공급하기 위한 다수의 데이터 구동부를 구비하고,

상기 다수의 데이터 구동부에서 제 1 내지 제 N/2(단, N은 1이상의 양의 정수) 데이터 구동부에는 상기 좌측 이븐 및 오드 데이터가 공급되고, 제 N/2+1 내지 제 N 데이터 구동부에는 상기 우측 이븐 및 오드 데이터가 공급되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 13 항에 있어서,

상기 타이밍 제어부는,

상기 데이터 구동부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부;

상기 외부로부터 공급되는 상기 데이터를 상기 이븐 데이터와 오드 데이터로 분리하여 정렬하는 데이터 정렬부;

상기 데이터 정렬부로부터의 상기 이븐 및 오드 데이터 각각에서 연속적으로 입력되는 이전 데이터와 현재 데이터를 비교하여 상기 이븐 데이터와 상기 오드 데이터 각각에서 상기 변화분의 데이터를 출력하는 비교부; 및

상기 비교부로부터 공급되는 상기 이븐 데이터에 포함된 상기 좌측 및 우측 이븐 데이터를 교번적으로 출력함과 아울러 상기 오드 데이터에 포함된 상기 좌측 및 우측 오드 데이터를 교번적으로 출력하는 디먹스 어레이를 구비하고,

상기 비교부는,

상기 데이터 정렬부로부터 공급되는 상기 이븐 및 오드 데이터 각각을 클럭신호 단위로 지연시키기 위한 다수의 제 1 지연기;

상기 다수의 제 1 지연기 각각으로부터 출력되는 상기 데이터를 상기 클럭신호 단위로 지연시키기 위한 다수의 제 2 지연기; 및

상기 다수의 제 2 지연기 각각으로부터 출력되는 상기 데이터와 상기 데이터 정렬부로부터의 공급되는 데이터를 비교하여 상기 디먹스 어레이로 출력하는 다수의 비교기를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 14 항에 있어서,

상기 지연기 각각은 D 플립플롭을 구비하고,

상기 비교기는 XOR 게이트 및 XNOR 게이트 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
제 14 항에 있어서,

상기 다수의 데이터 구동부는,

상기 타이밍 제어부로부터 공급되는 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 복원하는 다수의 복원부와,

상기 타이밍 제어부의 제어하에 상기 복원된 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 상기 다수의 데이터라인들에 공급하기 위한 다수의 데이터 구동 집적회로를 구비하고,

상기 복원부는,

상기 타이밍 제어부로부터 공급되는 상기 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터를 원래의 좌측 및 우측 이븐 데이터와 좌측 및 우측 오드 데이터로 복원하기 위한 다수의 복원기; 및

상기 다수의 복원기 각각으로부터의 출력 데이터를 클럭신호 단위로 지연시켜 상기 다수의 데이터 구동 집적회로에 공급함과 아울러 상기 다수의 복원기 각각에 공급하는 다수의 제 3 지연기를 구비하며,

상기 복원기는 XOR 게이트 및 XNOR 게이트 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제