KR102063345B1

KR102063345B1 - 액정 디스플레이 장치와 이의 구동방법

Info

Publication number: KR102063345B1
Application number: KR1020130065370A
Authority: KR
Inventors: 박만규; 손민식
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-06-07
Filing date: 2013-06-07
Publication date: 2020-01-07
Also published as: KR20140143607A

Abstract

본 발명은 게이트 구동 신호의 출력 시점을 조절하여 휘도 차이에 의한 블록 딤(block dim)을 방지할 수 있는 액정 디스플레이 장치와 이의 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법은 게이트 드라이버의 탭 별로 게이트 출력 인에이블(GOE) 신호의 출력 시점을 조절하는 단계; 상기 출력 인에이블 신호에 기초하여 게이트 구동 신호를 액정 패널에 형성된 복수의 게이트 라인으로 출력하는 단계; 및 입력된 영상 데이터에 기초하여 데이터 드라이버에서 데이터 전압을 생성하고, 상기 액정 패널에 형성된 복수이의 데이터 라인에 상기 데이터 전압을 공급하는 단계를 포함한다.

Description

액정 디스플레이 장치와 이의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 액정 디스플레이 장치에 관한 것으로, 게이트 구동 신호의 출력 시점을 조절하여 휘도 차이에 의한 블록 딤(block dim)을 방지할 수 있는 액정 디스플레이 장치와 이의 구동방법에 관한 것이다.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.

평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기 발광 디스플레이 장치(Organic Light Emitting Display Device) 등이 개발되었다.

이러한, 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점이 있어 적용 분야가 확대되고 있다.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.

도 1을 참조하면, 종래 기술에 따른 액정 디스플레이 장치는 액정 패널(10), 상기 액정 패널(10)에 광을 공급하는 백라이트 유닛(미도시) 및 상기 액정 패널(10)을 구동시키기 위한 데이터 드라이버(20), 게이트 드라이버(30) 및 타이밍 컨트롤러(미도시)를 포함한다. 데이터 드라이버(20)는 복수의 데이터 드라이브 IC(22)를 포함하고, 게이트 드라이버(30)는 복수의 게이트 드라이브 IC(32)를 포함한다.

액정 패널(10)의 하부 기판에 형성된 게이트 라인들과 데이터 라인들이 교차에 의해 복수의 화소가 정의되고, 각 화소에는 TFT(Thin Film Transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다.

도 1에 도시된 바와 같이, 액정 패널(10)의 좌측 및 우측에 게이트 드라이버(30)를 배치하면 게이트 라인들과 데이터 라인들의 위치에 따른 RC 딜레이 영향을 일정 부분 보상하여 액정 패널(10)의 전면에서 어느 정도 균일한 휘도 특성을 얻을 수 있다.

그러나, 해상도와 구동 주파수가 높아질수록 게이트 온 타임(gate on time) 시간은 감소하고, 액정 패널(10)에 형성된 게이트 라인들의 로드에 의해 게이트 온 타임에 차이가 발생하게 된다.

액정 디스플레이 장치가 대형화되고 고화질을 구현할수록 게이트 라인과 데이터 라인의 저항(resistance)과 커패시턴스(capacitance)에 의한 RC 딜레이(delay)가 증가하게 된다. 고해상도 및 고주파수로 인해 게이트 신호의 온 타임은 감소하는 반면, 게이트 라인과 데이터 라인의 RC 딜레이는 증가하게 되어 게이트 신호 및 데이터 전압을 화소들에 정상적으로 공급할 수 없게 된다.

액정 패널(10)의 좌측 및 우측에 게이트 드라이버(30)를 배치하고, 싱글 뱅크 데이터 드라이버 구조로 하나의 데이터 드라이버(20)를 적용하면 화소들의 위치에 따라 휘도의 편차가 발생하게 된다.

도 2는 종래 기술에 따른 게이트 드라이버의 구동방법으로서, 게이트 출력 인에이블(GOE: Gate Output Enable) 신호 및 게이트 구동 신호를 나타내는 도면이다.

도 2를 참조하면, 종래 기술에 따른 액정 디스플레이 장치의 게이트 드라이버(30)는 복수의 게이트 드라이브 IC(32)를 포함하여 구성된다. 전체 게이트 라인을 분할하여 게이트 드라이버(30)의 탭(TAB) 별로 게이트 구동신호를 공급한다. 즉, 전체 게이트 라인을 일정 개수 단위로 분할하여 복수의 게이트 드라이브 IC(32)에서 게이트 구동 신호를 순차적으로 공급한다.

종래 기술에 따른 액정 디스플레이 장치는 게이트 드라이버(30)의 탭에 상관없이, 즉, 게이트 드라이브 IC(32)의 위치에 상관없이 일정한 주기와 하이 신호 폭(high signal width)을 가지는 게이트 출력 인에이블(GOE: Gate Output Enable) 신호를 타이밍 컨트롤러(T-con)로부터 입력 받아서 게이트 구동 신호의 출력을 인에이블(enable) 한다.

도 3은 종래 기술에 따른 액정 디스플레이 장치에서 게이트 드라이버의 탭(Tab) 간의 휘도 차이에 의한 블록 딤(block dim)이 발생되는 문제점을 나타내는 도면이다.

도 3을 참조하면, 액정 패널(10)의 로그(log) 저항에 의해 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)에 전압 강하가 발생하여 게이트 드라이버(30)의 탭 별로 게이트 온 타임에 차이가 발생하게 된다.

게이트 하이 전압(VGH)이 높을수록 TFT의 턴-온(turn-on) 시간이 빨라지게 되는데, 게이트 드라이버(30)의 탭 별로 게이트 하이 전압(VGH)의 전압 강하에 차이가 발생한다. 이로 인해, 액정 패널(10)의 하측으로 갈수록 게이트 온 타임이 줄어들어 데이터 전압의 차징에 차이가 발생하고, 게이트 탭 별로 휘도 차이에 의한 블록 딤(block dim)이 발생되는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 드라이버의 탭(TAB) 간의 휘도 차이에 의한 블록 딤 불량을 방지할 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 로그 저항에 의한 데이터 전압의 차징 편차를 방지할 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 로그 저항 차이에 의한 데이터 전압의 차징 편차를 보상할 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 드라이버의 탭 별로 GOE 신호를 제어하여 게이트 구동 신호의 출력 시점을 조절할 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 간의 전압 드랍을 방지하기 위한 선폭 증가로 인해 베젤(Bezel) 사이즈가 커지는 것을 방지할 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법은 게이트 드라이버의 탭 별로 게이트 출력 인에이블(GOE) 신호의 출력 시점을 조절하는 단계; 상기 출력 인에이블 신호에 기초하여 게이트 구동 신호를 액정 패널에 형성된 복수의 게이트 라인으로 출력하는 단계; 및 입력된 영상 데이터에 기초하여 데이터 드라이버에서 데이터 전압을 생성하고, 상기 액정 패널에 형성된 복수이의 데이터 라인에 상기 데이터 전압을 공급하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 공급되는 영상 데이터에 따라 화상을 표시하는 액정 패널; 및 상기 액정 패널을 구동시킴과 아울러 게이트 출력 인에이블(GOE) 신호의 출력 시점을 조절하는 구동 회로부;를 포함하고, 상기 구동 회로부는 게이트 드라이버의 탭 별로 게이트 출력 인에이블(GOE) 신호의 출력 시점을 조절하고, 상기 출력 인에이블 신호에 기초하여 게이트 구동 신호를 액정 패널에 형성된 복수의 게이트 라인으로 출력하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 드라이버의 탭(TAB) 간의 휘도 차이에 의한 블록 딤 발생을 방지할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 액정 패널의 로그 저항에 의한 데이터 전압의 차징 편차를 방지할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 드라이버의 탭 별로 GOE(Gate Output Enable) 신호를 제어하여 게이트 구동 신호의 출력 시점을 조절할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 GOE 신호 및 게이트 구동 신호의 제어를 통해 선폭을 증가시키기 않고 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 간의 전압 드랍을 방지하기 위한 선폭 증가를 방지하여 네로우 베젤(Narrow Bezel)을 구현할 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 종래 기술에 따른 게이트 드라이버의 구동방법으로서, 게이트 출력 인에이블(GOE: Gate Output Enable) 신호 및 게이트 구동 신호를 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치에서 게이트 드라이버의 탭(Tab) 간의 휘도 차이에 의한 블록 딤(block dim)이 발생되는 문제점을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법으로서, GOE 신호 및 게이트 구동 신호의 제어방법을 나타내는 도면이다.
도 6은 본 발명의 제1 실시 예에 따른 GOE 신호 제어부를 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 GOE 신호 제어 방법을 나타내는 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 GOE 신호 제어부를 나타내는 도면이다.
도 9는 본 발명의 실시 예에 따른 카운터에서 출력되는 GOE 제어 신호를 나타내는 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 듀얼 뱅크 데이터 드라이버(dual bank data driver) 구조의 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

이하, 첨부되는 도면들을 참고하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치와 이의 구동방법에 대하여 상세히 설명한다.

도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 화소들이 매트릭스 형태로 배열되어 공급되는 영상 데이터(데이터 전압)에 따라 화상을 표시하는 액정 패널(100), 상기 액정 패널(100)에 광을 공급하는 백라이트 유닛(미도시) 및 상기 액정 패널(100)을 구동시킴과 아울러 GOE 신호의 출력을 제어하기 위한 구동 회로부를 포함하여 구성된다.

액정 패널(100)은 대향 합착된 하부 기판(TFT 어레이 기판) 및 상부 기판(컬러필터 어레이 기판)과, 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함한다. 하부 기판의 배면에는 하부 편광 필름이 배치되고, 상부 기판의 상면에는 상부 편광 필름이 배치될 수 있다.

상부 기판에는 입사된 광을 특정 색으로 변환시켜 컬러 영상을 표시하기 위한 레드, 그린 및 블루 컬러 필터들과, 컬러 필터들 사이에 형성되어 혼색을 방지하는 차광층(예로서, 블랙 매트릭스)이 형성되어 있다.

하부 기판에는 N개의 게이트 라인(G1~Gn)과 M개의 데이터 라인(D1~Dm)이 교차하도록 형성되어 있고, 게이트 라인들과 데이터 라인들이 교차에 의해 화소가 정의 된다. 각 화소에는 스토리지 커패시터(Cst)와 스위칭 소자인 TFT(Thin Film Transistor)가 형성되어 있고, 데이터 전압을 인가하는 화소 전극 및 공통 전압(Vcom)을 인가하는 공통 전극이 형성되어 있다.

각 화소의 TFT는 게이트 라인을 통해 공급되는 스캔 신호에 의해 스위칭 되고, TFT가 온(on)되면 데이터 라인을 통해 공급되는 데이터 전압이 화소에 공급되어 화소에 충전된다.

데이터 전압과 공통 전압의 전계 차이에 의해 각 화소에서 액정의 배열 상태가 변화되고, 액정의 배열을 조절하여 백라이트 유닛에서 입사되는 광의 투과율을 조절함으로써 화상을 표시한다.

구동 회로부는 데이터 드라이버(200), 게이트 드라이버(300), 타이밍 컨트롤러(400), 백라이트 구동부(미도시) 및 전원 공급부(미도시)를 포함한다. 데이터 드라이버(200)와 게이트 드라이버(300)는 인쇄회로기판(PCB), COF(Chip On Film) 또는 FPC(Flexible Printed Circuit)에 형성될 수 있다.

타이밍 컨트롤러(400)는 외부로부터의 영상 신호(data)를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성하고, 생성된 디지털 영상 데이터를 데이터 드라이버(200)에 공급한다.

또한, 타이밍 컨트롤러는 입력되는 타이밍 신호(TS)를 이용하여 데이터 드라이버(200)의 제어를 위한 데이터 제어 신호(DCS)를 생성하여 데이터 드라이버(200)에 공급하고, 게이트 드라이버(300)의 제어를 위한 게이트 제어 신호(GCS)를 생성하여 게이트 드라이버(300)에 공급한다.

상기 타이밍 신호(TS)는 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync), 클럭 신호(CLK)을 포함한다.

게이트 제어 신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.

데이터 제어 신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 제어 신호(POL: Polarity) 등을 포함할 수 있다.

도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법으로서, GOE 신호 및 게이트 구동 신호의 제어방법을 나타내는 도면이다.

도 5를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 드라이버(300)의 탭 간 블록딤을 방지하기 위해서 게이트 드라이버(300)에서 출력되는 게이트 구동 신호의 출력 시간을 조절한다. 이때, 게이트 구동 신호의 조절은 GOE 신호를 조절함으로써 이루어질 수 있다.

여기서, GOE 신호를 조절하는 방법으로 크게 2가지를 예로서 설명한다.

첫 번째는 비동기 방식으로, 타이밍 컨트롤러(400)는 일정한 주기와 하이 신호 폭(high signal width)을 가지는 GOE 신호를 게이트 드라이버(300)에 공급한다. 게이트 드라이버(300) 내부에 신호 지연부를 내장하여 탭 별로 GOE 신호의 지연을 조절하여 게이트 구동 신호의 출력 시간을 조절할 수 있다.

두 번째는 동기식 방식으로, 타이밍 컨트롤러(400) 내부에서 클럭에 동기되는 신호 지연부를 내장하여 GOE 신호를 지연시켜 게이트 드라이버(300)에 공급한다. 이때, 게이트 드라이버(300)의 탭 별로 출력될 게이트 구동 신호의 지연 수준을 고려하여 GOE 신호를 생성하고, 조절된 GOE 신호를 게이트 드라이버(300)에 공급함으로써 게이트 구동 신호의 출력 시간을 조절할 수 있다.

이하, 도 5 내지 도 9를 참조하여 GOE 신호 및 게이트 구동 신호를 조절하는 구체적인 방법들에 대하여 설명하기로 한다.

본 발명의 게이트 드라이버(300) 및 타이밍 컨트롤러(400)에서 GOE 신호와 게이트 구동 신호의 출력 시점을 조절하기 위한 구성들을 제외한 다른 구성들은 일반적인 게이트 드라이버(300)와 타이밍 컨트롤러(400)의 구성과 동일하므로, 신호 지연에 관련된 구성들을 제외한 다른 구성들에 대한 상세한 설명은 생략하기로 한다.

도 6은 본 발명의 제1 실시 예에 따른 GOE 신호 제어부를 나타내는 도면이고, 도 7은 본 발명의 실시 예에 따른 GOE 신호 제어 방법을 나타내는 도면이다.

도 6 및 도 7을 참조하면, 타이밍 컨트롤러(400)는 일정한 주기와 하이 신호 폭을 가지는 GOE 신호를 게이트 드라이버(300)에 공급한다. 게이트 드라이버(300) 내부에 신호 지연부(500)가 내장되어 있고, 신호 지연부(500)를 이용하여 게이트 드라이버(300)의 탭 별로 GOE 신호의 지연 조절하여 게이트 구동 신호의 출력 시간을 조절한다.

여기서, 싱글 뱅크 데이터 드라이버(single bank data driver) 구조인 경우에, 게이트 드라이버(300)에 형성된 복수의 탭 중에서 상단부에 형성된 탭의 게이트 출력 인에이블 신호의 지연이 가장 짧고, 하단부에 형성된 탭의 게이트 출력 인에이블 신호의 지연이 가장 길도록 상기 게이트 출력 인에이블 신호의 출력 시점을 조절할 수 있다.

따라서, 게이트 드라이버(300)에 형성된 복수의 탭 중에서 상단부에 형성된 탭에서 출력되는 게이트 구동 신호의 온 시간이 가장 짧고, 하단부에 형성된 탭에서 출력되는 게이트 구동 신호의 온 시간이 가장 길도록 할 수 있다.

신호 지연부(500)는 복수의 신호 지연기(510)로 구성되어 있다. 도 6에서는 3개의 신호 지연기(510)와 2개의 선택신호(GOE_FTC1, GOE_FTC2)를 이용하여 총 4단계로 GOE 신호의 지연을 조절하는 것을 일 예로 도시하고 있다.

첫 번째는 복수의 신호 지연기(510) 중에서 세 개의 신호 지연기(510)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 3수준으로 지연된 제1 GOE 신호(GOE_1^st)를 출력시킬 수 있다.

두 번째는 복수의 신호 지연기(510) 중에서 두 개의 신호 지연기(510)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 2수준으로 지연된 제2 GOE 신호(GOE_2^nd)를 출력시킬 수 있다.

세 번째는 복수의 신호 지연기(510) 중에서 하나의 신호 지연기(510)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 1수준으로 지연된 제3 GOE 신호(GOE_3^rd)를 출력시킬 수 있다.

네 번째는 GOE 신호를 지연시키지 않고 타이밍 컨트롤러(400)에서 입력된 GOE 신호를 그대로 출력시키는 것으로 제4 GOE 신호(GOE_4^th)를 출력시킬 수 있다.

여기서, GOE 신호의 지연 수준이 높을수록 연속된 GOE 신호들 간의 간격은 짧아지게 된다. 즉 신호 지연기(510)를 통과할 때마다, 1Td 만금의 신호 지연이 누적된다.

따라서, 1개의 신호 지연기(510)를 통과하면 원래의 신호 주기 Ton에서 1*Td 만금의 시간이 지연되어 GOE 신호가 출력된다. 2개의 신호 지연기(510)를 통과하면 원래의 신호 주기 Ton에서 2*Td 만금의 시간이 지연되어 GOE 신호가 출력된다. 3개의 신호 지연기(510)를 모두 통과하면 원래의 신호 주기 Ton에서 3*Td 만금의 시간이 지연되어 GOE 신호가 출력된다. 그리고, GOE 신호가 신호 지연기(510)를 통과하지 않으면 원래의 신호 주기 Ton으로 GOE 신호가 출력된다.

여기서, 게이트 탭 별로 사전에 게이트 구동 신호의 지연 시간을 설정하고자 하는 경우에는 게이트 드라이버(300)의 탭 별로 상기 2개의 선택신호(GOE_FTC1, GOE_FTC2)를 설정한다.

일 예로서, 첫 번째 탭은 GOE_FTC1, GOE_FTC2 선택신호를 "00"로 설정하고, 두 번째 탭은 GOE_FTC1, GOE_FTC2 선택신호를 "01"로 설정하고, 세 전째 탭은 GOE_FTC1, GOE_FTC2 선택신호를 "10"로 설정하고, 네 번째 탭은 GOE_FTC1, GOE_FTC2 선택신호를 "11"로 설정할 수 있다.

상술한 바와 같이, 복수의 게이트 드라이브 IC로 구성된 게이트 드라이버(300)에서 출력되는 게이트 구동 신호는 GOE 신호에 의해 출력 시점이 조절됨으로, 게이트 드라이버(300) 내부에 내장된 신호 지연부(500)를 이용하여 게이트 드라이버(300)의 탭 별로 게이트 구동 신호의 출력 시점을 조절할 수 있다.

도 8은 본 발명의 제2 실시 예에 따른 GOE 신호 제어부를 나타내는 도면이고, 도 9는 본 발명의 실시 예에 따른 카운터에서 출력되는 GOE 제어 신호를 나타내는 도면이다.

도 8 및 도 9를 참조하면, 타이밍 컨트롤러(400) 내부에서 클럭에 동기되는 신호 지연부(500)를 내장하여 GOE 신호를 지연시켜 게이트 드라이버(300)에 공급한다. 이때, 게이트 드라이버(300)의 탭 별로 출력될 게이트 구동 신호의 지연 수준을 고려하여 GOE 신호를 생성하고, 조절된 GOE 신호를 게이트 드라이버(300)에 공급함으로써 게이트 구동 신호의 출력 시간을 조절할 수 있다.

신호 지연부(500)는 복수의 신호 지연기(520)로 구성되어 있다. 도 8에서는 3개의 신호 지연기(520)와 2개의 선택신호(GOE_FTC1, GOE_FTC2)를 이용하여 총 4단계로 GOE 신호의 지연을 조절하는 것을 일 예로 도시하고 있다. 이때, 2개의 선택신호(GOE_FTC1, GOE_FTC2)는 타이밍 컨트롤러(400) 내부에 내장된 카운터(410)에서 공급된다.

첫 번째는 복수의 신호 지연기(520) 중에서 세 개의 신호 지연기(520)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 3수준으로 지연된 제1 GOE 신호(GOE_1^st)를 출력시킬 수 있다. 이를 위해, 카운터(410)는 GOE_FTC1, GOE_FTC2 선택신호를 "11"로 출력시킨다.

두 번째는 복수의 신호 지연기(510) 중에서 두 개의 신호 지연기(510)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 2수준으로 지연된 제2 GOE 신호(GOE_2^nd)를 출력시킬 수 있다. 이를 위해, 카운터(410)는 GOE_FTC1, GOE_FTC2 선택신호를 "10"로 출력시킨다.

세 번째는 복수의 신호 지연기(510) 중에서 하나의 신호 지연기(510)를 통과한 GOE 신호를 선택하여 출력시키는 것으로, 1수준으로 지연된 제3 GOE 신호(GOE_3^rd)를 출력시킬 수 있다. 이를 위해, 카운터(410)는 GOE_FTC1, GOE_FTC2 선택신호를 "01"로 출력시킨다.

네 번째는 GOE 신호를 지연시키지 않고 원래의 GOE 신호를 그대로 출력시키는 것으로 제4 GOE 신호(GOE_4^th)를 출력시킬 수 있다. 이를 위해, 카운터(410)는 GOE_FTC1, GOE_FTC2 선택신호를 "00"로 출력시킨다.

원래의 GOE 신호가 신호 지연기(520)를 통과할 때마다, 1Td 만금의 신호 지연이 누적된다.

여기서, 게이트 탭 별로 사전에 게이트 구동 신호의 지연 시간을 설정하고자 하는 경우에는 카운터(410)에서 게이트 드라이버(300)의 탭 별로 상기 2개의 선택신호(GOE_FTC1, GOE_FTC2)를 상이하게 설정한다. 그리고, 게이트 드라이버(300)의 탭 별로 상이하게 설정된 GOE_FTC1, GOE_FTC2 선택신호를 출력하여 GOE 신호의 지연 수준을 조절할 수 있다.

상술한 바와 같이, 복수의 게이트 드라이브 IC로 구성된 게이트 드라이버(300)에서 출력되는 게이트 구동 신호는 GOE 신호에 의해 출력 시점이 조절됨으로, 타이밍 컨트롤러(400) 내부에 내장된 신호 지연부(500)를 이용하여 게이트 드라이버(300)의 탭 별로 게이트 구동 신호의 출력 시점을 조절할 수 있다.

상술한 내용에 한정되지 않고, 본 발명에서는 게이트 드라이버(300)의 탭 별로 게이트 구동 신호의 출력 시점을 조절하는 것에서 나아가, 게이트 드라이버(300)의 출력단 별로 게이트 구동 신호의 출력 시점을 조절할 있다. 즉, 게이트 드라이버(300)가 1920 개의 출력단을 가지는 경우, 1920개의 출력단 각각에서 출력되는 게이트 구동 신호의 출력 시점을 조절할 수 있다.

이를 위해서, 게이트 드라이버(300)의 출력단들에 별도로 지연 회로를 구비한다. 하나의 탭에 GOE 신호가 입력되면 출력단들에 별도로 구비된 지연 회로를 통해 출력단 별로 신호의 지연 수준을 달리하여 게이트 구동 신호를 출력시킬 수 있다. 즉, 게이트 구동 신호의 출력 시간을 복수의 게이트 라인 별로 다르게 조절하여 출력되도록 한다.

상술한 바와 같이, 싱글 뱅크 데이터 드라이버(single bank data driver) 구조인 경우에서는 액정 패널의 상단부에서 하단부로 갈수록 게이트 구동 신호의 온 시간이 길어지도록 한다.

예로서, 첫 번째 출력단의 GOE 신호는 지연이 없거나 신호 지연이 가장 작도록 하여 첫 번째 게이트 라인에 공급되는 게이트 구동 신호의 온 시간이 가장 짧도록 조절할 수 있다. 그리고, 마지막 번째 출력단의 GOE 신호는 지연이 가장 많도록 하여 마지막 게이트 라인에 공급되는 게이트 구동 신호의 온 시간이 가장 길도록 조절할 수 있다. 이를 통해, 싱글 뱅크 데이터 드라이버 구조에서 액정 패널의 중앙부 및 하단부에 위치한 화소들의 전압 차징 시간을 충분히 확보시킬 수 있다.

도 10은 본 발명의 다른 실시 예에 따른 듀얼 뱅크 데이터 드라이버(dual bank data driver) 구조의 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.

도 10을 참조하면, 듀얼 뱅크 데이터 드라이버(dual bank data driver) 구조인 경우에서는 액정 패널의 상단부 및 하단부에서 중앙부로 갈수록 게이트 구동 신호의 온 시간이 길어지도록 한다.

예로서, 상단부 및 하단부의 출력단의 GOE 신호는 지연이 없거나 신호 지연이 작도록 하여 상단부 및 하단부에 위치한 게이트 라인에 공급되는 게이트 구동 신호의 온 시간이 짧도록 조절할 수 있다. 그리고, 액정 패널의 중앙부와 대응되는 게이트 드라이버(300)의 출력단의 GOE 신호는 지연이 많도록 하여 중앙부의 게이트 라인에 공급되는 게이트 구동 신호의 온 시간이 길도록 조절할 수 있다. 이를 통해, 듀얼 뱅크 데이터 드라이버 구조에서 액정 패널의 중앙부에 위치한 화소들의 전압 차징 시간을 충분히 확보시킬 수 있다.

상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 드라이버의 탭(TAB) 간의 휘도 차이에 의한 블록 딤 발생을 방지할 수 있다. 또한, 액정 패널의 로그 저항에 의한 데이터 전압의 차징 편차를 방지할 수 있다.

상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 게이트 드라이버의 탭 별로 GOE(Gate Output Enable) 신호를 제어하여 게이트 구동 신호의 출력 시점을 조절할 수 있다. 또한, GOE 신호 및 게이트 구동 신호의 제어를 통해 선폭을 증가시키기 않고, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 간의 전압 드랍을 방지하기 위한 선폭 증가를 방지하여 네로우 베젤(Narrow Bezel)을 구현할 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 액정 패널 200: 데이터 드라이버
300: 게이트 드라이버 400: 타이밍 컨트롤러
500: 신호 지연부 510: 신호 지연기

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
액정패널;
상기 액정 패널의 구동에 필요한 입력 게이트 출력 인에이블 신호를 생성하는 타이밍 콘트롤러; 및
신호 지연회로와 제1 내지 제4 탭들을 포함하며, 각 탭에 인가되는 게이트 출력 인에이블 신호를 상기 신호 지연회로를 통해 다르게 조절하는 게이트 드라이버를 구비하고,
상기 신호 지연회로는,
상기 입력 게이트 출력 인에이블 신호의 위상을 일정값만큼 지연시켜 제1 위상 지연 신호를 출력하는 제1 신호 지연기;
상기 제1 위상 지연 신호의 위상을 상기 일정값만큼 더 지연시켜 제2 위상 지연 신호를 출력하는 제2 신호 지연기;
상기 제2 위상 지연 신호의 위상을 상기 일정값만큼 더 지연시켜 제3 위상 지연 신호를 출력하는 제3 신호 지연기;
상기 게이트 출력 인에이블 신호와 동일 위상을 갖는 제1 게이트 출력 인에이블 신호를 출력하는 제1 출력 노드;
상기 입력 게이트 출력 인에이블 신호와 상기 제1 위상 지연 신호를 논리합 연산하여 상기 제1 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제2 게이트 출력 인에이블 신호를 출력하는 제1 논리합 연산기;
상기 입력 게이트 출력 인에이블 신호와 상기 제2 위상 지연 신호를 논리합 연산하여 상기 제2 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제3 게이트 출력 인에이블 신호를 출력하는 제2 논리합 연산기; 및
상기 입력 게이트 출력 인에이블 신호와 상기 제3 위상 지연 신호를 논리합 연산하여 상기 제3 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제4 게이트 출력 인에이블 신호를 출력하는 제3 논리합 연산기를 포함하는 액정 디스플레이 장치.
제 11 항에 있어서,
상기 신호 지연회로는,
미리 설정된 선택 신호들의 논리 조합에 따라 선택적으로 동작되어, 상기 제1 내지 제4 게이트 출력 인에이블 신호들을 각각 상기 제1 내지 제4 탭들에 출력하는 제1 내지 제4 논리곱 연산기들을 더 포함한 액정 디스플레이 장치.
액정패널;
제1 내지 제4 탭들을 통해 상기 액정 패널의 구동에 필요한 게이트 구동신호를 출력하는 게이트 드라이버; 및
입력 게이트 출력 인에이블 신호를 생성하고, 내장된 신호 지연회로를 통해 상기 입력 게이트 출력 인에이블 신호를 다르게 조절한 후 상기 게이트 드라이버의 각 탭에 인가하는 타이밍 콘트롤러를 구비하고,
상기 신호 지연회로는,
상기 입력 게이트 출력 인에이블 신호의 위상을 일정값만큼 지연시켜 제1 위상 지연 신호를 출력하는 제1 신호 지연기;
상기 제1 위상 지연 신호의 위상을 상기 일정값만큼 더 지연시켜 제2 위상 지연 신호를 출력하는 제2 신호 지연기;
상기 제2 위상 지연 신호의 위상을 상기 일정값만큼 더 지연시켜 제3 위상 지연 신호를 출력하는 제3 신호 지연기;
상기 입력 게이트 출력 인에이블 신호와 동일 위상을 갖는 제1 게이트 출력 인에이블 신호를 출력하는 제1 출력 노드;
상기 입력 게이트 출력 인에이블 신호와 상기 제1 위상 지연 신호를 논리합 연산하여 상기 제1 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제2 게이트 출력 인에이블 신호를 출력하는 제1 논리합 연산기;
상기 입력 게이트 출력 인에이블 신호와 상기 제2 위상 지연 신호를 논리합 연산하여 상기 제2 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제3 게이트 출력 인에이블 신호를 출력하는 제2 논리합 연산기; 및
상기 입력 게이트 출력 인에이블 신호와 상기 제3 위상 지연 신호를 논리합 연산하여 상기 제3 게이트 출력 인이에블 신호보다 로우 구간 폭이 좁은 제4 게이트 출력 인에이블 신호를 출력하는 제3 논리합 연산기를 포함하는 액정 디스플레이 장치.
제 13 항에 있어서,
상기 제1 내지 제3 신호 지연기들은 내부 클럭을 기반으로 상기 일정값만큼씩 지연시키는 액정 디스플레이 장치.
제 13 항에 있어서,
상기 타이밍 콘트롤러는,
선택 신호들을 생성하는 카운터를 더 포함하고,
상기 신호 지연회로는,
상기 선택 신호들의 논리 조합에 따라 선택적으로 동작되어, 상기 제1 내지 제4 게이트 출력 인에이블 신호들을 각각 상기 제1 내지 제4 탭들에 출력하는 제1 내지 제4 논리곱 연산기들을 더 포함한 액정 디스플레이 장치.