JP2005266163A

JP2005266163A - 液晶表示装置

Info

Publication number: JP2005266163A
Application number: JP2004077051A
Authority: JP
Inventors: Kota Muto; 幸太武藤; Kazunori Hiramatsu; 和憲平松; Munenori Sawada; 宗徳澤田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-03-17
Filing date: 2004-03-17
Publication date: 2005-09-29

Abstract

【課題】突入電流のピークと共に消費電流全体を低減し、小型、簡易な構成でありながら突発的な消費電流の増加による回路の破損を防ぐことができる液晶表示装置を提供する。
【解決手段】表示された画像を電圧の供給を受けることなく維持できる記憶性の液晶表示体１のうち、所定の範囲にある液晶表示体１０６ａ〜ｃに電力を供給し、この範囲の液晶表示体のゲート線を各々駆動する複数の走査線駆動ドライバ１０４ａ〜ｃ、走査線駆動ドライバ１０４ａ〜ｃを制御し、液晶表示体１に電力を供給して行われるリセットのタイミングを走査線駆動ドライバ１０４ａ〜ｃ間で異ならせるタイミングコントローラ１０２を液晶表示装置に設ける。
【選択図】図１

Description

本発明は、液晶表示装置に係り、特に記憶性の液晶表示体をリセットのために駆動する液晶表示装置に関する。

現在、表示された画像を電圧の供給を受けることなく維持できる液晶表示体（記憶性の液晶表示体）が、画像表示装置のディスプレイ画面として実用化されている。記憶性の液晶はヒステリシス特性を持っており、印加されている電圧を変えることによって画像を書き換える場合、書き換え時の特性（書き換えられた画像の状態等）は、リセットタイミングの直前の配向状態に依存する。このため、一定の電圧を加えた場合にも、常に一定の画像の表示状態が得られないという不具合がある。

すなわち、例えば記憶性の液晶であるコレステリック液晶は、プレーナ配向（Ｐ配向）、フォーカルコニック配向（Ｆ配向）、ホメオトロピック配向（Ｈ配向）の３つの配向状態をとる。３つの配向の状態を図６（ａ）〜（ｃ）に示す。図６（ａ）〜（ｃ）は、いずれも基板６０４上に２層の透明電極６０１を設け、間にコレステリック液晶６０２を封入した構造の表示体を示している。また、図中に矢線Ａを記し、ユーザが表示体を見る方向（観察方向）を示す。図示した表示体は、いずれも観察される側と反対の側に光吸収層６０３を備えている。

Ｐ配向は、らせん状にねじれた構造を持つコレステリック液晶のらせん軸（図中に破線ａで示す）が基板６０４の面に垂直であり、光を反射して白色を表示する（図６（ａ））。Ｆ配向は、らせん軸が基板６０４の面に平行であるから光を透過する。このため、光吸収層６０３を設けた場合、吸収層６０３が光を吸収して黒色を表示する（図６（ｂ））。また、Ｈ配向は、らせん構造がくずれて液晶分子が基板面６０４に対して垂直に配向した状態である。Ｈ配向においても、コレステリック液晶は黒色を表示することができる（図６（ｃ））。

コレステリック液晶の配向状態は、印加される電圧の値によって変わるばかりでなく、電圧印加時の直前の配向状態や電圧印加にかかった時間によっても異なる。図７は、この点を説明するための図である。図示したように、コレステリック液晶は、Ｖ１以下の電圧の印加時、Ｆ配向、Ｐ配向の両方の状態を取り得る。Ｐ配向しているコレステリック液晶に印加される電圧をＶ２にまで高めると、Ｐ配向は除々にＦ配向に遷移する。さらに高い電圧Ｖ３を印加した場合、Ｆ配向しているコレステリック液晶は、Ｈ配向に遷移する。一方、Ｆ配向しているコレステリック液晶に印加される電圧をＶ２にまで高めると、Ｆ配向は遷移することなく維持される。さらに高い電圧Ｖ３を印加した場合、Ｆ配向しているコレステリック液晶は、Ｈ配向に遷移する。

また、Ｈ配向しているコレステリック液晶に印加されている電圧をＶ３からＶ１にまで下げる場合、短時間で下げればＰ配向に遷移し、より時間（５００ｍｓ程度）をかけてゆっくり下げればＦ配向に遷移する。Ｐ配向とＦ配向とは電圧を印加しない状態でも安定して存在する状態であり、Ｈ配向は高電圧を印加した場合にだけ存在し得る状態である。
このような特性を持つ液晶表示体を使って安定した画像を得るため、画像の書き換えにあたって液晶の配向状態をいったん統一する動作を行うことが従来よりなされている。この動作を、本明細書では、リセットと記す。記憶性の液晶表示体のリセットには、フォーカルコニックリセット法が多く利用されている。フォーカルコニックリセット法に関する従来技術としては、例えば、リセット期間で全画素を同時にＦ配向にし、後に続く選択期間で各画素に電圧を印加し、画素をＦ配向にするかＰ配向にするか選択するものがある（特許文献１）。なお、フォーカルコニックリセット法では、画素をＦ配向にするために印加する電圧として、リセット状態が良好であることからパルス電圧を印加する。

また、上記したフォーカルコニックリセット法における消費電流の突発的な増加を解決するため、パルス電圧の位相を１走査線ごとにずらす従来技術がある（特許文献２）。このような従来技術によれば、パルス電圧の立ち上げ、立ち下げのタイミングで増加する消費電流（突入電流）の増加タイミングをずらし、液晶表示体を駆動する回路に設計値以上の電流が流れて回路を破損することを防ぐことができる。
特開平１１−３２６８７１特開２００１−１００１７６

しかしながら、記憶性の液晶表示体は、電源と切り離しても表示画像を維持できる点、さらに消費電力の低さや薄型化に有利である点等により、紙と同様に取り扱える電子ペーパとして注目されている。電子ペーパには新聞や雑誌と同程度の解像度が要求される。このため、実用化される電子ペーパは、１０００本程度の走査線を有することになる。このため、電子ペーパのリセットに従来技術を適用し、走査線ごとに異なる位相のパルス電圧を使って液晶をリセットすることはリセットの制御に係る負荷や時間等の観点から困難である。

また、電子ペーパに画像を書き込む書き込み装置は、電子ペーパを手軽に利用可能にするため、より小型、軽量、低価格であることが望ましい。このため、書き込み装置に備えられる電源回路のアンプやレギュレータ等を小型化する要請もある。電源回路を小型化するためには、突入電流ばかりでなく、定常的に消費される単位時間当たりの電力を低く抑えることが必要である。しかしながら、上記した従来技術は、突入電流の低減を目的としたもので、単位時間当たりの消費電力を低減することはできない。

本発明は、上記した点に鑑みてなされたものであり、突入電流のピークと共に単位時間当たりに定常的に消費される電力を低減し、小型、簡易な構成でありながら突発的な消費電流の増加による回路の破損を防ぐことができる液晶表示装置を提供することを目的とする。

以上の課題を解決するため、本発明の液晶表示装置は、表示された画像を電圧の供給を受けることなく維持できる記憶性の液晶表示体のうち、液晶表示体の所定の範囲に電力を供給し、該範囲の液晶表示体のゲート線を各々駆動する複数の走査線駆動手段と、複数の前記走査線駆動手段を制御し、前記液晶表示体に電力を供給して行われるリセットのタイミングを前記走査線駆動手段間で異ならせるリセットタイミング制御手段と、を備えることを特徴とする。

このような発明によれば、記憶性液晶表示体のリセットに際し、液晶表示体の所定の範囲ごとに異なるタイミングでリセットを実行させることができる。このため、リセット時に液晶表示体に供給される単位時間当たりの電力を低減し、液晶表示装置の単位時間当たりの消費電力を低減することができる。また、リセットにフォーカルコニックリセット法を用いた場合には、突入電流が重なって生じる消費電流の突発的な増加をも抑えることができる。したがって、液晶表示装置の電力供給に係る回路構成がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化し、しかも突発的な消費電流の増加による回路の破損を防ぐことができる。

また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、複数の前記走査線駆動手段のうちのすべてに異なるタイミングでリセットを開始させることを特徴とする。
このような発明によれば、複数の表示体の範囲（表示範囲）のすべてに異なるタイミングでリセットを開始させることができる。このため、単位時間当たりに液晶表示装置がリセットのために消費する電力が小さくなり、液晶表示装置の電力供給に係る回路構成がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化することができる。

また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、前記走査線駆動手段のうち複数の走査線駆動手段ごとに異なるタイミングでリセットを開始させることを特徴とする。
このような発明によれば、複数の表示範囲のうちの複数ごとに異なるタイミングでリセットを開始させることができる。このため、単位時間当たりに液晶表示装置がリセットのために消費する電力が小さくなり、液晶表示装置の電力供給に係る回路構成がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化することができる。さらに、リセットにかかる時間を短縮することができる。

また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、前記走査線駆動手段を順次駆動してリセットを実行させ、先にリセットを実行した走査線駆動手段によるリセットが完了した後に次の走査線駆動手段によるリセットを開始させることを特徴とする。
このような発明によれば、表示範囲が同時にリセットされることをなくし、より効果的に単位時間当たりに液晶表示装置がリセットのために消費する電力を小さくすることができる。このため、液晶表示装置の電力供給に係る回路構成がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化することができる。

また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、複数の前記走査線駆動手段を順次駆動してリセットを実行させ、先にリセットを実行した走査線駆動手段によるリセットが完了する前に次の走査線駆動手段によるリセットを開始させることを特徴とする。
このような発明によれば、リセットにかかる時間を短縮することができる。

また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、複数の前記走査線駆動手段に対して異なるタイミングでリセットの実行を指示することを特徴とする。
このような発明によれば、表示体に画像を表示するための既存の回路を使って走査線駆動手段ごとに異なるタイミングのリセットを実行することができる。
また、本発明の液晶表示装置は、前記リセットタイミング制御手段が、リセットを指示する信号が前記走査線駆動手段の各々に入力するタイミングを異ならしめる遅延回路であることを特徴とする。

このような発明によれば、１度のリセットの指示によって複数の走査線駆動手段に異なるタイミングのリセットを指示することができる。
また、本発明の液晶表示装置は、前記走査線駆動手段による前記液晶表示体のリセットがパルス電圧の印加によって行われると共に、複数の前記走査線駆動手段は、位相が互いに異なるパルス電圧を印加してリセットを実行することを特徴とする。

このような発明によれば、パルス電圧の立ち上がり、立下りのタイミングが表示範囲間で互いに異なり、突入電流によって生じるピークの重なりを小さくすることができる。このため、消費電流の突発的な増加を抑え、液晶表示装置の電力供給に係る回路構成がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化することができる。

以下、図を参照して本発明に係る液晶表示装置の実施形態１、実施形態２について説明する。
（実施形態１）
図１は、実施形態１の液晶表示装置を説明するための図である。図示した液晶表示装置は、表示された画像を電圧の供給を受けることなく維持できる記憶性の液晶表示体である表示体１を有する。表示体１は、コレステリック液晶の表示体である。また、液晶表示装置は、表示体１の所定の範囲に電力を供給し、この範囲にある液晶表示体を各々駆動する複数の走査線駆動手段である走査電極ドライバ１０４ａ、１０４ｂ、１０４ｃ（以下、１０４ａ〜ｃと記す）を備えている。

３つの走査電極１０４ａ〜ｃは、各々が表示体１の走査線の総数の１／３に電力を供給するよう構成されている。このため、各走査電極１０４ａ〜ｃは、各々が表示体１のうちの１／３の範囲にある液晶表示体に電力を供給し、この範囲の液晶表示体を各々駆動する。本実施形態では、走査電極１０４ａによって電力が供給される範囲を表示領域１０６ａとし、走査電極１０４ｂによって電力が供給される範囲を表示領域１０６ｂ、走査電極１０４ｃによって電力が供給される範囲を表示領域１０６ｃと記す。

走査電極ドライバ１０４ａ〜ｃは、表示体１が文字や図画（画像）を表示する領域（表示領域）１０６を構成する画素に対し、走査線を単位にして電力を供給する構成である。また、データ電極ドライバ１０５ａ〜ｃは、走査線と直交するデータ線に対し、画像を表示するための画像データにしたがって電力を供給する。走査電極ドライバ１０４ａ〜ｃのいずれかが電力を供給した画素のうち、データ電極ドライバ１０５ａ〜ｃのいずれかが画像データにしたがって電力を供給した画素がオンし、例えば黒画素として表示される。

なお、画像データは、図１に示すＶＲＡＭ（Video RAM）１０１からタイミングコントローラ１０２に送出される。ＶＲＡＭは、コンピュータが画像データを記憶しておくためのメモリであって、タイミングコントローラ１０２は、画像データを受け取り、データにしたがって走査電極ドライバ１０４ａ〜ｃ及びデータ電極ドライバ１０５ａ〜ｃを駆動し、表示画面１０６に画像を表示する。

さらに、図１に示した液晶表示装置は、複数の走査電極ドライバ１０４ａ〜ｃを制御し、表示体１に電力を供給して行われるリセットのタイミングを走査電極ドライバ１０４ａ〜ｃで異ならせるリセットタイミング制御手段であるタイミングコントローラ１０２を備えている。実施形態１のタイミングコントローラ１０２は、リセットのタイミングを走査電極ドライバ１０４ａ〜ｃで異ならせる制御を、複数の走査電極ドライバ１０４ａ〜ｃに対して異なるタイミングでリセットの実行を指示することによって行っている。

次に、実施形態１のリセットタイミングの制御について説明する。図２（ａ）〜（ｃ）は、表示領域１０６ａ、１０６ｂ、１０６ｃのリセットタイミングを模式的に示す図である。実施形態１では、リセットにフォーカルコニックリセット法を採用していて、リセットのために印加される電圧は、液晶表示装置の寿命を長くするため、＋と−の直流電圧を交互に印加するパルス状の電圧である。

図２（ａ）、（ｂ）に示すように、タイミングコントローラ１０２は、複数の走査電極ドライバ１０４ａ〜ｃのうちのすべてに異なるタイミングでリセットを開始させることができる。この場合、タイミングコントローラ１０２は、図２（ａ）に示すように、走査電極ドライバ１０４ａ〜ｃを順次駆動してリセットを実行させ、先にリセットを実行した走査電極ドライバ）（例えば走査電極ドライバ１０６ａ）によるリセットが完了した後に次の走査電極ドライバ（走査電極ドライバ１０６ｂ）によるリセットを開始させることができる。

図２（ａ）のように構成した場合、表示領域１０６ａ、表示領域１０６ｂ、表示領域１０６ｃのうちの複数が同時にリセットすることがない。このため、表示領域１０６ａ〜ｃのうち１つの表示領域内で突入電流のピークが重なったとしても、このピークが重なって生じるピークを、表示領域１０６ａ〜ｃを同時にリセットした場合の１／３に抑えることができる。また、リセットの間定常的に流れる消費電流の単位時間当たりの値も１／３に抑えることができる。なお、突入電流が重なって生じるピークＰ、単位時間当たりの消費電流Ｉｓを、図３に示す。

また、タイミングコントローラ１０２は、走査電極ドライバ１０４ａ〜ｃのすべてに異なるタイミングでリセットを開始させる場合、図２（ｂ）に示すように、先にリセットを実行した走査電極ドライバ（例えば１０４ａ）によるリセットが完了する前に次の走査電極ドライバ（１０４ｂ）によるリセットを開始させることができる。図２（ｂ）に示した例では、表示領域１０６ａ〜ｃのすべてが同時にリセットする期間はない。このため、表示領域１０６ａ〜ｃのいずれか２つが重なってリセットされるときであっても、ピークＰ及び消費電流Ｉｓを、表示領域１０６ａ〜ｃを同時にリセットした場合の２／３に抑えることができる。

また、図２（ｂ）に示したリセットの制御は、表示領域１０６ａ〜ｃのうちの２つが同時に行われる時間がある。このため、先に（ａ）で示した制御よりも表示画面１０６全体を短時間でリセットすることができる。
さらに、タイミングコントローラ１０２は、図２（ｂ）に示したように、フォーカルコニックリセットのためのパルス電圧として、位相が互いに異なるパルス電圧を印加してリセットを実行することができる。このようにした場合、実施形態１は、表示領域ａ〜ｃっ同士で互いに突入電流によるピークの発生タイミングを変え、突入電流のピークの発生タイミングが重なって生じるピークＰの値を低減することができる。

パルス電圧の位相を各走査電極ドライバで異ならせる制御は、例えば、タイミングコントローラ１０２が、パルス電圧の周期の倍数でない時間間隔で各走査電極ドライバにリセットを指示することによって実現できる。すなわち、パルス電圧の周期をｔとした場合、走査電極ドライバ１０４ａのリセットから例えば時間５．２ｔが経過したタイミングで走査電極ドライバ１０４ｂにリセットを指示する。この場合、走査電極ドライバ１０４ｂのリセットは、走査電極ドライバ１０４ａをリセットするパルス電極の位相から０・２ｔ分ずれることになる。同様に、走査電極ドライバ１０４ｂのリセットから例えば５．５ｔ時間経過したタイミングで走査電極ドライバ１０４ｃにリセットを指示する。このとき、実施形態１では、表示領域ａ〜ｃのすべてを異なる位相のパルス電圧を使ってリセットすることができる。

また、タイミングコントローラ１０２は、図２（ｃ）に示すように、複数の走査電極ドライバのうち複数の走査電極ドライバごとに異なるタイミングでリセットを開始させることができる。図２（ｃ）では、表示領域を２つずつ同時にリセットすることを示すため、４つの表示領域１０６ａ〜１０６ｄを示している。４つの表示領域１０６ａ〜１０６ｄは、４つの走査電極ドライバを備える液晶表示装置であれば設定できる。なお、図１に示したように、表示体１の走査電極が３つであり、３つの表示領域を有する場合、タイミングコントローラ１０２は、２つの走査電極ドライバを同時にリセットし、異なるタイミングで１つの表示領域をリセットしてもよい。なお、図２（ｃ）に示した構成においても、実施形態１は、フォーカルコニックリセットのためのパルス電圧として位相が互いに異なるパルス電圧を印加し、ピークＰの値を低減することができる。

以上述べた実施形態１の液晶表示装置は、表示体１０６を複数の表示領域ごとに異なるタイミングでリセットすることができる。このため、リセット時、表示画面１０６に供給される単位時間当たりの電力を低減し、液晶表示装置の単位時間当たりの消費電力を低減することができる。また、リセットにフォーカルコニックリセット法を用い、パルス電圧の位相をずらした場合には、突入電流が重なって生じる消費電流の突発的な増加をも抑えることができる。したがって、液晶表示装置の電力供給に係る構成（アンプやレギュレータ、電源等）がより小型化でき、液晶表示装置の構成を小型、簡易化、さらには低価格化することができる。

（実施形態２）
次に、本発明の液晶表示装置の実施形態２について説明する。なお、実施形態２の説明にあたり、実施形態１と同様の構成については図中に同様の符号を付して示し、説明を一部略すものとする。
図４は、実施形態２の液晶表示装置を説明するための図である。ただし、図４においては、図１に示した画像の表示に係る構成を図示することを省いている。実施形態２の液晶表示装置は、リセットタイミング制御手段を、リセットを指示する信号が走査電極ドライバ１０４ａ〜ｃの各々に入力するタイミングを異ならしめる遅延回路４０１ａ、４０１ｂとして構成したものである。なお、実施形態２も、フォーカルコニックリセット法を用いて表示画面１０６をリセットするものとする。

すなわち、実施形態２の液晶表示装置は、リセットスイッチ４００と、走査電極ドライバ１０４ｂ、走査電極ドライバ１０４ｃの直前にそれぞれ設けられる２つの遅延回路４０１ａ、４０１ｂを備えている。リセットスイッチ４００がオンされたとき、走査電極ドライバ１０４ａ〜ｃの各々にリセットの実行を指示する信号（リセット信号）が発生する。リセット信号は、分岐してそれぞれ走査電極ドライバ１０４ａ〜ｃのいずれか一つに向かう。そして、走査電極ドライバ１０４ａに向かったリセット信号は直ちに走査電極ドライバ１０４ａに入力され、表示領域１０６ａをリセットする。

また、走査電極ドライバ１０４ｂに向かったリセット信号は、遅延回路４０１ａで所定の時間（ｔd１）遅延されて走査電極ドライバ１０４ｂに入力される。このため、表示領域１０６ｂは、表示領域１０６ａよりも遅延時間分だけ遅れてリセットされる。さらに、走査電極ドライバ１０４ｃに向かったリセット信号は、遅延回路４０１ｂで所定の時間（ｔd２）遅延されて走査電極ドライバ１０４ｃに入力される。このとき、ｔd１よりもｔd２を長い時間に設定しておくことにより、表示領域１０６ｃは、表示領域１０６ｂよりもさらに遅れてリセットされる。

図５は、本発明の実施形態２によって得られる効果を説明するための図である。表示領域１０６ａ（図中表示領域１と記す）のリセット時にはピークP１が発生する。また、同様に、表示領域１０６ｂ（図中表示領域２と記す）のリセット時にはピークP２が発生し、表示領域１０６ｃ（図中表示領域３と記す）のリセット時にはピークP３が発生する。各表示領域でリセット時に発生するピークP１、Ｐ２、Ｐ３の値は表示画面１０６を一度にリセットした場合と同じである。しかし、実施形態２の構成によって表示領域１０６ａ〜ｃをそれぞれ異なるタイミングでリセットすることにより、各ピークP１、Ｐ２、Ｐ３が異なるタイミングで発生する。このため、各タイミングで発生するピークP１、Ｐ２、Ｐ３は、表示画面１０６を一度にリセットした場合に現われるピークPの１／３となる。

以上述べた実施形態２は、一つの信号によって複数の走査電極ドライバにそれぞれ異なるタイミングでリセットを開始させることができる。このような実施形態２の液晶表示装置は、主にユーザの判断で表示領域を緊急にリセットすることに適した構成である。このため、実施形態２の構成を、例えば実施形態１で述べた通常のリセットを行う構成と別に設け、装置故障等によって通常のリセットができない場合に動作させるものとしてもよい。

本発明の実施形態１の液晶表示装置を説明するための図である。図１に示した各表示領域のリセットタイミングを模式的に示す図である。フォーカルコニックリセット法によってリセットした場合の突入電流が重なって生じるピーク及び単位時間当たりの消費電流を示した図である。本発明の実施形態２の液晶表示装置を説明するための図である。本発明の実施形態２によって得られる効果を説明するための図である。コレステリック液晶の配向の状態を説明するための図である。コレステリック液晶の配向状態の印加電圧による変化を説明するための図である。

符号の説明

１は表示体、１０１はVＲＡＭ、１０２はタイミングコントローラ、１０３は電源、１０４ａ〜ｃは走査電極ドライバ、１０５ａ〜ｃはデータ電極ドライバ、１０６は表示画面、１０６ａ〜ｃは表示領域、４００はリセットスイッチ、４０１ａ、ｂは遅延回路

Claims

表示された画像を電圧の供給を受けることなく維持できる記憶性の液晶表示体のうち、液晶表示体の所定の範囲に電力を供給し、該範囲の液晶表示体のゲート線を各々駆動する複数の走査線駆動手段と、
複数の前記走査線駆動手段を制御し、前記液晶表示体に電力を供給して行われるリセットのタイミングを前記走査線駆動手段間で異ならせるリセットタイミング制御手段と、
を備えることを特徴とする液晶表示装置。
前記リセットタイミング制御手段は、複数の前記走査線駆動手段のうちのすべてに異なるタイミングでリセットを開始させることを特徴とする請求項１に記載の液晶表示装置。
前記リセットタイミング制御手段は、前記走査線駆動手段のうちの複数の走査線駆動手段ごとに異なるタイミングでリセットを開始させることを特徴とする請求項１に記載の液晶表示装置。
前記リセットタイミング制御手段は、複数の前記走査線駆動手段を順次駆動してリセットを実行させ、先にリセットを実行した走査線駆動手段によるリセットが完了した後に次の走査線駆動手段によるリセットを開始させることを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
前記リセットタイミング制御手段は、複数の前記走査線駆動手段を順次駆動してリセットを実行させ、先にリセットを実行した走査線駆動手段によるリセットが完了する前に次の走査線駆動手段によるリセットを開始させることを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
前記リセットタイミング制御手段は、複数の前記走査線駆動手段に対して異なるタイミングでリセットの実行を指示することを特徴とする請求項１から５のいずれか１項に記載の液晶表示装置。
前記リセットタイミング制御手段は、リセットを指示する信号が前記走査線駆動手段の各々に入力するタイミングを異ならしめる遅延回路であることを特徴とする請求項１から５のいずれか１項に記載の液晶表示装置。
前記走査線駆動手段による前記液晶表示体のリセットがパルス電圧の印加によって行われると共に、複数の前記走査線駆動手段は、位相が互いに異なるパルス電圧を印加してリセットを実行することを特徴とする請求項１から７のいずれか１項に記載の液晶表示装置。