JPS62211620A - 液晶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光学変調素子の駆動法に関し、特に少なくと
も２つの安定状態をもつ強誘電性液晶素子の駆動法に関
する。

〔従来の技術〕

フラット・パネル争ディスプレイ・デバイスの開発は、
現在世界中で活発に行われている。

その中でも、液晶を用いたディスプレイは、小規模な分
野では、完全に社会に定着したと考えられるが、ＣＲＴ
に置き替わりうるような高解像度をもち、しかも、大画
面のものは、従来の液晶方式（例えばＴＮやＤＳＭなど
）では非常に困難であった。

この様な、液晶素子の欠点を改善するものとして、双安
定性を有する液晶素子の使用が、クラーク（Ｃ１ａｒｋ
）及びラガウェル（Ｌａｇｅｒｗａｌｌ）により提案さ
れている（特開昭５６−１０７２１６号公報、米国特許
第４３６７９２４号明細書等）、双安定性を有する液晶
としては、一般に、カイラルスメクチックＣ相（ＳｍＣ
’）又はＨ相（ＳｍＨ’）を有する強誘電性液晶が用い
られる。この液晶は電界に対して第１の光学的安定状態
と第２の光学安定状態からなる双安定状態を有し、従っ
て前述のＴＮ型の液晶素子とは異なり１例えば一方の電
界ベクトルに対して第１の光学的安定状態に液晶が配向
し、他方の電界ベクトルに対しては第２の光学的安定状
態に液晶が配向される。またこの型の液晶は。

加えられる電界に応答して、極めて速やかに上記２つの
安定状態のいずれかを取り、且つ電界の印加のないとき
はその状態を維持する性質を有する。このような性質を
利用することにより、上述した従来のＴＮ型素子の問題
点の多くに対して、かなり本質的な改善が得られる。

〔発明が解決しようとする問題点〕

しかしながら、表示画素数が極めて多く、しかも高速駆
動が求められる時には、問題を生じる。すなわち、所定
の電圧印加時間に対して双安定性を有する強誘電性液晶
セルで第１の安定状態を与えるための閾値電圧を−ｖｔ
　ｈｌとし、第２の安定状態を与えるための閾値電圧を
＋Ｖｔｈ２とすると、これらの閾値電圧を越えなくとも
、長時間に亘り、電圧が印加され続ける場合に、画素に
書込まれた表示状７！ｉ（例えば。

自状態）が別の表示状態（例えば、蒸成Ｓ）に反転する
ことがある。第１図は、双安定性強誘電性液晶セルの閾
値特性を表わしている。

第１図は強誘電性液晶としてＤＯＢＡＭＢＣ（図中の１
２）とＨＯＢＡＣＰＣ（図中の１１）を用いた時のスイ
ッチングに要する閾値電圧（ｖｔｈ）の印加時間依存性
をプロットしたものである。

第１図より明らかな如く、閾値ｖｔｈは印加時間依存性
を持っており、ざらに印加時間が短い程、急勾配になっ
ていることが理解される。

このことから、走査線が極めて多く、しかも高速に駆動
する素子に適用した場合には１例えばある画素に走査時
において明状態にスイッチされていても、次の走査以降
常にｖｔｈ以下の情報信号が印加され続ける場合、一画
面の走査が終了する途中でその画素が暗状態に反転して
しまう危険性をもっていることが判る。

〔問題点を解決するための手段〕及び〔作用〕本発明の
目的は、前述したような従来の液晶表示素子或いは液晶
光シャッターにおける問題点を解決した新規な液晶素子
の駆動法を提供することにある。

本発明の別の目的は、高速応答性を有する液晶素子の駆
動法を提供することにある。

本発明の他の目的は、高密度の画素を有する液晶素子の
駆動法を提供することにある。

本発明は、相対向する電極と、電界に対して少なくとも
２つの安定状態を示す光学変調物質とを有する画素をＮ
本のラインに沿って配列した光学変調素子の駆動法にお
いて、（ａ）所定のｎ本（但し、Ｎ＞ｎ）のライン上に
配列した画素に、該画素が前記光学変調物質の第１の安
定状態に基づく表示状態となる電圧信号を印加する第１
のステップと、（ｂ）ｎ本のライン上の画素のうち選択
された画素に、該画素が前記光学変調物質の第２の安定
状態に基づく表示状のブロックで第２のステップが終了
した後でｍ＋１番目のブロックで第２のステップが開始
する前の期間で、画素に交番電圧を印加する光学変調素
子の駆動法に特徴を有している。

〔実施例〕

本発明の駆動法で用いる光学変調物質としては、少なく
とも２つの安定状態をもつもの、特に加えられる電界に
応じて第１の光学的安定状態と第２の光学的安定状態と
のいずれかを取る。すなわち電界に対する双安定状態を
有する物質、特にこのような性質を有する液晶が用いら
れる。

本発明の駆動法で用いることができる双安定性を有する
液晶としては、強誘電性を有するカイラルスメクテイツ
ク液晶が最も好ましく、そのうちカイラルスメクティッ
クＣ相（ＳｍＣ”）また、Ｈ相（ＳｍＨ″）の液晶が適
している。

この強誘電性液晶については、″ルΦジュルナール・ド
会フィシツク・ルーチル″ （”　　Ｌｅ　　　Ｊｏｕｒｎａｌ　　　ｄｅ　　　Ｐ
ｈｙｓｉｏｖｅ　　１ｅｔｔｅｒ　　’　　）３６巻（
Ｌ−６９）、１９７５午の「フェロエレクトリック・リ
キッド・クリスタルス」（ｒ　Ｆｅｒｒｏｅｌｅｃｔｒ
ｉｃ　　Ｌｉｑｕｉｄ　　ＣｒｙｇｔａｌｓＪ　）　　
；“アプライド・フィジックス・レタース”（”　Ａｐ
ｐｌｉｅｄ　　Ｐｈ７ｓｉｃｓ　　Ｉ、ｅｔｔｅｒ＋”
）３６巻（ｌｔ号）ｘ９８０年の「サブミクロン争カセ
ンド・バイスティプル・エレクトロオプティック・スイ
ッチング・イン・リキッド拳りリスタルスＪ　　（ｒｓ
ｕｂｍｉｃｒｏ　　５ｅｃｏｎｄ　　Ｂ１５ｔａｂｌｅ
Ｅｌｅｃｔｒｏｏｐｔｉｃ　　Ｓｗｉｔｃｈｉｎｇ　　
ｉｎ　　ＬｉｑｕｉｄＣｒｙｓｔａＩｓＪ　）　　；　
　“固体物理”１６　（１４１）１９８１　ｒ液晶」等
に記載されており、本発明ではこれらに開示された強誘
電性液晶を用いることができる。

より具体的には１本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシベンジリデン−ｙ−アミ
ノ−２−メチルブチルシンナメート（ＤＯＢＡＭＢＣ）
、ヘキシルオキシベンジリデン−ｙ−アミノ−２−クロ
ロプロピルシンナメート（ＨＯＢＡＣＰＣ）　おＪ：び
４−ｏ−（２−メチル）−ブチルレゾルシリチン−４′
−オクチルアニリン（ＭＢＲＡ８）等が挙げられる。

これらの材料を用いて素子を構成する場合、液晶化合物
が、Ｓｍｃ’相又はＳｍＨ’相となるような温度状態に
保持する為、必要に応じて素子をヒーターが埋め込まれ
た銅ブロック等により支持することができる。

又、本発明では前述のＳｍＣ”、ＳｍＨ″の他にカイラ
ルスメクテイツクＦ相、！相、Ｊ相、Ｇ相やに相で現わ
れる強誘電性液晶を用いることも可能である。

第２図は強誘電性液晶セルの例を模式的に描いたも（７
）’１？ある＠　２１　ａと２１ｂはＩ　ｎ２０３．５
ｎ０２やＩＴＯ（インジウム−ティン−オキサイド）等
の透明電極がコートされた基板（ガラス板）であり、そ
の間に液晶分子層２２がガラス面に垂直になるよう配向
したＳｍＣ’相の液晶が封入されている。太線で示した
線２３が液晶分子を表わしており、この液晶分子２３は
、その分子に直交した方向に双極子モーメント（Ｐ工）
１４を有している。基板２１ａと２１ｂ上の電極間に一
定の閾値以上の電圧を印加すると、液晶分子２３のらせ
ん構造がほどけ、双極子モーメント（Ｐ上）２４はすべ
て電界方向に向くよう、液晶分子２３の配向方向を変え
ることができる。液晶分子２３は細長い形状を有してお
り、その長袖方向と短軸方向で屈折率異方性を示し、従
って例えばガラス面の上下に互いにクロスニフルの位置
関係に配置した偏光子を置けば、電圧印加極性によって
光学特性が変わる液晶光学素子となることは、容易に理
解される。さらに液晶セルの厚さを充分に薄くした場合
（例えばｉｐ）には、第３図に示すように電界を印加し
ていない状態でも液晶分子のらせん構造はほどけ、その
双極子モーメントＰａ又はＰｂは上向ｊ（３４ａ）また
は下向（３４ｂ）のどちらかの状態をとる。このような
セルに第３図に示す如く一定の閾値以上の極性の異なる
電界Ｅａ又はＥｂを所定時間付与すると、双極子モーメ
ントは電界Ｅａ又はＥｂの電界ベクトルに対応して上向
き３４ａ又は、下向き３４ｂと向きを変え、それに応じ
て液晶分子は第１の安定状＠　３３　ａかあるいは第２
の安定状！！１３３ｂの何れか一方に配向する。

このような強誘電性液晶を光学変調素子として用いるこ
との利点は２つある。第１に、応答速度が極めて速いこ
と、第２に液晶分子の配向が双安定状態を有することで
ある。第２の点を例えば第２図によって説明すると、電
界Ｅａを印加すると液晶分子は第１の安定状態３３ａに
配向するが、この状態は電界を切っても安定である。又
、逆向きの電界Ｅｂを印加すると、液晶分子は第２の安
定状態３３ｂに配向して、その分子の向５を変えるが、
やはり電界を切ってもこの状態に留っている。又、与え
る電界Ｅａが一定の閾値を越えない限り、それぞれの配
向状態にやはり維持されている。このような応答速度の
速さと、双安定性が有効に実現されるには、セルとして
は出来るだけ薄い方が好ましく、一般的には、０．５１
Ｌ〜２０ＩＬ、特に１声〜５トが適している。

本発明の駆動法の好ましい具体例を第４図〜第１２図に
より説明する。

第４図は、中間に強誘電性液晶化合物が挾まれたマトリ
クス電極構造を有するセル４１の模式図である。４２は
、走査電極群であり、４３は、信号電極群である。今、
説明を簡略化するために、白黒の二値信号を表示する場
合を例にとって示す、第４図に於て、斜線で示される画
素が強誘電性液晶の第２の安定状態に基づく「黒」に、
その他が強誘電性液晶の第１の安定状態に基づく「白」
に対応するものとする。

第５図（ａ）〜（ｃ）は、走査電極５１〜Ｓ３に印加す
る走査信号である。第５図（ａ）〜（ｆ）は信号電極工
１〜Ｉ３に印加する情報信号で、第４図の表示状態に対
応している。第６図（ａ）〜（ｆ）は、それぞれ第４図
に示す画素Ａ−Ｆに印加される電圧を時系列で表わした
ものである。第５図及び第６図に示す書込み期間は、所
定数（ｎ）の走査線からなるブロック内の画素への書込
み期間で、この書込みを複数（Ｍ個）のブロック毎に順
次行なうことによって一画面の書込みを行なうことがで
きる。

第５図及び第６図に示す駆動法では、ブロック内の複数
の走査線上のすべての画素を一斉に第１の安定状Ｂ（以
下「白」状態という）にし、その後、それらの走査線を
順次選択して所望の画素を第２の安定状態（以下「黒」
状態という）にすることによって書込みを行なうことが
できる。

第５図および第６図はこの駆動法の説明図である。消去
信号印加位相ｔｌで全走査線に正極性のパルス電圧を印
加し、これと同期して全信号線に負極性のパルス電圧を
印加する。これによってブロック内の全ての画素が「白
」に消去される０次いで、ブロック内の走査線に順次書
込み信号印加位相ｔ２とｔ３で２Ｖ、の正極性パルスと
一２ＶＯ負極性パルスが交番する走査選択信号を印加し
、この走査選択信号と同期させて「白」状態を保持した
り画素の信号線には位相ｔ２とｔ３でＶｏの正極性パル
スと−Ｖ。

の負極性パルスが交番する「白」信号と「黒」状態に反
転させたい画素の信号線には位相ｔ２とｔ３で−Ｖｏの
負極性パルスとＶｏの正極性パルスが交番する「黒」信
号を選択的に印加することによって、ブロック内の書込
みが完了する。

本発明の駆動法では、第５図及び第６図に示す様にｍ＋
１番目のブロック内の画素に書込み信号印加位相ｔ２と
ｔ３で書込み信号を走査選択信号と同期させて信号電極
Ｉ　１　、　Ｉ　２−−−−−から印加するに先立って
、ｍ番目のブロック内の画素の書込みが終了した後に、
消去信号印加期間ｔ１で情報信号に印加した電圧信号と
逆極性（基準電位に対して）の電圧信号を補助信号とし
て補助信号印加位相１（、で印加することによって（こ
の時、画素には閾値電圧以下の電圧が印加される）、選
択されていないブロック内の画素に印加される同一極性
電圧の継続時間を最大で書込みパルス幅（例えばｔｌ＝
ｔ２＝ｔ３＝ｔｏとした時）の２倍までに減少すること
ができ、先に述べたクロストーク発生の問題点を解決す
ることができる。

以上に於いて各々の電圧値は、以下の関係を満足する所
望の値に設定される。

２　Ｖ　ｏ　＜　Ｖ　ｔ　ｈ　２　＜　３　Ｖ　Ｏ−３
Ｖ　□　＜　−Ｖ　ｔ　ｈ　１　（−２Ｖ　Ｏ即ち、ｖ
ｔ　ｈ２は強誘電性液晶の第２の安定状！（黒）ニオけ
る閾値電圧で、−ｖｔｈｔは強誘電性液晶の第１の安定
状Ｓ（白）における閾値電圧であって、実質的には１−
Ｖｔｈ１１＝１ｖｔｈ２１とすることができる。

以下、前述の点をさらに詳細に説明する。

第７図は、本発明の方法を用いた液晶装置を表わしてい
る。第７図において７１は、走査ライン駆動回路、７２
は信号ライン駆動回路、７３は走査電極群、７４は信号
電極群、７５は強誘電性液晶パネルを表わしている説明
をわかり易くするために、白黒の２値信号を表示する場
合を例にとって示し、各ラインの信号線数はそれぞれ１
６木として、第７図の両図で黒塗りの部分の画素が「黒
」、白地の部分の画素が「白」に対応する。ここで、−
文字に対して８Ｘ８画素とすると、前記パネル７５は４
文字を表示することになる。第７図に示す如く、ｍ番目
のブロックＡ１に“Ａ”とＢ　”の文字が、ｍ＋１番目
のブロックＡ２には“Ｃ″と“Ｄ”の文字が表示されて
いる。

第８図は、上記の走査ライン駆動回路７１の出力段の一
例を示す部分回路図である。第８図において、８１はゲ
ート素子ｇＮであり、選択線８２により出力レベルが制
御され、端子Ｑ２が選択されると、ゲート素子ｇ１〜ｇ
８が一斉にオンし、端子Ｒ１〜Ｒ８のレベルをそのまま
伝達し、端子Ｑ１が選択されない場合は、出力線Ｓ１〜
Ｓ８はすべてパネル７５を非選択にする所定の一定レベ
ルになる。端子Ｑ１については、ゲート素子ｇ９〜ｇ１
６について同機能である。

第９図は、上記出力段のタイミングチャートである。こ
の際、第９図に示す例では、ブロック内への画素は、消
去信号信号位相１１．補助信号印加位相ｔｏ、書込み信
号印加位相ｔ２とｔ３の順で、それぞれの電圧信号が印
加され、ｍ番目のブロックが書込み期間Ｔ１で書込みが
行われ、次いでｍ＋１番目のブロックが書込み期間Ｔ２
（例えばＴ　１　＝７２）で書込みが行なわれ、る。

第１０図は、信号ライン駆動回路７２の出力段の一例を
示す部分回路図で、第１１図はそのタイミングチャート
である。Ｄ端子はデータ（画像情帷）のシリアル入力端
子、ＣＬＫはシフトクロック入力端子である。シフトレ
ジスタ１０１に全データが揃ったところで、Ｌ端子の電
位が０→ｌに立上りデータがラッチ（ラッチ１０２）さ
れる、ここまでは普通の情報側駆動回路と変りはない 本実施例の駆動方法に特徴的な事はラッチ出力の次にＣ
ＬＲ信号とのＯＲをとるＯＲゲート１０３を設けた事で
ある。ＣＬＲ信号は、通常はＯであり、ラッチ出力はそ
のまま次のＥＯＲ（Ｅｘｃ　ｌ　ｕ　ｓ　ｉ　ｖｅ　　
Ｏ，Ｒ）ゲート１０４に伝達される。Ｓは第１１図に示
すような単なるｌ、Ｏのくり返しパルスであり、ラッチ
出力＝画像信号がＯ（「黒」）ならばそのまま１．０の
パルスが正論理側出力端子に出力され、その反転パルス
が負論理側出力端子に出力される。

ラッチ出力が１（「白」）ならば、Ｓの反転パルスが正
論理出力端子に、Ｓそのままのパルスが負論理出力端子
に出力される。これがＧ端子によって制御されるゲート
列１０５にはいり、その出力が最終段のレベル変換器１
０６にはいる。レベル変換器１０６は第１０図に示すよ
うにＡ、Ｈの入力に応じて表１に示す様にＧＮＤ　。

−ｖｏ　、＋Ｖ□の３値を出力するが、第１０図の回路
かられかるとおり、 Ｇ＝　　パ／−ト開）のときは →像信号が「黒」なら　＋Ｖｏ→−Ｖ。

ｔ　　　　　　「白Ｊ　　　　−Ｖｏ→＋Ｖ。

Ｇ＝０（ゲート閉）のときは 画像信号によらず　ＧＮＤ が出力される。

以上はＣＬＲ＝Ｏの場合であるが、第１１図に示すよう
にブロック走査の先頭時間（ｔｏとＬｘ）の間がＣＬＲ
−１となる。このとき、ＯＲゲー）１０３の出力はすべ
て１となり、レベル変換器１０６の出力はすべて−ｖｏ
→＋Ｖｏが出る。したがって、ブロック走査に先だって
すべての画素に−ｖｏ→＋ＶＯの電圧が印加されること
になり所望の駆動方法が実現される。（ただし、当該走
査ブロック内の画素には一３ｖｏ→＋Ｖｏの電圧が印加
される）表１ ところで、第１２図は本発明の駆動法で用いた補助信号
印加位相ｔ□を省略した例を示している。

第１２＠は、信号電極に印加するパルス波形の１例を示
したもので、Ｘｍはｍ番目のブロックの走査終了時点Ｘ
　ｍ　＋　ｌはｍ＋１番目のブロックの走査開始時点を
示す、ＸｍとＸｍ＋１の間の負パルスは前述した消去信
号印加位相ｔ１で印加した負パルスに相当し、ｍ＋１番
目のブロックの一斉「白」書込みのためのパルスである
。この例ではｍ番目のブロックの最後の信号は「白」の
信号で、正極性と負極性の順序で。

ｔ２とｔ３の時間に印加され、ｍ＋１番目のブロックの
最初の信号は「黒」の信号で、負極性と正極性の順序で
位相ｔ２とｔ３で印加される。このような信号が入ると
第１２図に示すように、位相ｔ１の前後で負パルスが、
３つ続くことになり、これが非選択線上の画素にそのま
ま印加される。したがって、ブロック分割しない駆動法
では非選択画素にかかる同一極性の（閾値以下の）電圧
の継続時間は最大で書込みパルス幅の２倍であったのが
、ブロック分割の駆動法では３倍になる場合があること
になる。

これがしばしば非選択画素の反転、所謂クロストークを
引き起こし、表示動作上の１つの問題であった０本発明
は、この点を解決し、クロストーク発生を防止した駆動
法を提供することができる。

第１３図は、本発明を実施した別な一例を示す構成図で
ある。第１３−において、表示情報信号は共通の信号発
生回路１３１によるものとし、走査ライン回路１３２を
＃１〜＃３に分割して、それぞれＡ、Ｂ、Ｃの表示部分
を駆動する。この走査ライン回路＃１〜＃３はそれぞれ
の論理回路部分から別回路構成することにより、書き込
み時に必要なラインを、Ｑ１〜Ｑ３でまず選択したのち
、Ｙｌ、Ｙ２．Ｙ３の＝リア別に書き込むものであり、
大容量で高速かつ高密度な書き込みが実現できる。

〔発明の効果〕

本発明によれば１強誘電性液晶素子を用いた表示パネル
を高速で駆動させても、選択されていないブロック内の
画素に印加され続ける電圧波形の最大バ・ルス幅が書込
み時のパルスΔＴの２倍であるとともに、走査選択信号
が印加されていない画素にも最大で書込み時のパルスΔ
Ｔの２倍であるため、一画面の書込み走査途中で表示状
態が他の表示状態に反転する現象を有効に防止すること
ができる。

【図面の簡単な説明】

第１図は、強誘電性液晶の閾値特性を表わす説明図であ
る。第２図及び第３図は、本発明で用いる強誘電性液晶
素子を模式的に表わす斜視図である。第４図は、本発明
で用いるマトリクス画素構造の平面図である。第５図（
ａ）〜（ｆ）はそれぞれ電極に印加される信号の電圧波
形を示す説明図である。第６図（ａ）〜（ｆ）は、それ
ぞれ画素に印加される信号の電圧波形を示す説明図であ
る。第７図は、本発明の方法を用いた液晶装置を表わす
平面図である。第８図は、走査ライン側駆動回路を示す
説明図で。 第９図はそのタイミングチャートを示す説明図である。 第１０図は、信号ライン側駆動回路を示す説明図で、第
１１図はそのタイミングチャートを示す説明図である。 第１２図は、本発明外の方法を表す説明図である。第１
３図は、本発明の別の実施態様を表わす説明図である。 更２図 ■込み期１’ｌｆｌ　　　　　　　苓αみ期間フ１０図

Claims (6)

【特許請求の範囲】
1. （１）相対向する電極と、電界に対して少なくとも２つ
   の安定状態を示す光学変調物質とを有する画素をＮ本の
   ラインに沿って配列した光学変調素子の駆動法において
   、（ａ）所定のｎ本（但し、Ｎ＞ｎ）のライン上に配列
   した画素に、該画素が前記光学変調物質の第１の安定状
   態に基づく表示状態となる電圧信号を印加する第１のス
   テップと、（ｂ）ｎ本のライン上の画素のうち選択され
   た画素に、該画素が前記光学変調物質の第２の安定状態
   に基づく表示状態となる電圧信号をライン毎に順次印加
   する第２のステップとを有し、ｎ本のラインからなるブ
   ロックをＭ個有するブロックのうち、ｍ番目（但し、Ｍ
   ＞ｍ）のブロックで第２のステップが終了した後で、ｍ
   ＋１番目のブロックで第２のステップが開始する前の期
   間で、画素に交番電圧を印加することを特徴とする光学
   変調素子の駆動法。
2. （２）前記第１のステップで、ｎ本のライン上の画素が
   １時に光学変調物質の第１の安定状態に基づく表示状態
   となる電気信号を印加する特許請求の範囲第１項記載の
   光学変調素子の駆動法。
3. （３）前記Ｍ個のブロックのうち、選択されていないブ
   ロック内の画素に交番電圧を印加する特許請求の範囲第
   １項記載の光学変調素子の駆動法。
4. （４）前記交番電圧が交流電圧である特許請求の範囲第
   １項又は第３項記載の光学変調素子の駆動法。
5. （５）前記光学変調物質が強誘電性液晶である特許請求
   の範囲第１項記載の光学変調素子の駆動法。
6. （６）前記強誘電性液晶がカイラルスメクチツク相であ
   る特許請求の範囲第５項記載の光学変調素子の駆動法。