JP2002040391A

JP2002040391A - コレステリック液晶表示装置

Info

Publication number: JP2002040391A
Application number: JP2000230612A
Authority: JP
Inventors: Naoki Hiji; 直樹氷治; Shigeru Yamamoto; 滋山本; Taketo Hikiji; 丈人曳地; Sadaichi Suzuki; 貞一鈴木
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2000-07-31
Filing date: 2000-07-31
Publication date: 2002-02-06
Anticipated expiration: 2020-07-31
Also published as: US20020057239A1; US6744418B2; JP3807205B2

Abstract

(57)【要約】【課題】高速に書き換え可能なコレステリック液晶表
示装置を提供する。【解決手段】コレステリック液晶表示装置は、走査電
極群２３とデータ電極群２４との交差部で画素を形成す
るコレステリック液晶表示素子１０を備えており、走査
電極群２３の走査電極中のＬ本（Ｌは２以上の整数）の
走査電極ごとにそれぞれブロックを形成し、１つの選択
期間Ｔｓで１つのブロックを順次選択し、選択されたブ
ロックのＬ本の走査電極にそれぞれ対応する符号化され
た駆動電圧を同時に印加するとともに、データ電極群の
データ電極にそれぞれ対応する符号化されたデータ電圧
を前記駆動電圧に同期して印加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器の表示パ
ネルや画像の記録・表示媒体として用いられるコレステ
リック液晶表示装置に関するものである。

【０００２】

【従来の技術】コレステリック液晶表示装置は、外光の
反射を利用して明るい表示ができること、電圧を切って
も表示内容が維持できるメモリー性を有すること、メモ
リー性を利用して単純マトリクス駆動で大容量表示がで
きること、駆動にアクティブマトリクスを必要としない
ため樹脂などのフレキシブル基板を利用可能なことなど
の特徴を有することから、近年、電子新聞や電子書籍な
どの電子ペーパー用の表示装置として期待を集めてい
る。

【０００３】コレステリック液晶は螺旋状に配向した棒
状分子からなり、螺旋ピッチに対応した波長の光を反射
する選択反射現象を示す。この現象を利用したものがコ
レステリック液晶表示素子である。この素子は、図１８
にその断面構造の一例を示すように、２枚の基板１１、
１２の間にそれぞれ透明電極２１、２２を介してコレス
テリック液晶３０を挟持したセルよりなり、セルの観察
側と反対面に選択反射波長を吸収する光吸収層４１を設
けたものである。以下、光吸収層４１は黒色であるもの
として説明する。

【０００４】コレステリック液晶の配向状態は、図１７
（ａ）〜（ｃ）に示すように、それぞれプレーナ（Ｐ）
配向、フォーカルコニック（Ｆ）配向、ホメオトロピッ
ク（Ｈ）配向の３種類を取りうる。Ｐ配向は螺旋軸が基
板面にほぼ垂直に配向した状態であり、選択反射波長に
より呈色する。Ｆ配向は螺旋軸が基板面にほぼ平行に配
向した状態であり、これは無色であるため光吸収層４１
の黒色が観測される。Ｈ配向は螺旋構造が解けて分子が
基板面と垂直に配向した状態であり、これも無色である
ため光吸収層４１の黒色が観測される。

【０００５】透明電極２１、２２間に電圧を印加した場
合、印加電圧がＶ_Ｔ１以下ではＰ配向とＦ配向はともに
安定に存在し双安定性を示す。これより電圧を上げてい
くとＦ配向には変化はないが、Ｐ配向は徐々にＦ配向に
遷移し、電圧Ｖ_Ｔ２以上では完全にＦ配向に遷移する。
さらに高い電圧Ｖ_Ｔ３以上を印加すると、Ｈ配向に遷移
しはじめ、電圧Ｖ_Ｔ４以上では完全にＨ配向に遷移す
る。Ｆ配向状態から電圧を急激に除去してもＦ配向が維
持されるが、Ｈ配向状態から電圧を急激に除去するとＰ
配向に遷移する。

【０００６】以上の遷移特性の結果として、図２０に示
すように時間Ｔの間だけ電圧を印加して一定時間経過後
に反射率を測定すると、図２１のような電圧−反射率特
性が得られる。すなわち、初期配向がＰ配向の場合、電
圧Ｖ_Ｔ１以下では高反射率を示し、Ｖ_Ｔ１以上Ｖ_Ｔ２以
下では徐々に反射率が低下し、Ｖ_Ｔ２以上Ｖ_Ｔ３以下で
は低反射率を示し、Ｖ_Ｔ３以上Ｖ_Ｔ４以下では反射率が
上昇し、Ｖ_Ｔ４以上では初期配向と同じ高反射率を示
す。一方、初期配向がＦ配向の場合、電圧Ｖ_Ｔ３以下で
は低反射率を示し、Ｖ_Ｔ３以上Ｖ_Ｔ４以下では反射率が
上昇し、Ｖ_Ｔ４以上では高反射率を示す。

【０００７】上記の電圧−反射率特性は電圧印加時間Ｔ
に依存して変化する。初期配向がＰ配向の場合、図２３
に示すように、時間Ｔが短くなるにしたがって電圧−反
射率特性全体が高電圧側へシフトするとともに、Ｖ_Ｔ２
以上Ｖ_Ｔ３以下の電圧範囲での反射率が上昇する。これ
は時間Ｔが短くなることでＦ配向への遷移が不完全にな
りＦ配向とＰ配向が微視的に混合した状態となるためで
ある。また、初期配向がＦ配向の場合、図２２に示すよ
うに、時間Ｔが短くなるにしたがってＶ_Ｔ４が高電圧側
へシフトして、Ｖ_Ｔ３以上Ｖ_Ｔ４以下の電圧範囲が拡大
する。

【０００８】上記の電圧−反射率特性を利用して、コレ
ステリック液晶表示装置は、走査電極とデータ電極の交
差部を画素とする単純マトリクス電極を用いて画像を書
き込むことができる。例として、図１９に１６×１６画
素の単純マトリクスパネルの平面構成図を示す。図示の
ように、本パネルは、Ｒ_１〜Ｒ_１６からなる走査電極群
２３とＣ_１〜Ｃ_１６からなるデータ電極群２４とを備え
る。

【０００９】コレステリック液晶表示素子の駆動方法と
して、例えば、特開平１１−３２６８７１号公報には、
ＦＣＲ（ＦｏｃａｌＣｏｎｉｃＲｅｓｅｔ）法と名付
けられた書き込み方法が開示されている。この方法で
は、Ｆ配向に遷移させるためのリセット期間とＰ配向を
書き込むための選択期間とからなる駆動電圧によって書
き込みを行い、リセット期間では全走査電極に同時にＦ
配向に遷移させるための駆動電圧を印加し、つづいて一
走査電極ずつ順次選択電圧を与える。

【００１０】例として、走査電極数が１６本の場合の、
走査電極群２３に与える駆動電圧のタイミング図を図９
に示す。図のように、リセット期間ＴｒではＶ_Ｔ４以上
の電圧Ｖｒｈを与えてＨ配向に遷移させた後に、一旦電
圧をゼロにして、つづいてＶ _Ｔ２以上Ｖ_Ｔ３以下の電圧
Ｖｒｆを与え、再び電圧をゼロにすることでＦ配向を得
る。この間データ電極群２４の電圧はゼロとする。選択
期間Ｔｓでは走査電極に（Ｖ_Ｔ３＋Ｖ_Ｔ４）／２の電圧
Ｖｓを与え、それに同期してデータ電極にデータ電圧と
して（Ｖ_Ｔ３−Ｖ_Ｔ４）／２または（−Ｖ_Ｔ３＋
Ｖ_Ｔ４）／２を与える。これにより画素には走査電圧と
データ電圧との差であるＶ_Ｔ４またはＶ_Ｔ３が印加され
て、Ｐ配向またはＦ配向に選択的に遷移させることがで
きる。リセット期間Ｔｒおよび選択期間Ｔｓ以外は走査
電極への印加電圧はゼロとする。

【００１１】ある走査電極を選択中に他の走査電極上の
画素にはデータ電圧（Ｖ_Ｔ３−Ｖ_Ｔ _４）／２または（−
Ｖ_Ｔ３＋Ｖ_Ｔ４）／２が印加される。│（Ｖ_Ｔ３−Ｖ
_Ｔ４）／２│＜Ｖ_Ｔ１とすることで、すでに書き込んだ
画素の反射率を変化させることなく全画素に書き込むこ
とができる。走査線数をＮとすると、全書き込み時間Ｔ
ｆは、

【００１２】

【数１】Ｔｆ＝Ｔｒ＋Ｎ×Ｔｓ

【００１３】とあらわされる。別の書き込み方法とし
て、米国特許５，７４８，２７７号明細書には、ＤＤＳ
（ＤｙｎａｍｉｃＤｒｉｖｅＳｃｈｅｍｅ）法と名
付けられた方法が開示されている。ＤＤＳ法における駆
動電圧波形は、図２４に示すように、一連のリセット期
間Ｔｒ、選択期間Ｔｓ、保持期間Ｔｈからなる。リセッ
ト期間Ｔｒでは、電圧Ｖｒｈを印加してＨ配向に遷移さ
せる。選択期間Ｔｓでは、電圧Ｖｓを印加して、Ｈ配向
を維持するかＰ配向への遷移を開始するか選択する。保
持期間Ｔｈでは、電圧Ｖｈを印加して、Ｈ配向を維持す
るとともにＰ配向をＦ配向に遷移させる。ＶｓがＨ配向
を維持するように選ばれた場合、保持電圧Ｖｈを除去後
にＰ配向に遷移して高反射率となる。一方、ＶｓがＰ配
向への遷移を開始するように選ばれた場合、保持期間中
にＦ配向に遷移し低反射率となる。Ｖｓ＝０およびＶｓ
＝Ｖｈのときの電圧Ｖｈに対する電圧−反射率特性を図
２５に示す。Ｖｓ＝０の場合、図２１における初期配向
がＰ配向の場合と等しくなる。Ｖｓ＝Ｖｈの場合、Ｖｓ
＝０の場合の電圧−反射率特性を低電圧側へシフトした
形状となる。ＶｈはＶ_Ｔ５以上Ｖ_Ｔ３以下に選ばれる。
電圧Ｖｓに対する電圧−反射率特性は、図２６のように
なり、Ｖ_Ｔ６からＶ_Ｔ７の範囲で反射率を制御すること
ができる。

【００１４】この書き込み方法は単純マトリクスパネル
に適用できる。例として、走査電極本数が１６本の場合
の走査電極に与える駆動電圧のタイミング図を図１０に
示す。走査電極にはリセット期間Ｔｒ、選択期間Ｔｓ、
保持期間Ｔｈに対応した駆動電圧Ｖｒｈ、Ｖｓ、Ｖｈ
を、それぞれ選択期間の長さＴｓだけタイミングをずら
して順次走査電極に印加する。選択期間中には走査電極
には電圧（Ｖ_Ｔ６＋Ｖ_Ｔ _７）／２が与え、それに同期し
てデータ電極には電圧（Ｖ_Ｔ６−Ｖ_Ｔ７）／２または−
（Ｖ_Ｔ６−Ｖ_Ｔ７）／２を与える。それにより画素には
走査電圧とデータ電圧との差であるＶ_Ｔ６またはＶ_Ｔ７
が印加されてＰ配向またはＦ配向に選択的に遷移させる
ことができる。│（Ｖ_Ｔ６−Ｖ_Ｔ７）／２│＜Ｖ_Ｔ１と
することで、すでに書き込んだ画素の反射率を変化させ
ることなく全画素に書き込むことができる。全書き込み
時間Ｔｆは、

【００１５】

【数２】Ｔｆ＝Ｔｒ＋Ｎ×Ｔｓ＋Ｔｈ

【００１６】で与えられる。ＦＣＲ法、ＤＤＳ法のいず
れも、コレステリック液晶のメモリー性を利用して、す
でに書き込んだ画素の反射率を変化させることなく次の
走査電極上の画素に書き込むことができる。このため、
走査電極の本数に制限がなく大容量表示が可能となる。

【００１７】

【発明が解決しようとする課題】ＦＣＲ法、ＤＤＳ法の
いずれも走査電極の本数が増大するにしたがって全書き
込み時間Ｔｆが増加する。この場合、（数１）及び（数
２）の第２項の寄与、すなわち選択期間の項Ｎ×Ｔｓが
支配的となる。選択期間Ｔｓの長さは、液晶の物性定
数、セルパラメータ、印加電圧等に依存するため一概に
は言えないが、通常、ＦＣＲ法で１〜１０ｍｓ／ｌｉｎ
ｅ、ＤＤＳ法で０．３〜数ｍｓ／ｌｉｎｅである。たと
えば、走査線数が１０００本の場合、書き換え時間はＦ
ＣＲ法で１〜１０秒、ＤＤＳ法で０．３〜数秒となる。
低温では液晶の粘度上昇に起因してさらに数倍の時間が
かかる。用途によってはこの書き換え時間では必ずしも
十分ではなく、さらなる書き換え時間の短縮が望まれて
いた。

【００１８】ＦＣＲ法の場合、選択期間Ｔｓの長さは液
晶の粘度、配向弾性定数、誘電異方性等に依存するが、
これら物性定数による改善には限度があった。また、図
２２に示すように、駆動電圧を上げることで選択時間の
短縮が可能であるが、駆動電圧の上昇は駆動回路のコス
ト高や、電極間の短絡による歩留まり低下、消費電力の
増大などの問題を生ずる。また、駆動電圧を上げて選択
時間を短くすると、データ電極への印加電圧│（Ｖ_Ｔ３
−Ｖ_Ｔ４）／２│がＶ_Ｔ１を超えてクロストークを生ず
るという問題も発生する。ＤＤＳ法の場合、選択期間の
長さは液晶の粘度、配向弾性定数等の物性定数だけで決
まるが、これらによる選択時間の短縮にも限度があっ
た。

【００１９】従って本発明の目的は、高速に書き換え可
能なコレステリック液晶表示装置を提供することにあ
る。

【００２０】

【課題を解決するための手段】上記目的は、走査電極群
とデータ電極群との交差部で画素を形成するコレステリ
ック液晶表示素子と、前記走査電極群の走査電極を複数
の走査電極よりなるブロックとして順次選択し、選択期
間における前記ブロックの複数の走査電極にそれぞれ対
応する符号化された駆動電圧を同時に印加するととも
に、前記データ電極群のデータ電極にそれぞれ対応する
符号化されたデータ電圧を前記駆動電圧に同期して印加
する駆動回路とを備えたコレステリック液晶表示装置に
より、達成される。

【００２１】ここで、前記駆動電圧は、前記選択期間の
５０％以上の時間、ホメオトロピック配向への遷移電圧
以上の電圧波高値を有し、直交関数又は実質的な直交関
数を用いて符号化されたものを使用することができる。
直交関数としては、例えば、＋１と−１を要素とするも
のを用いることができるが、これに限定されるものでは
ない。また、前記データ電圧は、直交関数又は実質的な
直交関数に画素データ値を乗じて符号化されたものとす
ることができる。

【００２２】前記選択期間は、直交関数の直交条件の成
立時間である直交周期を複数含むようにすることができ
る。選択期間内の画素に印加される実効電圧に対する液
晶の応答時間は、前記直交周期以上選択期間以下とされ
る。また、非選択期間内の画素に印加される実効電圧
は、プレーナ配向とフォーカルコニック配向との双安定
状態を維持可能な閾値電圧より小さくされる。

【００２３】また、前記選択期間に先立って初期配向に
遷移させるためのリセット期間を設けることができる。
このリセット期間は、前記ブロックの全部に同時に与え
られ、又は前記ブロックごとにずらしたタイミングで順
次与えられる。また、前記選択期間に続いて最終的な配
向状態への遷移を補助するための保持期間を設けること
ができる。前記ブロックは、隣接した複数の走査電極で
はなく、空間的に離散した複数の走査電極より構成する
ことができる。

【００２４】本発明に係る画像書き込み装置は、走査電
極群とデータ電極群との交差部で画素を形成するコレス
テリック液晶表示素子に画像を書き込む装置であって、
直交関数を発生する直交関数発生回路と、前記直交関数
をレベルシフトして前記走査電極群の複数の走査電極ご
とに順次印加する走査電圧を生成する走査電圧合成回路
と、前記直交関数に画素データ値を乗じた値をレベルシ
フトして前記データ電極群のデータ電極に印加するデー
タ電圧を生成するデータ電圧合成回路とを備える。本装
置には、前記走査電圧を前記走査電極群の空間的に離散
した複数の走査電極ごとに印加可能な走査電極ドライバ
を備えることができる。また、前記走査電圧の印加に先
だってリセット波形を前記走査電圧合成回路及びデータ
電圧合成回路を介して印加するリセット波形発生回路を
備えることができる。さらに、前記画素データ値として
任意の位相ずれを有する波形を印加することにより、階
調表示が可能となる。

【００２５】本発明に係る画像書き込み方法は、走査電
極群とデータ電極群との交差部で画素を形成するコレス
テリック液晶表示素子に画像を書き込む方法であって、
前記走査電極群の走査電極を複数の走査電極よりなるブ
ロックとして順次選択し、前記選択したブロックにおけ
る複数の走査電極にそれぞれ対応する符号化された駆動
電圧を同時に印加するとともに、前記データ電極群のデ
ータ電極にそれぞれ対応する符号化されたデータ電圧を
前記駆動電圧に同期して印加するものである。ここで、
前記駆動電圧は、＋１と−１を要素とする直交関数をレ
ベルシフトして得ることができる。

【００２６】このように構成することにより、本発明で
は、Ｌ本（Ｌは２以上の整数）の走査電極に同時に画像
を書き込むことができ、これにより選択期間の長さを実
質的に最大で１／Ｌに短縮することができる。したがっ
て、全体として書き換え時間が短縮され、高速に書き換
え可能なコレステリック液晶表示装置を得ることができ
る。

【００２７】

【発明の実施の形態】以下、本発明に係るコレステリッ
ク液晶表示装置の実施形態を走査電極数が１６本の場合
を例にとって説明する。

【００２８】＜実施形態１＞図１は、本発明に係るコレ
ステリック液晶表示装置の一実施形態における各走査電
極に与える電圧のタイミング図である。本実施形態で
は、走査電極Ｒ_１〜Ｒ _１６を、Ｌ＝４本の走査電極を１
ブロックとする４つのブロックに分割する。各ブロック
には順次選択期間Ｔｓにおいて駆動電圧が印加される。
１つの選択期間Ｔｓで１つのブロックを選択し、選択さ
れたブロックでは４本の走査電極に同時に駆動電圧Ｖｓ
（又は−Ｖｓ）を印加する。選択されていないブロック
の走査電極には電圧ゼロを与える。従って、この場合、
全書き換え時間Ｔｆは、Ｔｆ＝４×選択期間Ｔｓとな
る。

【００２９】ブロック内の走査電極間のクロストークを
防止するために、＋１および−１を要素とする直交関数
Ｉｉ（ｔ）よりなる符号化された（時系列パターンを有
する）駆動電圧を印加する。ここで、ｉは、１ブロック
を形成するＬ本の走査電極中ｉ番目の走査電極を意味す
る。Ｉｉ（ｔ）は直交関数なので下記の関係が成立す
る。

【００３０】

【数３】 ∫Ｉｉ（ｔ）・Ｉｊ（ｔ）ｄｔ＝０（ｉ≠ｊ）

【００３１】Ｌ＝２、４、８、１６の直交関数を図１１
（ａ）〜（ｄ）に例示する。図１１はアダマール行列で
あり、行方向が時間で列方向が走査電極を表す。また、
図１１はＬ行Ｌ列の正方行列であるが、（数３）の直交
関係が成立すれば正方行列でなくても構わない。図１１
の行列は、任意の２列の入れ替え、あるいは任意の行の
極性反転に対して上記直交関係が維持されるので、Ｉｉ
（ｔ）としてこのような操作を行った後の関数を用いて
もよい。また、Ｌとして２のべき乗を例示したが、たと
えば、Ｌ＝８の直交関数の中から任意の６つ、または７
つの直交関数を選ぶことによって、Ｌ＝６やＬ＝７とい
った２のべき乗以外の直交関数を作ることもできる。時
間軸方向のＬ個の要素は、時間Ｔｓ／Ｌを単位時間とし
て順次電圧印加して時間Ｔｓ内にすべての要素を印加す
る。互いに極性反転したものであれば正弦波、三角波、
のこぎり波など任意の波形を対応させることができる。
ただし、実効電圧値を最大とするために、ここに例示し
た波形が好ましい。

【００３２】直交関数の要素＋１および−１に対応する
実際の印加波形としては、図１２（ａ）のような極性反
転した直流矩形波や、図１２（ｂ）に示すような極性反
転した対称矩形波を用いることができる。あるいは極性
反転した対称矩形波よりなるバースト波形を用いてもよ
い。コレステリック液晶３０への長時間の直流電圧の印
加は閾値電圧の変動や液晶の劣化を招くため、選択電圧
波形の選択時間内での時間平均値はゼロとすることが望
ましい。したがって、図１２（ａ）の直流矩形波を用い
る場合には、∫（ｔ＝０〜Ｔｓ）Ｉｉ（ｔ）ｄｔ＝０と
なる直交関数Ｉｉ（ｔ）の使用が好ましい。また、図１
２（ｂ）の対称矩形波を用いる場合には、この条件は自
動的に満たされるので、∫（ｔ＝０〜Ｔｓ）Ｉｉ（ｔ）
ｄｔ≠０となる直交関数を用いてもよい。

【００３３】同時選択されたＬ本の走査電極のうち、ｉ
番目の走査電極に印加する駆動電圧Ｒｉ（ｔ）を、直交
関数Ｉｉ（ｔ）にＶｓを乗じた値として与える。一方、
同期して与えるデータ電圧Ｃ（ｔ）は、直交関数Ｉｉ
（ｔ）に画素データ値Ｕｉを乗じた値のｉ＝１〜Ｌの総
和として与える。

【００３４】

【数４】Ｒｉ（ｔ）＝Ｖｓ・Ｉｉ（ｔ）Ｃ（ｔ）＝Σ（ｉ＝１〜Ｌ）Ｕｉ・Ｉｉ（ｔ）

【００３５】ｉ番目の走査電極上の画素には選択期間中
に｛Ｒｉ（ｔ）−Ｃ（ｔ）｝の電圧が加わる。したがっ
て選択期間中に画素に加わる実効電圧Ｖｉは、Ｖｉ＝｛１／Ｔｓ・∫（Ｒｉ（ｔ）−Ｃ（ｔ））^２ｄ
ｔ｝^１／２となる。積分範囲は［０、Ｔｓ］である。ここで、

【００３６】

【数５】∫（Ｒｉ（ｔ）−Ｃ（ｔ））^２ｄｔ＝∫Ｒｉ（ｔ）^２ｄｔ＋∫Ｃ（ｔ）^２ｄｔ−２∫Ｒｉ
（ｔ）・Ｃ（ｔ）ｄｔ第１項＝Ｖｓ^２∫Ｉｉ（ｔ）^２ｄｔ＝Ｖｓ^２・Ｔｓ第２項＝∫｛ΣＵｉ・Ｉｉ（ｔ）｝^２ｄｔ＝Ｔｓ・ΣＵ
ｉ^２第３項＝−２Ｖｓ・∫Ｉｉ（ｔ）・ΣＵｊ・Ｉｊ（ｔ）
ｄｔ＝−２Ｖｓ・Ｕｉ・Ｔｓ

【００３７】である。したがって、Ｖｉ＝｛Ｖｓ^２＋ΣＵｉ^２−２Ｖｓ・Ｕｉ｝^１／２で与えられる。Ｕｉは絶対値が表示画像情報にかかわら
ず一定値Ｖｄとなるように選ぶ。すなわち、Ｕｉとして
＋Ｖｄまたは−Ｖｄを与えるとすると、第２項はＬ・Ｖ
ｄ^２となる。したがって選択期間中にＶｓとＶｄを一定
に維持すれば、ＶｉはＵｉを与えることで一意的に決定
することができ、原理的に同時選択する走査電極間のク
ロストークを除去できる。Ｖｉの最大値をＶｏｎ、最小
値をＶｏｆｆとすると、Ｖｏｎ＝｛Ｖｓ^２＋Ｌ・Ｖｄ^２＋２Ｖｓ・Ｖｄ｝^１／２
（Ｕｉ＝−Ｖｄ）Ｖｏｆｆ＝｛Ｖｓ^２＋Ｌ・Ｖｄ^２−２Ｖｓ・Ｖｄ｝
^１／２（Ｕｉ＝Ｖｄ）となる。これは近似的に、Ｖｏｎ＝｛（Ｖｓ＋√Ｌ・Ｖｄ）^２＋２（１−√Ｌ）・
Ｖｓ・Ｖｄ｝^１／２〜（Ｖｓ＋√Ｌ・Ｖｄ）＋（１−√
Ｌ）・Ｖｓ・Ｖｄ／（Ｖｓ＋√Ｌ・Ｖｄ）Ｖｏｆｆ＝｛（Ｖｓ＋√Ｌ・Ｖｄ）^２−２（１＋√Ｌ）
・Ｖｓ・Ｖｄ｝^１／２〜（Ｖｓ＋√Ｌ・Ｖｄ）−（１＋
√Ｌ）・Ｖｓ・Ｖｄ／（Ｖｓ＋√Ｌ・Ｖｄ）と書ける。したがって、Ｕｉとして＋Ｖｄまたは−Ｖｄ
を与えることで、

【００３８】

【数６】Ｖｏｎ−Ｖｏｆｆ＝２Ｖｓ・Ｖｄ／（Ｖｓ＋√
Ｌ・Ｖｄ）

【００３９】の実効電圧差を画素に与えることができ
る。Ｖｓ＞＞√Ｌ・Ｖｄと近似できる場合には、（Ｖｏ
ｎ−Ｖｏｆｆ）〜２Ｖｄで与えられる。ある閾電圧Ｖ
_ＴＬからＶ _ＴＨの間で反射率変化が生ずる場合、Ｖｏｆ
ｆ＜Ｖ_ＴＬ、Ｖ_ＴＨ＜Ｖｏｎとなるように設定すること
で画像の書き込みが可能となる。（Ｖｏｎ−Ｖｏｆｆ）
はＬの増加に伴い小さくなるので、（Ｖｏｎ−Ｖｏｆ
ｆ）＞（Ｖ_ＴＨ−Ｖ_ＴＬ）となるように設定することで
Ｌの上限が制約される。以上、ある１つのデータ電極上
の画素について説明したが、他のデータ電極上の画素に
ついても同様である。

【００４０】図１４は、１ブロックの選択期間中の走査
電極およびデータ電極に印加する印加波形の一例を示す
図である。本例では、あるデータ電極とｉ＝１、２、
３、４番目の走査電極との交差部よりなる画素に暗、
明、暗、明の画像をそれぞれ書き込む場合の走査電極お
よびデータ電極に印加する波形のタイミング図を示して
いる。ただし、画像情報に対応してＵ_１＝Ｖｄ、Ｕ_２＝
−Ｖｄ、Ｕ_３＝Ｖｄ、Ｕ_４＝−Ｖｄと設定するものとす
る。直交関数としては、Ｌ＝４として図１１（ｂ）の行
列を用い、直交関数要素＋１と−１には図１２（ｂ）に
示した対称矩形波を対応させた。（数４）にしたがって
Ｃ（ｔ）として０→４Ｖｄ→０→０と時間変化する波形
が得られる。これをデータ電極に印加することで上記の
表示パターンを得ることができる。

【００４１】直交関数が＋１と−１を要素とすること
は、選択期間中に走査電極に印加される駆動電圧の実効
値を最大にできること、回路を簡略化できることから好
ましいが、直交関係が成立していればこれ以外の要素を
含んでいても、複数の走査線上の画素に同時に書き込む
ことは可能である。しかし、＋１と−１以外を要素に含
むと実効電圧が低下するので、これを補償するために選
択期間を長くする必要が生ずる。このようなデメリット
を生じさせないためには、選択期間中に走査電極に印加
される駆動電圧は、少なくとも選択期間の５０％以上の
時間、十分長い時間電圧印加したときのホメオトロピッ
ク配向への遷移電圧以上の電圧波高値を有する必要があ
る。

【００４２】直交関係に関しても、 ∫（ｔ＝０〜Ｔｓ）Ｉｉ（ｔ）・Ｉｊ（ｔ）ｄｔ＜０．
２（ｉ≠ｊ）であれば、実質的に直交関数を満たすと言える。同時選
択されるｉ番目とｊ番目の走査電極に出力される駆動電
圧をＶｓｉ（ｔ）、Ｖｓｊ（ｔ）として、より一般的に
書くと、 ∫（ｔ＝０〜Ｔｓ）Ｖｓｉ（ｔ）・Ｖｓｊ（ｔ）ｄｔ／
√{∫（ｔ＝０〜Ｔｓ）Ｖｓｉ（ｔ）^２・∫（ｔ＝０〜
Ｔｓ）Ｖｓｊ（ｔ）^２ｄｔ}＜０．２（ｉ≠ｊ）であればよい。

【００４３】さて、直交関数よりなる駆動電圧波形を複
数の走査線を同時に印加する駆動方法（以下、複数走査
線同時駆動と呼ぶ）は、たとえば特開平７−４９６６８
号公報に開示されているように、ＳＴＮＬＣＤでは公
知である。しかるに、ＳＴＮＬＣＤと本発明とでは下記
の２点で異なる。

【００４４】１つは選択期間の長さと応答速度との関係
である。ＳＴＮＬＣＤでは選択期間内の配向変化はフ
レーム応答によるコントラスト低下を招くため、液晶の
応答速度が選択時間より大きくなるように選ぶのに対し
て、本発明の場合は、１回の選択期間内に最終的な配向
状態を得るために必要な配向変化を完了するように、選
択期間の長さおよび印加電圧を液晶の応答速度が選択時
間と同等かそれより小さくなるように選ぶ。ここで「必
要な配向変化を完了する」とは、選択期間内に反射率の
変化が完了するという意味ではない。たとえば、Ｆ配向
している画素をＰ配向に書き換える場合、選択期間内に
Ｆ配向からＨ配向への変化が完了すれば、選択期間終了
後にＨ配向からのＰ配向へ自発的に遷移するため、所望
とするＰ配向が得られる。このような前駆的な配向変化
を意味する。また、後述するリセット期間を設ける場合
のように、ＶｏｎまたはＶｏｆｆのいずれかが電圧印加
された場合のみに実質的に配向変化を生ずる場合、応答
時間としては配向変化が生ずる方のみを考慮すればよ
い。

【００４５】ただし、液晶の応答時間は前記直交関係が
成立する周期（以下、直交周期と呼ぶ）より大きい必要
がある。たとえば、直交周期が４単位時間の場合に、前
半の２単位時間でＦ配向からＨ配向へ遷移が完了するほ
ど応答速度が小さいと、ヒステリシスの影響でその後の
２単位時間での印加電圧の高低に関わらずＨ配向が維持
されるため、選択期間内の実効電圧値に対して一意的に
配向状態が決定できなくなり、同時選択する走査電極間
のクロストークが発生する。他の配向間の応答に関して
も同様である。したがって、

【００４６】

【数７】直交周期≦応答時間≦選択期間

【００４７】となるように設定することが好ましい。図
１の場合、直交周期＝選択時間であるので、応答時間＝
直交周期＝選択時間に設定する必要がある。この設定マ
ージンを広げる手段として、選択時間内に複数の直交周
期を含むように直交関数を定めるとよい。例として、選
択時間Ｔｓ内に直交周期Ｔｘを２回含む場合のタイミン
グ図を図２に示す。

【００４８】一般に液晶の応答時間は印加電圧の関数で
ある。（数７）の応答時間は選択期間中の実効電圧に対
する応答時間であるが、本発明では選択期間中に電圧波
高値が時間変化するので、それに対しても応答してしま
わないように注意が必要である。たとえば、画素への印
加電圧は、波高値が最大で（Ｖｓ＋Ｌ・Ｖｄ）、最小で
（Ｖｓ−Ｌ・Ｖｄ）であり、時間Ｔｓ／Ｌの期間印加さ
れる。したがって、これらの印加電圧に対する応答時間
がＴｓ／Ｌより大きくなるようにＬ、Ｖｄ、Ｖｓを設定
しなければならない。この観点からＶｓがＬ・Ｖｄより
十分に大きくなるように設定する方が好ましい。

【００４９】ＳＴＮでは１フレーム時間内の平均実効電
圧値を与えることで反射率を制御する。それに対して、
本発明では選択期間内の実効電圧値を与えることで反射
率を制御する。そもそもコレステリック液晶はメモリー
性を有しているため、ＳＴＮＬＣＤのように電圧実効値
に対して一意的に反射率を決定できないが、上記のよう
に、直交周期と応答時間と選択時間との関係を規定し、
実効電圧値をとるべき期間を選択期間に限定することに
より、実効電圧と反射率との対応付けを可能としたもの
であり、この点が本発明の特異な点である。

【００５０】本発明がＳＴＮＬＣＤにおける複数走査
線同時駆動と異なる２点目は、コレステリック液晶のメ
モリー性を利用するために、ある画素に書き込む際にす
でに書き込んだ画素を書き換えないように電圧設定する
点である。非選択ブロック上の画素には実効電圧｛∫Ｃ（ｔ）^２ｄｔ／Ｔｓ｝^１／２＝√Ｌ・Ｖｄが印加される。この電圧が最も長く印加されるのは第１
ブロック上の画素であり、印加時間はＴｆ−Ｔｓであ
る。したがって、すでに書き込んだ画素の反射率を変化
させないためには、 √Ｌ・Ｖｄ＜Ｖ_Ｔ１（Ｔ＝Ｔｆ−Ｔｓ）となるようにＶｄおよびＬを設定する必要がある。ここ
でＶ_Ｔ１（Ｔ＝Ｔｆ−Ｔｓ）は電圧印加時間Ｔ＝Ｔｆ−
ＴｓにおけるＶ_Ｔ１である。

【００５１】このような電圧を走査電極群２３およびデ
ータ電極群２４に印加するための駆動回路（画像書き込
み装置）の一例を図１５に示す。同図において、フレー
ムメモリ１は１画面分の表示データを格納し、直交関数
発生回路５は直交関数Ｉｉ（ｔ）を発生する。Ｕｉは＋
Ｖｄまたは−Ｖｄをとるので、（Ｕｉ／Ｖｄ）は＋１ま
たは−１となる。（Ｕｉ／Ｖｄ）・Ｉｉ（ｔ）は（Ｕｉ
／Ｖｄ）＝−１かつＩｉ（ｔ）＝−１か、または（Ｕｉ
／Ｖｄ）＝１かつＩｉ（ｔ）＝１の場合に１となり、
（Ｕｉ／Ｖｄ）＝−１かつＩｉ（ｔ）＝１か、または
（Ｕｉ／Ｖｄ）＝１かつＩｉ（ｔ）＝−１の場合に−１
となる。これは（Ｕｉ／Ｖｄ）とＩｉ（ｔ）の符号が一
致する場合に１、一致しない場合に−１を与える排他論
理和演算を行うことを意味する。

【００５２】排他論理和演算回路２はフレームメモリ１
から１ブロック分の表示データを取得し、直交関数との
排他論理和を演算する。計数回路３では、上記排他論理
和演算の結果得られた（Ｕｉ／Ｖｄ）とＩｉ（ｔ）の符
号の一致数と不一致数との差からＣ（ｔ）／Ｖｄ＝Σ
（Ｕｉ／Ｖｄ）・Ｉｉ（ｔ）を算出する。これがデータ
電圧合成回路６でＶｄ倍にレベルシフトされ、データ電
極ドライバ７を介してコレステリック液晶表示素子１０
のデータ電極群２４に印加される。一方、直交関数発生
回路５で発生した直交関数は、走査電圧合成回路８でＶ
ｓ倍にレベルシフトされ、走査電極ドライバ９を介して
コレステリック液晶表示素子１０の走査電極群２３に印
加される。後述する実施形態で述べるように、選択期間
に先だってリセット期間を設ける場合には、リセット波
形発生回路４で発生したリセット波形を、データ電圧合
成回路６および走査電圧合成回路８を介してコレステリ
ック液晶表示素子１０の走査電極群２３およびデータ電
極群２４に印加する。

【００５３】本発明に用いられるコレステリック液晶表
示素子１０は、走査電極群２３とデータ電極群２４をそ
れぞれ設けた２枚の基板１１、１２の間にコレステリッ
ク液晶３０を挟持してなり、観察側と反対面に選択波長
を吸収する光吸収層４１を設けたものである。基板１
１、１２としてはガラスや、ポリカーボネート、ポリエ
チレンテレフタレート、ポリエーテルスルフォンなどの
樹脂など透光性誘電体が使用できる。走査電極群２３と
データ電極群２４としては、ＩＴＯ（ＩｎｄｉｕｍＴ
ｉｎＯｘｉｄｅ）、ＳｎＯ_２、ＺｎＯ：Ａｌ等の導電
性酸化物や、ポリピロールやポリアニリン等の導電性樹
脂など透光性導電部材を用いる。これらは蒸着法、スパ
ッタリング法、イオンプレーティング法、ゾルゲル法、
コーティング法、印刷法、電着法などで成膜できる。透
光性導電部材は印刷法などで成膜時にパターニングする
が、成膜後、リソグラフィ法などを用いて所望の形状に
加工して用いる。

【００５４】コレステリック液晶３０は、シアノビフェ
ニル系、フェニルシクロヘキシル系、フェニルベンゾエ
ート系、シクロヘキシルベンゾエート系、アゾメチン
系、アゾベンゼン系、ピリミジン系、ジオキサン系、シ
クロヘキシルシクロヘキサン系、トラン系などのネマチ
ック液晶組成物に、コレステロール誘導体や２−メチル
ブチル基などの光学活性基を有する化合物からなるカイ
ラル化合物を添加したものや液晶性カイラル化合物を利
用できる。コレステリック液晶３０には色素、微粒子な
どの添加剤を加えてもよい。コレステリック液晶３０は
高分子マトリクス中に分散したものや、高分子ゲル化し
たものや、カプセル化したものでもよい。また、高分子
液晶、中分子液晶、低分子液晶のいずれでもよく、また
これらの混合物でもよい。コレステリック液晶３０の選
択反射波長は４００〜８００ｎｍの間の可視波長域にあ
るものだけでなく、近赤外波長域にある散乱−透過型の
コレステリック液晶表示装置に対しても本発明は適用で
きる。セルギャップは通常２〜２０μｍの範囲とする。
セルギャップｄとコレステリック液晶３０の螺旋ピッチ
Ｐとの比は、ｄ／Ｐ＝２〜３０とする。

【００５５】コレステリック液晶３０と走査電極群２３
及びデータ電極群２４との間にはポリイミドなどの樹
脂、ＳｉＯなどの無機蒸着膜、シラン系やアンモニア系
表面改質剤を配向膜として設けてもよい。光吸収層４１
は選択反射波長帯を吸収するものを用いるが、その色調
は表示効果に鑑みて適宜選択できる。材料としては染料
や顔料を含む塗料や、金属や金属酸化膜などの蒸着膜を
用いることができる。選択反射波長を近赤外波長域とす
る場合には、光吸収層４１として黒色材料を用いるか、
省略するか、光吸収層の代わりに光反射層を設けてもよ
い。

【００５６】また、本発明に用いられるコレステリック
液晶表示素子は、各画素にカラーフィルタを設けること
ができ、また選択反射波長が異なる複数のコレステリッ
ク液晶表示素子を積層してなるカラーコレステリック液
晶表示素子であってもよい。なお、Ｖｏｎ＝Ｖ_Ｔ４、Ｖ
ｏｆｆ＝Ｖ_Ｔ３となるようにＶｓとＶｄを設定すること
で、メモリーされている配向状態にかかわりなく、Ｐ配
向またはＦ配向に選択的に遷移させることができる。本
実施形態では、Ｆ配向からＨ配向への応答時間、および
Ｐ配向からＦ配向へ応答時間より直交周期を小さく、選
択期間の長さを大きくする必要がある。この応答時間は
液晶の弾性定数、粘度、印加電圧によって異なるが、通
常数十ｍｓである。

【００５７】＜実施形態２＞図３は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態で
は、ｉ番目、（ｉ＋４）番目、（ｉ＋８）番目、（ｉ＋
１２）番目の走査電極、すなわち、ｉ番目、ｉ＋Ｌ番
目、ｉ＋２Ｌ番目、・・・ｉ＋ｎＬ番目（ｉはＬ未満の
整数、ｎは整数）の走査電極を１つのブロックとする。
このように走査電極ブロックは空間的に離散した走査電
極を選んでもよい。

【００５８】本実施形態によれば、駆動回路として市販
のＳＴＮ用コモンドライバＩＣが利用できる。図１６
は、本実施形態に係る走査回路のブロック図を示すもの
である。図のように、一般にＳＴＮ用コモンドライバＩ
Ｃ９ａ、９ｂ、９ｃ、９ｄはシフトレジスタとレベルシ
フタとからなり、レベルシフタは出力の電圧極性を反転
するための極性反転端子を備える。本実施形態では、各
ブロックに１つのＳＴＮ用コモンドライバＩＣ９ａ、９
ｂ、９ｃ、９ｄを接続し、走査電圧合成回路８から各ド
ライバＩＣのシフトレジスタのデータ入力に１ビットの
選択信号を入力し、全ブロック並列に選択時間Ｔｓごと
に１ビットずつシフトさせる。各ドライバＩＣの出力極
性は直交関数発生回路５の出力にしたがって時間Ｔｓ／
Ｌごとに変化させる。このような手順で図３に示したタ
イミング図を実現できる。本実施形態によれば、市販の
ＳＴＮ用コモンドライバＩＣを利用できるので、低コス
トにコレステリック液晶表示装置を構成できる。

【００５９】＜実施形態３＞図４は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態で
は選択期間に先立ってＰ配向に遷移するためのリセット
期間を設ける。リセット期間Ｔｒは、Ｖ_Ｔ４以上の電圧
Ｖｒｈを印加する期間と電圧ゼロを印加する期間とから
なり、これによって一旦Ｈ配向へ遷移してからＰ配向へ
遷移する。リセット期間Ｔｒにおいては、全走査電極Ｒ
_１〜Ｒ_１６に同時に駆動電圧を印加する一方、データ電
極への印加電圧はゼロにする。選択期間Ｔｓでは、Ｖｏ
ｎ＝Ｖ_Ｔ２、Ｖｏｆｆ＝Ｖ_Ｔ１と設定して１ブロックご
とに順次Ｆ配向を書き込む。

【００６０】本実施形態ではＰ配向からＦ配向への応答
時間より直交周期を小さく、選択期間の長さを大きくす
る必要がある。この応答時間は液晶の弾性定数、粘度、
印加電圧によって異なるが、通常数十ｍｓである。Ｈ配
向からＰ配向への遷移はトランジェント・プレーナ（Ｔ
Ｐ）配向と呼ばれる長ピッチのプレーナ配向状態を経由
して進行することが知られているが、前記電圧ゼロとす
る期間はＨ配向からＴＰ配向へ遷移するまでの時間をと
ればよく、通常１ｍｓ程度以上とれば十分である。Ｈ配
向からＰ配向への遷移完了には通常数百ｍｓかかるが、
その完了まで待つ必要はない。この期間を設けない場
合、第１ブロックはＨ配向から直接Ｆ配向へ遷移するの
に対して、第２ブロック以降はＨ配向からＴＰ配向を経
由した後にＦ配向へ遷移する。図２５に示すように、こ
の２つの場合は電圧−反射率特性が異なるので、第１ブ
ロックと他のブロック間との間で表示むらが発生する。
上記のように、リセット期間の最後に電圧ゼロとする期
間を設けることによってこの表示むらを防止できる。

【００６１】図２１に示すように、Ｖ_Ｔ３以上Ｖ_Ｔ４以
下の電圧では初期配向がＰ配向かＦ配向かに依存して反
射率が若干異なる。このため実施形態１のようにリセッ
ト期間を設けない書き込み方法の場合、以前に書き込ん
だ画像が残像として残ることがある。本実施形態によれ
ば、一旦全画素をＰ配向にリセットするため、確実に残
像がない画像を得ることができる。

【００６２】＜実施形態４＞図５は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態で
は、選択期間Ｔｓに先立ってＦ配向に遷移させるための
リセット期間Ｔｒを設ける。このリセット期間Ｔｒはさ
らに下記の期間からなる。１）Ｖ_Ｔ４以上の電圧Ｖｒｈを与えて全画素をＨ配向と
する期間２）電圧をゼロにしてＰ配向への遷移を開始させる期間３）Ｖ_Ｔ２以上Ｖ_Ｔ３以下の電圧Ｖｒｆを与えてＦ配向
に遷移させる期間４）電圧をゼロにする期間このリセット期間Ｔｒにおけるデータ電極への印加電圧
はゼロにする。Ｆ配向へリセットした後、Ｖｏｎ＝Ｖ
_Ｔ４、Ｖｏｆｆ＝Ｖ_Ｔ３と設定して１ブロックごとに順
次Ｐ配向を書き込む。

【００６３】本実施形態では、Ｆ配向からＨ配向への応
答時間より直交周期を小さく、選択期間の長さを大きく
する必要がある。この応答時間は液晶の弾性定数、粘
度、印加電圧によって異なるが、通常数〜数十ｍｓであ
る。図２２及び図２３に示すように、Ｆ配向の反射率は
電圧印加時間が比較的長くなければ十分に低反射率にで
きないが、Ｐ配向の反射率は電圧印加時間が短くても印
加電圧が十分に高ければ高反射率を得られる。それゆ
え、実施形態３のようにＰ配向にリセットした後Ｆ配向
を順次書き込むより、本実施形態のようにＦ配向にリセ
ットした後Ｐ配向を順次書き込むほうが、選択期間Ｔｓ
の長さを短く、かつコントラストを高くすることができ
る。

【００６４】＜実施形態５＞図６は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態
は、実施形態４と同様に、選択期間Ｔｓに先立ってＦ配
向に遷移させるためのリセット期間Ｔｒを設けるが、一
連の駆動電圧を選択期間Ｔｓだけずらしたタイミングで
ブロックごとに順次印加することが実施形態４と異なる
点である。実施形態４では、一旦全画面が消去された後
に画面端から徐々に新しい画像が現れるが、本実施形態
では、前の画像を残したまま、画面端から新しい画像が
現れる。このように異なる表示効果を与えることができ
る。

【００６５】＜実施形態６＞図７は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態で
は、選択期間Ｔｓに先立ってＨ配向に遷移させるための
リセット期間Ｔｒを設け、一連の駆動電圧を選択期間Ｔ
ｓだけずらしたタイミングでブロックごとに順次印加す
る。リセット期間Ｔｒでは、Ｖ_Ｔ４以上の電圧Ｖｒｈを
与えて全画素をＨ配向に遷移させる。これに連続して選
択期間Ｔｓでは、Ｖｏｎ＝Ｖ_Ｔ８、Ｖｏｆｆ＝Ｖ_Ｔ１と
して駆動電圧を印加する。

【００６６】本実施形態ではＨ配向からＦ配向への応答
時間より直交周期を小さく、選択期間の長さを大きくす
る必要がある。この応答時間は液晶の弾性定数、粘度、
印加電圧によって異なるが、通常数十ｍｓである。図２
５に電圧−反射率特性を示すように、Ｈ配向へリセット
後にＦ配向を書き込む方が、実施形態４のようにＰ配向
リセット後にＦ配向を書き込む場合より電圧−反射率特
性の急峻性が高く、（Ｖｏｎ−Ｖｏｆｆ）は小さくてよ
い。それゆえ本実施形態によれば、同時選択できる走査
電極本数Ｌを大きくとることができ、書き込み時間を短
縮することができる。

【００６７】＜実施形態７＞図８は、本発明に係るコレ
ステリック液晶表示装置の他の実施形態における各走査
電極に与える電圧のタイミング図である。本実施形態で
は、選択期間Ｔｓに先立ってＨ配向に遷移させるための
リセット期間Ｔｒを設けるとともに、選択期間Ｔｓにつ
づいて最終的な配向状態への遷移を補助するための保持
期間Ｔｈを設け、ブロックごとに一連のリセット期間Ｔ
ｒ、選択期間Ｔｓ、保持期間Ｔｈからなる駆動電圧を印
加するとともに、これら一連の駆動電圧を該選択期間だ
けずらしたタイミングでブロックごとに順次印加する。

【００６８】リセット期間Ｔｒでは、印加電圧Ｖｒｈを
時間Ｔｒ印加してＨ配向に遷移させる。このときデータ
電極への印加電圧はゼロとする。選択期間Ｔｓでは、電
圧ＶｓがＶｏｎ＝Ｖ_Ｔ７、Ｖｏｆｆ＝Ｖ_Ｔ６となるよう
に設定する。保持期間Ｔｈでは、電圧Ｖｈを時間Ｔｈ印
加して、Ｈ配向を維持するとともにＴＰ配向をＦ配向に
遷移させる。Ｖｏｎが印加された画素は選択期間中にＨ
配向が維持され、保持期間後にＰ配向に遷移して高反射
率となる。一方、Ｖｏｆｆが印加された画素は選択期間
中にＴＰ配向を経由してＰ配向への遷移を開始し、保持
期間中にＦ配向に遷移し低反射率となる。

【００６９】本実施形態では、Ｈ配向からＴＰ配向への
応答時間より直交周期を小さく、選択期間の長さを大き
くする必要がある。この応答時間は液晶の弾性定数、粘
度、印加電圧によって異なるが、通常サブｍｓである。
本実施形態はＤＤＳ法においてＬ本の走査電極を同時選
択するようにしたものとみなすことができる。従来のＤ
ＤＳ法の走査速度は０．３〜数ｍｓ／ｌｉｎｅであり、
従来の駆動方法の中では高速であるが、本実施形態よれ
ばこれをさらにＬ倍に高速化することができる。

【００７０】＜実施形態８＞実施形態１〜７において、
画素データ値Ｕｉとして、図１３（ａ）、（ｂ）に示す
ような、任意の位相ずれφを有する波形を印加すること
で階調表示が可能となる。ただし、直交関数要素＋１、
−１に対応して図１２（ａ）の直流矩形波を選んだ場合
は図１３（ａ）の波形を、図１２（ｂ）の対称矩形波を
選んだ場合は図１３（ｂ）の波形を用いるものとする。
画素データ値Ｕｉが＋Ｖｄおよび−Ｖｄの場合は、それ
ぞれφ＝１および０に相当する。φとして０〜１の間の
任意の値を選ぶことによってＶｏｎとＶｏｆｆの中間の
実効電圧値を画素に加えることができる。

【００７１】

【発明の効果】本発明によれば、高速に書き換え可能な
コレステリック液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るコレステリック液晶表示装置の一
実施形態における各走査電極に与える電圧のタイミング
図である。

【図２】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図３】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図４】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図５】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図６】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図７】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図８】本発明に係るコレステリック液晶表示装置の他
の実施形態における各走査電極に与える電圧のタイミン
グ図である。

【図９】従来のＦＣＲ法における各走査電極に与える電
圧のタイミング図である。

【図１０】従来のＤＤＳ法における各走査電極に与える
電圧のタイミング図である。

【図１１】（ａ）〜（ｄ）はそれぞれ本発明で用いられ
る直交関数の例を示す図である。

【図１２】（ａ）、（ｂ）はそれぞれ本発明における直
交関数要素と電圧波形との関係を説明する図である。

【図１３】（ａ）、（ｂ）はそれぞれ本発明における階
調表示時の電圧波形を示す図である。

【図１４】１ブロックの選択期間中の走査電極およびデ
ータ電極に印加する印加波形の一例を示す図である。

【図１５】本発明に係るコレステリック液晶表示装置の
画像書き込み装置の一例を示すブロック図である。

【図１６】本発明に係るコレステリック液晶表示装置の
走査回路の一例を示すブロック図である。

【図１７】（ａ）〜（ｃ）はそれぞれコレステリック液
晶の配向状態を説明するための断面図である。

【図１８】コレステリック液晶表示素子の一例を示す断
面構造図である。

【図１９】単純マトリクスパネルの一例を示す平面構成
図である。

【図２０】電圧−反射率特性の測定用の印加波形と測定
タイミングを説明するための図である。

【図２１】コレステリック液晶の電圧−反射率特性を示
す図である。

【図２２】初期配向がＦ配向時における電圧−反射率特
性の電圧印加時間による変化を説明するための図であ
る。

【図２３】初期配向がＰ配向時における電圧−反射率特
性の電圧印加時間による変化を説明するための図であ
る。

【図２４】ＤＤＳ法における駆動電圧の時系列パターン
を示す図である。

【図２５】初期配向がＨ配向およびＰ配向時における電
圧−反射率特性を示す図である。

【図２６】ＤＤＳ法における選択電圧−反射率特性を示
す図である。

【符号の説明】

１フレームメモリ２排他論理和回路３計数回路４リセット波形発生回路５直交関数発生回路６データ電圧合成回路７データ電極ドライバ８走査電圧合成回路９走査電極ドライバ９ａ、９ｂ、９ｃ、９ｄＳＴＮ用コモンドライバＩＣ１０コレステリック液晶表示素子１１、１２基板２１、２２透明電極２３走査電極群２４データ電極群３０コレステリック液晶４１光吸収層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/36 Ｇ０２Ｆ 1/137 ５０５ (72)発明者曳地丈人神奈川県海老名市本郷2274番地富士ゼロックス株式会社海老名事業所内 (72)発明者鈴木貞一神奈川県海老名市本郷2274番地富士ゼロックス株式会社海老名事業所内Ｆターム(参考） 2H088 GA03 HA03 HA06 KA24 MA10 2H093 NA11 NA13 NA43 NC11 NC16 ND32 NF28 5C006 AA22 AC02 AC23 AF71 BA19 BC03 BC13 BF03 BF46 FA12 5C080 AA10 BB05 CC03 DD08 FF09 JJ02 JJ04 JJ05 JJ06 KK02

Claims

【特許請求の範囲】

【請求項１】走査電極群とデータ電極群との交差部で
画素を形成するコレステリック液晶表示素子と、前記走
査電極群の走査電極を複数の走査電極よりなるブロック
として順次選択し、選択期間における前記ブロックの複
数の走査電極にそれぞれ対応する符号化された駆動電圧
を同時に印加するとともに、前記データ電極群のデータ
電極にそれぞれ対応する符号化されたデータ電圧を前記
駆動電圧に同期して印加する駆動回路とを備えたことを
特徴とするコレステリック液晶表示装置。
【請求項２】前記駆動電圧が、前記選択期間の５０％
以上の時間、ホメオトロピック配向への遷移電圧以上の
電圧波高値を有し、直交関数又は実質的な直交関数を用
いて符号化されたものであることを特徴とする請求項１
記載のコレステリック液晶表示装置。
【請求項３】前記直交関数が、＋１と−１を要素とす
ることを特徴とする請求項２記載のコレステリック液晶
表示装置。
【請求項４】前記データ電圧が、直交関数又は実質的
な直交関数に画素データ値を乗じて符号化されたもので
あることを特徴とする請求項１〜３のいずれかに記載の
コレステリック液晶表示装置。
【請求項５】前記選択期間が、直交関数の直交条件の
成立時間である直交周期を複数含むことを特徴とする請
求項２〜４のいずれかに記載のコレステリック液晶表示
装置。
【請求項６】選択期間内の画素に印加される実効電圧
に対する液晶の応答時間が、前記直交周期以上選択期間
以下であることを特徴とする請求項５記載のコレステリ
ック液晶表示装置。
【請求項７】非選択期間内の画素に印加される実効電
圧が、プレーナ配向とフォーカルコニック配向との双安
定状態を維持可能な閾値電圧より小さいことを特徴とす
る請求項１〜６のいずれかに記載のコレステリック液晶
表示装置。
【請求項８】前記選択期間に先立って初期配向に遷移
させるためのリセット期間を設けたことを特徴とする請
求項１〜７のいずれかに記載のコレステリック液晶表示
装置。
【請求項９】前記リセット期間が、前記ブロックの全
部に同時に与えられることを特徴とする請求項８記載の
コレステリック液晶表示装置。
【請求項１０】前記リセット期間が、前記ブロックご
とにずらしたタイミングで順次与えられることを特徴と
する請求項８記載のコレステリック液晶表示装置。
【請求項１１】前記選択期間に続いて最終的な配向状
態への遷移を補助するための保持期間を設けたことを特
徴とする請求項８〜１０のいずれかに記載のコレステリ
ック液晶表示装置。
【請求項１２】前記ブロックが、空間的に離散した複
数の走査電極よりなることを特徴とする請求項１〜１１
のいずれかに記載のコレステリック液晶表示装置。
【請求項１３】走査電極群とデータ電極群との交差部
で画素を形成するコレステリック液晶表示素子に画像を
書き込む画像書き込み装置であって、直交関数を発生す
る直交関数発生回路と、前記直交関数をレベルシフトし
て前記走査電極群の複数の走査電極ごとに順次印加する
走査電圧を生成する走査電圧合成回路と、前記直交関数
に画素データ値を乗じた値をレベルシフトして前記デー
タ電極群のデータ電極に印加するデータ電圧を生成する
データ電圧合成回路とを備えたことを特徴とする画像書
き込み装置。
【請求項１４】前記走査電圧を前記走査電極群の空間
的に離散した複数の走査電極ごとに印加可能な走査電極
ドライバを備えたことを特徴とする請求項１３記載の画
像書き込み装置。
【請求項１５】前記走査電圧の印加に先だってリセッ
ト波形を前記走査電圧合成回路及びデータ電圧合成回路
を介して印加するリセット波形発生回路を備えたことを
特徴とする請求項１３又は１４記載の画像書き込み装
置。
【請求項１６】前記画素データ値として任意の位相ず
れを有する波形を印加することを特徴とする請求項１３
〜１５のいずれかに記載の画像書き込み装置。
【請求項１７】走査電極群とデータ電極群との交差部
で画素を形成するコレステリック液晶表示素子に画像を
書き込む画像書き込み方法であって、前記走査電極群の
走査電極を複数の走査電極よりなるブロックとして順次
選択し、前記選択したブロックにおける複数の走査電極
にそれぞれ対応する符号化された駆動電圧を同時に印加
するとともに、前記データ電極群のデータ電極にそれぞ
れ対応する符号化されたデータ電圧を前記駆動電圧に同
期して印加することを特徴とする画像書き込み方法。
【請求項１８】前記駆動電圧が、＋１と−１を要素と
する直交関数をレベルシフトして得られたものであるこ
とを特徴とする請求項１７記載の画像書き込み方法。