JPH02141725A - アクティブマトリクス方式液晶表示装置 - Google Patents
アクティブマトリクス方式液晶表示装置Info
- Publication number
- JPH02141725A JPH02141725A JP63294518A JP29451888A JPH02141725A JP H02141725 A JPH02141725 A JP H02141725A JP 63294518 A JP63294518 A JP 63294518A JP 29451888 A JP29451888 A JP 29451888A JP H02141725 A JPH02141725 A JP H02141725A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal cell
- display device
- active matrix
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 59
- 239000011159 matrix material Substances 0.000 title claims description 13
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000005070 sampling Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101100268333 Solanum lycopersicum TFT8 gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリクス方式液晶表示装置に関し
、特に、垂直表示画素数の多い高精細な表示を行うこと
のできる液晶表示装置に関するものである。
、特に、垂直表示画素数の多い高精細な表示を行うこと
のできる液晶表示装置に関するものである。
従来、アクティブマトリクス方式液晶表示装置は、例え
ば、特開昭６２−１４５２８８号公報に記載のように、
各液晶セル毎に画素スイッチ（薄膜トランジスタ）が設
けられ、上記画素スイッチを行信号電極上の信号で制御
することにより列信号電極上の信号を各液晶セルに印加
する構成となっていた。
ば、特開昭６２−１４５２８８号公報に記載のように、
各液晶セル毎に画素スイッチ（薄膜トランジスタ）が設
けられ、上記画素スイッチを行信号電極上の信号で制御
することにより列信号電極上の信号を各液晶セルに印加
する構成となっていた。
上記従来技術は、例えば、ＮＴＳＣ信号のようなインタ
レース信号が入力された場合、通常のテレビと同様な飛
越走査による垂直表示画素数４８０の高精細表示を行な
うと、各画素の液晶セルには１フレーム毎（２７４−ル
ド毎）に新しい信号が書込まれる。
レース信号が入力された場合、通常のテレビと同様な飛
越走査による垂直表示画素数４８０の高精細表示を行な
うと、各画素の液晶セルには１フレーム毎（２７４−ル
ド毎）に新しい信号が書込まれる。
一方、液晶はその寿命等の問題から交流信号による実効
値駆動を行なう必要があり、その際、フリッカを小さく
抑えるため最低でも５０Ｈｚ程度の交流化周波数が必要
である。
値駆動を行なう必要があり、その際、フリッカを小さく
抑えるため最低でも５０Ｈｚ程度の交流化周波数が必要
である。
しかるに上記のような飛越走査では、１フレーム毎に異
なる信号極性で駆動すると、ＮＴＳＣ信号で１５Ｈｚの
交流化周波数となるため、フリッカが大きくなるという
問題があった。
なる信号極性で駆動すると、ＮＴＳＣ信号で１５Ｈｚの
交流化周波数となるため、フリッカが大きくなるという
問題があった。
本発明の目的は、交流化周波数を５０Ｈｚ以上確保し、
フリッカを減少させると共に、通常のテレビと同様な飛
越走査による高精細表示を可能ならしめることにある。
フリッカを減少させると共に、通常のテレビと同様な飛
越走査による高精細表示を可能ならしめることにある。
上記目的は、各液晶セル毎に、液晶セルとは別に容量を
設け、ある１フイールドで液晶セルと前記容量にそれぞ
れ異なる極性の信号を書込み、次のフィールドでは液晶
セルと前記容量を並列に接続することにより達成される
。
設け、ある１フイールドで液晶セルと前記容量にそれぞ
れ異なる極性の信号を書込み、次のフィールドでは液晶
セルと前記容量を並列に接続することにより達成される
。
前記容量に液晶セルと異なる極性の信号を予め保持して
いるため、飛越走査により走査されないフィールドでは
、前記容量に保持した電圧を液晶セルに与え液晶セルに
印加する信号の極性を反転させることが可能である。従
って、各画素は飛越走査時にも、１フイールド毎に極性
の異なる信号で駆動されるため、交流化周波数３０Ｈｚ
を確保し、フリッカを低減することが可能である。
いるため、飛越走査により走査されないフィールドでは
、前記容量に保持した電圧を液晶セルに与え液晶セルに
印加する信号の極性を反転させることが可能である。従
って、各画素は飛越走査時にも、１フイールド毎に極性
の異なる信号で駆動されるため、交流化周波数３０Ｈｚ
を確保し、フリッカを低減することが可能である。
第１図は本発明の第１の実施例を示す構成図である。
以下、本発明の第１の実施例を第１図により説明する。
第１図において、１は水平走査回路であり、時系列でシ
リアルに入力されるビデオ信号を１水平走査分サンプル
・ホールドし、１水平走査分を１度にパラレルに列信号
電極Ｄｒに出力する回路である。液晶の交流駆動のため
、正負両極性の信号を各々個別に出力する形式をとって
いる。２は垂直走査回路であり、インタレース信号の飛
越走査に合わせて第１フイールドではＱｌ、Ｑｓ、Ｑ、
ｓ・・・・・・の順に奇数行に走査パルスを出力し、第
２フイールドではＱ２ 、 Ｑ４− Ｑ６・・・・・・
ゑ順に偶数行に走査パルスを出力する。３はＴＦ’？’
（薄膜トランジスタ）を使用したアクティブマトリク
ス方式液晶パネルである。５，６．ＢはＴＦ’ｌ’、４
は液晶セル、７は付加容量、”ＣＯＭは液晶セル４の背
面電極に加える電圧である。
リアルに入力されるビデオ信号を１水平走査分サンプル
・ホールドし、１水平走査分を１度にパラレルに列信号
電極Ｄｒに出力する回路である。液晶の交流駆動のため
、正負両極性の信号を各々個別に出力する形式をとって
いる。２は垂直走査回路であり、インタレース信号の飛
越走査に合わせて第１フイールドではＱｌ、Ｑｓ、Ｑ、
ｓ・・・・・・の順に奇数行に走査パルスを出力し、第
２フイールドではＱ２ 、 Ｑ４− Ｑ６・・・・・・
ゑ順に偶数行に走査パルスを出力する。３はＴＦ’？’
（薄膜トランジスタ）を使用したアクティブマトリク
ス方式液晶パネルである。５，６．ＢはＴＦ’ｌ’、４
は液晶セル、７は付加容量、”ＣＯＭは液晶セル４の背
面電極に加える電圧である。
第２図は、第１図における各部信号波形を示す波形図で
あり、以下、第２図を用いて第１図の動作を説明する。
あり、以下、第２図を用いて第１図の動作を説明する。
水平走査回路１は１水平走査分のビデオ信号を順次サン
プル・ホールドし、Ｄ＋ Ｈ、Ｄｔ （＋） 、 Ｄ＃
） 。
プル・ホールドし、Ｄ＋ Ｈ、Ｄｔ （＋） 、 Ｄ＃
） 。
Ｄ２（＋）、・・・・・・の正負両極性のビデオ信号と
して各々列信号電極Ｄｒｌｌｌ ｅ ＤｒｌＰ ＊ Ｄ
ｒＮ ＋ Ｄｒ２１Ｐ ＋ ”’へ１水平走査分まとめ
て出力する。このとき、行信号電極Ｇ。
して各々列信号電極Ｄｒｌｌｌ ｅ ＤｒｌＰ ＊ Ｄ
ｒＮ ＋ Ｄｒ２１Ｐ ＋ ”’へ１水平走査分まとめ
て出力する。このとき、行信号電極Ｇ。
上に垂直走査回路２から走査パルスが出力されると、Ｔ
ＰＴ５１８がオン状類となり、列信号電極ＤｒＮ、Ｄｒ
Ｐ上の電圧をそれぞれ付加容量７、液晶セル４の一端子
へと伝送する。ここで、飛越走査に対応するために、第
１フイールドでは、奇数行のみ、垂直走査回路２から走
査パルスが出力され、第２フイールドでは偶数行のみ出
力される。
ＰＴ５１８がオン状類となり、列信号電極ＤｒＮ、Ｄｒ
Ｐ上の電圧をそれぞれ付加容量７、液晶セル４の一端子
へと伝送する。ここで、飛越走査に対応するために、第
１フイールドでは、奇数行のみ、垂直走査回路２から走
査パルスが出力され、第２フイールドでは偶数行のみ出
力される。
第１行目を例にとると、第２図に示すように、第１フイ
ールドでＱ、に走査パルスが出力された時、’Ｉ’ＦＴ
５．８がそれぞれオン状態となり、液晶セル４、付加容
量７の両端子間電圧ｖＬｃｖＩ、ｄｄは各々列信号電極
ＤｒＰ 、ＤｙＮ上の電圧から背面電極電圧ＶＣＯＭを
引いた値に等しくなる。ここで、実際に液晶セル４、付
加容量７の両端子間に加わる電圧をｖ、（＋）、ｖ、（
−）とする。第１フイールドではＱ２には走査パルスが
出力されないため、ＴＦＴ６はオフ状態にあり、液晶セ
ル４と付加容Ｊｉ１７に印加された電圧は独立に保持さ
れる。
ールドでＱ、に走査パルスが出力された時、’Ｉ’ＦＴ
５．８がそれぞれオン状態となり、液晶セル４、付加容
量７の両端子間電圧ｖＬｃｖＩ、ｄｄは各々列信号電極
ＤｒＰ 、ＤｙＮ上の電圧から背面電極電圧ＶＣＯＭを
引いた値に等しくなる。ここで、実際に液晶セル４、付
加容量７の両端子間に加わる電圧をｖ、（＋）、ｖ、（
−）とする。第１フイールドではＱ２には走査パルスが
出力されないため、ＴＦＴ６はオフ状態にあり、液晶セ
ル４と付加容Ｊｉ１７に印加された電圧は独立に保持さ
れる。
次に、第２フイールドではＱ、には走査パルスが出力さ
れず、ＴＦ’ｌ’５ 、８はオフ状態にあるため、液晶
セル４、付加容量７への新たな信号の書込みは行なわれ
ない。しかし、Ｑ２に走査パルスが出力されると、ＴＦ
Ｔ６がオン状態となり、液晶セル４と付加容量７を並列
に接続する。このとき、液晶セル４と付加容量７には互
いに極性の異なる信号が保持されているため、並列に接
続することにより電荷が相殺し合い最終的に保持してい
る電荷量の多い方の極性の電圧成分が残る。
れず、ＴＦ’ｌ’５ 、８はオフ状態にあるため、液晶
セル４、付加容量７への新たな信号の書込みは行なわれ
ない。しかし、Ｑ２に走査パルスが出力されると、ＴＦ
Ｔ６がオン状態となり、液晶セル４と付加容量７を並列
に接続する。このとき、液晶セル４と付加容量７には互
いに極性の異なる信号が保持されているため、並列に接
続することにより電荷が相殺し合い最終的に保持してい
る電荷量の多い方の極性の電圧成分が残る。
そこで、液晶セル４、付加容量７の各容量値をそれぞれ
ＣＬＧ ＋ ＣＪＬｄｄとすると、これら２つの容量を
並列に接続した後に液晶セル４、付加容量７の両端子（
二加わる電圧ｖＰは次式で表わされる。
ＣＬＧ ＋ ＣＪＬｄｄとすると、これら２つの容量を
並列に接続した後に液晶セル４、付加容量７の両端子（
二加わる電圧ｖＰは次式で表わされる。
このｖＰが−Ｖ、（＋）に等しくなるようＣ工、及びＶ
、（ハ）の大きさを決定すれば、液晶セル４の両端子間
に印加される電圧が第１フイールドと第２フイールドで
逆の極性で絶対値が等しくなる。そのときの付加容量Ｃ
ａｄｄとｖ、（−）の関係は次式で与えられる。
、（ハ）の大きさを決定すれば、液晶セル４の両端子間
に印加される電圧が第１フイールドと第２フイールドで
逆の極性で絶対値が等しくなる。そのときの付加容量Ｃ
ａｄｄとｖ、（−）の関係は次式で与えられる。
Ｖ＋（−）＝ −（１＋２ ｃｚｃ／Ｃａａａ ） ｖ
、（＋）ちなみにＣ，ｄｄ＝１００Ｌ０とすれば、負極
性電圧Ｖ、（ハ）の絶対値を正極性電圧Ｖ、（＋）の約
２０％増とすることで液晶セルの正負対称駆動が可能で
ある。
、（＋）ちなみにＣ，ｄｄ＝１００Ｌ０とすれば、負極
性電圧Ｖ、（ハ）の絶対値を正極性電圧Ｖ、（＋）の約
２０％増とすることで液晶セルの正負対称駆動が可能で
ある。
これらの動作は他の行の画素についても同様である。
これらの動作により飛越走査のため走査されないフィー
ルドでも液晶セル（二印加する信号の極性を反転させる
ことが可能となるため、フリッカ周波数を上げて目につ
かなくすることが可能である。
ルドでも液晶セル（二印加する信号の極性を反転させる
ことが可能となるため、フリッカ周波数を上げて目につ
かなくすることが可能である。
第３図は第１図（；おける水平走査回路１の具体的な構
成例を示す構成図であり、第４図は第３図の各部信号波
形を示す波形図である。
成例を示す構成図であり、第４図は第３図の各部信号波
形を示す波形図である。
以下、第６図の構成及び動作を説明する。
第３図において、１０１は水平走食用シフトレジスタで
あり、スタートパルス５Ｔ）ＩをシフトクロックＣＰＨ
で順次ＱＢｔ ＋ ＱＩＩ２ ＊・・・の順にシフトす
る。
あり、スタートパルス５Ｔ）ＩをシフトクロックＣＰＨ
で順次ＱＢｔ ＋ ＱＩＩ２ ＊・・・の順にシフトす
る。
１０３はサンプリングスイッチ、１０４はホールド容量
であり、これら２つでサンプルホールド回路を形成して
いる。このテンプルホールド回路は、シフトレジスタ１
０１の１出力当り４系統（Ａ、Ｂ。
であり、これら２つでサンプルホールド回路を形成して
いる。このテンプルホールド回路は、シフトレジスタ１
０１の１出力当り４系統（Ａ、Ｂ。
ｃ、ｐ）有り、そのうちＢ、Ｄ系統ζ：は正極性の入力
信号Ｖ＋が、又、Ａ、Ｃ系統には負極性の入力信号Ｖ−
が各々入力されている。
信号Ｖ＋が、又、Ａ、Ｃ系統には負極性の入力信号Ｖ−
が各々入力されている。
シフトレジスタ１０１の出力Ｑはアンドゲート１０２ａ
、１０２ｂｌ二人力され、選択信号Ｈ，、Ｈ２により選
択的に１０２ａ 、 １０２ｂの一方の出力にのみに伝
達される。Ｈｌ、Ｈ２は１水平走査周期毎にその論理レ
ベルを反転し、かつ互いに論理レベルの異なる信号であ
る。従って、シフトレジスタ１０１の色力Ｑは１水平走
査周期毎にＡ 、Ｂ系統、又はＣ，Ｄ系統のサンプルホ
ールド回路にそのサンプリング信号として伝達される。
、１０２ｂｌ二人力され、選択信号Ｈ，、Ｈ２により選
択的に１０２ａ 、 １０２ｂの一方の出力にのみに伝
達される。Ｈｌ、Ｈ２は１水平走査周期毎にその論理レ
ベルを反転し、かつ互いに論理レベルの異なる信号であ
る。従って、シフトレジスタ１０１の色力Ｑは１水平走
査周期毎にＡ 、Ｂ系統、又はＣ，Ｄ系統のサンプルホ
ールド回路にそのサンプリング信号として伝達される。
ここで、ある１水平走査周期を例にとると、シフトレジ
スタ１０１の１出力ＱＩＮはＡ及びＢ系統のサンプルホ
ールド回路に伝達され、伝達されたサンプルホールド回
路にサンプリング動作を行なわせる。この間、サンプリ
ング動作を行なわないＣ１Ｄ系統のサンプルホールド回
路は、内部ζ：保持された電圧を、出力バッファ１０５
及びデータセレクタ１０６を介してそれぞれり、 （＋
） Ｉ Ｄｌ （−）として出力する。
スタ１０１の１出力ＱＩＮはＡ及びＢ系統のサンプルホ
ールド回路に伝達され、伝達されたサンプルホールド回
路にサンプリング動作を行なわせる。この間、サンプリ
ング動作を行なわないＣ１Ｄ系統のサンプルホールド回
路は、内部ζ：保持された電圧を、出力バッファ１０５
及びデータセレクタ１０６を介してそれぞれり、 （＋
） Ｉ Ｄｌ （−）として出力する。
次に、続く１水平走査周期では、逆に、シフトレジスタ
１０１の１出力ＱＨ１はＣ及びＤ系統のサンプルホール
ド回路に伝達され、伝達されたサンプルホールド回路に
サンプリング動作を行なわせ、その間、Ａ、Ｂ系統のサ
ンプルホールド回路は内部に保持された電圧を、出力バ
ッ７ア１０５、及びデータセレクタ１０６を介してそれ
ぞれＤＩ （＋） 、 ＤＩ （−）として出力する。
１０１の１出力ＱＨ１はＣ及びＤ系統のサンプルホール
ド回路に伝達され、伝達されたサンプルホールド回路に
サンプリング動作を行なわせ、その間、Ａ、Ｂ系統のサ
ンプルホールド回路は内部に保持された電圧を、出力バ
ッ７ア１０５、及びデータセレクタ１０６を介してそれ
ぞれＤＩ （＋） 、 ＤＩ （−）として出力する。
データセレクタ１０６の制御信号：；はＨ２信号を用い
ており、１水平走査周期毎に出力するサンプルホールド
回路の系統を切換えている。従って、Ｉ）＋（＋）は、
１水平走査周期毎１”：、Ａ、Ｃ系統のサンプルホール
ド回路の保持電圧（共に正極性）を、又、Ｄ、←）は１
水平走査周期毎にＢ、Ｄ系統のサンプルホールド回路の
保持電圧（共に負極性）をそれぞれ交互に出力する。
ており、１水平走査周期毎に出力するサンプルホールド
回路の系統を切換えている。従って、Ｉ）＋（＋）は、
１水平走査周期毎１”：、Ａ、Ｃ系統のサンプルホール
ド回路の保持電圧（共に正極性）を、又、Ｄ、←）は１
水平走査周期毎にＢ、Ｄ系統のサンプルホールド回路の
保持電圧（共に負極性）をそれぞれ交互に出力する。
尚、データセレクタ１０７、その制御信号ＨＡ、出力り
、は、後述の第２の実施例に使用するもので、第１の実
施例（第１図の回路）では必要がないため、ここでは説
明を省略する。
、は、後述の第２の実施例に使用するもので、第１の実
施例（第１図の回路）では必要がないため、ここでは説
明を省略する。
第５図は第１図における垂直走査回路２の具体的な構成
例を示す構へ成因であり、第６図は第５図における各部
信号波形を示す波形図である。
例を示す構へ成因であり、第６図は第５図における各部
信号波形を示す波形図である。
以下、第５図の構成及び動作の説明を行なう。
第５図において、２０４．２０５は各々独立なシフトレ
ジスタでアリ、スタートパルスＳＴＹ、シフトクロック
ＣＰＶを入力することによりそれぞれ、Ｑｌ ＊ Ｑ５
＋ Ｑｓ ｌ・・・、及びＱ２１Ｑ４１Ｑ６１・・・
の順番で選択パルスを出力する。ＦＤは１垂直走査周期
毎にそその論理レベルを反転する信号である。インバー
タゲート２０１及びアンドゲート２０２ 、２０５によ
りＦＤの論理に応じてスタートパルスＳＴＶを選択的に
シフトレジスタ２０４、又はシフトレジスタ２０５の一
方に伝達する。
ジスタでアリ、スタートパルスＳＴＹ、シフトクロック
ＣＰＶを入力することによりそれぞれ、Ｑｌ ＊ Ｑ５
＋ Ｑｓ ｌ・・・、及びＱ２１Ｑ４１Ｑ６１・・・
の順番で選択パルスを出力する。ＦＤは１垂直走査周期
毎にそその論理レベルを反転する信号である。インバー
タゲート２０１及びアンドゲート２０２ 、２０５によ
りＦＤの論理に応じてスタートパルスＳＴＶを選択的に
シフトレジスタ２０４、又はシフトレジスタ２０５の一
方に伝達する。
従って、ある１垂直走査周期では、シフトレジスタ２０
４の出力Ｑ＋＋Ｑｓ＋Ｑｓ＋・・・に又、続く１垂直走
査周期ではシフトレジスタ２０５の出力Ｑ２ ＋ Ｑａ
＋Ｑ６＋・・・にそれぞれ選択パルスが出力される。
４の出力Ｑ＋＋Ｑｓ＋Ｑｓ＋・・・に又、続く１垂直走
査周期ではシフトレジスタ２０５の出力Ｑ２ ＋ Ｑａ
＋Ｑ６＋・・・にそれぞれ選択パルスが出力される。
つまり、飛越走査の第１フイールドでは奇数行に、又第
２フイールドでは偶数行に選択パルスが出力される。
２フイールドでは偶数行に選択パルスが出力される。
尚、第５図、第６図中のＤＢ大入力オアゲート２０６、
アンドゲート２ｏ７及び出力Ｑ１２１ ｑｓ４１ Ｑ５
６ ｊ・・・は後述の第２の実施例において必要なもの
であるため、ここでの説明は省略する。
アンドゲート２ｏ７及び出力Ｑ１２１ ｑｓ４１ Ｑ５
６ ｊ・・・は後述の第２の実施例において必要なもの
であるため、ここでの説明は省略する。
第７図は、第５図の構成例とは異なる。
第１図における垂直走査回路２の具体的な構成例を示す
構成図である。
構成図である。
主要動作は第５図の構成例とほぼ同様であるので説明は
省略する。
省略する。
第８図は本発明の第２の実施例を示す構成図であり、第
９図は第８図における各部信号波形を示す波形図である
。
９図は第８図における各部信号波形を示す波形図である
。
本実施例における基本的な構成は第１の実施例と同様で
あるが、列信号電極の数を１／！とじ、１つの列信号電
極で正極性と負極性の信号を時分割で出力する形式とし
た点が異なる。
あるが、列信号電極の数を１／！とじ、１つの列信号電
極で正極性と負極性の信号を時分割で出力する形式とし
た点が異なる。
第８図において、水平走査回路１０００は１水平走査周
期毎に極性の異なる信号を各１回づつ計２回時分割で出
力する。この２つの信号は、単に極性、振幅が異なるだ
けで、全く同一の内容を持っている。
期毎に極性の異なる信号を各１回づつ計２回時分割で出
力する。この２つの信号は、単に極性、振幅が異なるだ
けで、全く同一の内容を持っている。
垂直走査回路２０００は、１水平走査周期幅の選択パル
スを第１フイールドではＱｌ、Ｑ５．Ｑ５ 、、、の
順に、又、第２フイールドではＱ２ ＋ Ｑａ ＋ Ｑ
６ ｍ・・・の順にそれぞれ出力すると共に、これらの
選択パルスが出力されている１水平走査周期の前半で、
例えば、Ｑ、又はＱ２に選択パルスが出力されていると
きにはＱｌ２に、Ｑ、又はＱ４１＝選択パルスが出力さ
れているときにはＱａ４に、Ｑ（２ｎ−１）又はＱ（２
ｎ−）に選択パルスが出力されているときにはＱ（２ｎ
−１）（２ｎ）に、それぞれ１／２水平走査周期幅の選
択パルスを出力する。
スを第１フイールドではＱｌ、Ｑ５．Ｑ５ 、、、の
順に、又、第２フイールドではＱ２ ＋ Ｑａ ＋ Ｑ
６ ｍ・・・の順にそれぞれ出力すると共に、これらの
選択パルスが出力されている１水平走査周期の前半で、
例えば、Ｑ、又はＱ２に選択パルスが出力されていると
きにはＱｌ２に、Ｑ、又はＱ４１＝選択パルスが出力さ
れているときにはＱａ４に、Ｑ（２ｎ−１）又はＱ（２
ｎ−）に選択パルスが出力されているときにはＱ（２ｎ
−１）（２ｎ）に、それぞれ１／２水平走査周期幅の選
択パルスを出力する。
ここで、第１列、第１行を％ＪＥとると、第１フイール
ドでは、水平走査回路１０００から１行目の正極性の信
号出力がＤｌに出力されると、垂直走査回路２０００は
Ｑ、に選択パルスを出力して、ＴＦＴ８をオン状態とす
ると同時に、Ｑｌ２にも選択パルスを出力し、’ｒＦＴ
６をオンさせる。この状態で液晶セル４、付加容量７は
同時に書込みが行なわれ、それぞれの両端子間に印加さ
れる電圧ｖＬＣ＋ ｖａｄｄは共にＶ、（＋）となる。
ドでは、水平走査回路１０００から１行目の正極性の信
号出力がＤｌに出力されると、垂直走査回路２０００は
Ｑ、に選択パルスを出力して、ＴＦＴ８をオン状態とす
ると同時に、Ｑｌ２にも選択パルスを出力し、’ｒＦＴ
６をオンさせる。この状態で液晶セル４、付加容量７は
同時に書込みが行なわれ、それぞれの両端子間に印加さ
れる電圧ｖＬＣ＋ ｖａｄｄは共にＶ、（＋）となる。
次に、上記動作が１／２水平走査周期継続した後、Ｑｌ
２の選択パルスは終了し、’［’ＦＴ６がオン状態とな
り、液晶セル４の両端子間電圧ｖＬＣはＶ、（＋）−二
保たれる。続いて水平走査回路１０００からは１行目の
負極性の信号が出力される。Ｑ、には引続き選択パルス
が出力されているため、’Ｉ’ＦＴ８がオン状態を維持
し、付加容量７屯二負極性信号の再書込みが行なわれ、
その両端子間電圧ｖａｄｄはＶ、（へ）となる。
２の選択パルスは終了し、’［’ＦＴ６がオン状態とな
り、液晶セル４の両端子間電圧ｖＬＣはＶ、（＋）−二
保たれる。続いて水平走査回路１０００からは１行目の
負極性の信号が出力される。Ｑ、には引続き選択パルス
が出力されているため、’Ｉ’ＦＴ８がオン状態を維持
し、付加容量７屯二負極性信号の再書込みが行なわれ、
その両端子間電圧ｖａｄｄはＶ、（へ）となる。
これら一連の動作は、Ｑａ ＊ Ｑｓ＋ Ｑｓ ＋・・
・（二選択パルスが出力される（二従つで各行で順次行
なわれる。
・（二選択パルスが出力される（二従つで各行で順次行
なわれる。
第２フイールドでは、Ｑｌ ＊ Ｑａ ＋ Ｑｓ ｚ・
・・には選択パルスが出力されずＱ２ ＊ Ｑ４＋ Ｑ
６ｒ・・・及びＱｌ２ ＋ ＱｓａｒＱ、６．・・・の
順艦；それぞれ１水平走査幅及び１／２水平走査幅の選
択パルスが出力される。偶数行の各画素ζ二ついては第
１フイールドにおける奇数行と同様シー信号書込みが行
なわれるが、奇数行の各画素については、新たな信号は
供給されない。しかし、Ｑｌ２ ＋ Ｑａ４ ＋ Ｑｓ
６＋・・・に選択パルスが出力されると’Ｉ’ＦＴ６が
オン状態となり、付加容量７と液晶セル４に蓄積された
電荷が相殺し合い、結果として液晶セル４の両端には負
極性の信号−■、（＋）が印加される。
・・には選択パルスが出力されずＱ２ ＊ Ｑ４＋ Ｑ
６ｒ・・・及びＱｌ２ ＋ ＱｓａｒＱ、６．・・・の
順艦；それぞれ１水平走査幅及び１／２水平走査幅の選
択パルスが出力される。偶数行の各画素ζ二ついては第
１フイールドにおける奇数行と同様シー信号書込みが行
なわれるが、奇数行の各画素については、新たな信号は
供給されない。しかし、Ｑｌ２ ＋ Ｑａ４ ＋ Ｑｓ
６＋・・・に選択パルスが出力されると’Ｉ’ＦＴ６が
オン状態となり、付加容量７と液晶セル４に蓄積された
電荷が相殺し合い、結果として液晶セル４の両端には負
極性の信号−■、（＋）が印加される。
伺、付加容量７の大きさＣ８４，と液晶セル４の容量Ｃ
ＬＣ（’ｌ正極性及び負極性の信号の振幅Ｖ、（＋）、
Ｖ、←）の間の関係は、第１の実施例の所で述べた通り
である。
ＬＣ（’ｌ正極性及び負極性の信号の振幅Ｖ、（＋）、
Ｖ、←）の間の関係は、第１の実施例の所で述べた通り
である。
以上のようにして飛越走査でありながら、各液晶セルを
交流駆動することが可能である。又、第１の＊ｍ例の場
合に比べ、信号線の数を減らすことが可能である。
交流駆動することが可能である。又、第１の＊ｍ例の場
合に比べ、信号線の数を減らすことが可能である。
水平走査回路１０００及び垂直走査回路２０００の具体
的な構成例として第３図、第５図に示した回路を挙げる
ことができる。
的な構成例として第３図、第５図に示した回路を挙げる
ことができる。
第１の実施例では、第３図、第５図に示した回路の一部
を使用していなかりたが、本実施例では、全回路を使用
する。
を使用していなかりたが、本実施例では、全回路を使用
する。
第３図の水平走査回路では、先に説明したように、１水
平走査周期毎に、同一内容で極性、振幅の異なる２つの
信号り、（＋）、Ｄ、（ハ）が出力される。そこで、そ
の後段にデータセレクタ１０７を設け、制御信号融の論
理レベルにより１／′２水平走査時間毎１： Ｄ、 （
＋） 、 Ｄ、 （→信号を切換え、Ｄ、信号として出
力する。第４図にその信号波形を示す。
平走査周期毎に、同一内容で極性、振幅の異なる２つの
信号り、（＋）、Ｄ、（ハ）が出力される。そこで、そ
の後段にデータセレクタ１０７を設け、制御信号融の論
理レベルにより１／′２水平走査時間毎１： Ｄ、 （
＋） 、 Ｄ、 （→信号を切換え、Ｄ、信号として出
力する。第４図にその信号波形を示す。
又、第５図の垂直走査回路では、先に説明したような手
法でＱｌ ｒ Ｑ２ ＋ Ｑｓ ＋・・・信号を生成し
、このＱ１＋Ｑ２ｔＱｓ＋・・・信号をもとにオア・ゲ
ート２０６、アンド・ゲート２０７でＱｌ２ ＋ Ｑｓ
ａ ＋ Ｑｓ６ｍ・・・信号を作る。第６図に示すよう
シニ、第１フイールド、第２フィールド共１：出力され
るように、オアゲート２０６でＱ、とＱ２ ＋ Ｑ５と
Ｑａ 、 ＱｓとＱ６・・・の論理和をとり、その後、
アンドゲート２０７によｌ、） Ｄ Ｂ信号と論理積を
とり、Ｑｌ２ ＋ Ｑｓ４＋ Ｃ５６＋・・・信号を発
生する。ＤＢ信号は、１水平走査周期の前半で“Ｈｌ”
後半で＠ＬＯ＃ レベルとなる信号であり、従って、
Ｑａ２＊ Ｑｓａ ＋ Ｃ５６＊・・・信号は、それぞ
れ、Ｑ、又はＱ２＋Ｑ、又はＱａ 、Ｑｓ又はＱ６＋・
・・に１水平走査時間幅の選択パルスが出力されている
とき、その前半の１／′２水平走査時間だけ′Ｈ１＃
レベルとなる信号である。
法でＱｌ ｒ Ｑ２ ＋ Ｑｓ ＋・・・信号を生成し
、このＱ１＋Ｑ２ｔＱｓ＋・・・信号をもとにオア・ゲ
ート２０６、アンド・ゲート２０７でＱｌ２ ＋ Ｑｓ
ａ ＋ Ｑｓ６ｍ・・・信号を作る。第６図に示すよう
シニ、第１フイールド、第２フィールド共１：出力され
るように、オアゲート２０６でＱ、とＱ２ ＋ Ｑ５と
Ｑａ 、 ＱｓとＱ６・・・の論理和をとり、その後、
アンドゲート２０７によｌ、） Ｄ Ｂ信号と論理積を
とり、Ｑｌ２ ＋ Ｑｓ４＋ Ｃ５６＋・・・信号を発
生する。ＤＢ信号は、１水平走査周期の前半で“Ｈｌ”
後半で＠ＬＯ＃ レベルとなる信号であり、従って、
Ｑａ２＊ Ｑｓａ ＋ Ｃ５６＊・・・信号は、それぞ
れ、Ｑ、又はＱ２＋Ｑ、又はＱａ 、Ｑｓ又はＱ６＋・
・・に１水平走査時間幅の選択パルスが出力されている
とき、その前半の１／′２水平走査時間だけ′Ｈ１＃
レベルとなる信号である。
本発明によれば、ＴＰＴ液晶パネルの飛越走査駆動時に
おいて、液晶の交流駆動周波数を下げずに済むため、フ
リッカを抑える効果が有る。又、完全な飛越走査駆動が
可能であるため、垂直解像度が向上する。
おいて、液晶の交流駆動周波数を下げずに済むため、フ
リッカを抑える効果が有る。又、完全な飛越走査駆動が
可能であるため、垂直解像度が向上する。
第１図は本発明の第１の実施例を示す構成図、第２図は
第１図における各部信号波形を示す波形図、第３図は本
発明において用いられる水平走査回路の具体的な構成例
を示す構成図、第４図は第３図における各部信号波形を
示す波形図、第５図は不発明において用いられる垂直走
査回路の具体的な構成例を示す構成図、第６図は第５図
（二おける各部信号波形を示す波形図、第７図は本発明
において用いられる垂直走査回路の他の具体的な構成例
を示す構成図、第８図は本発明の第２の実施例を示す構
成図、第９図は第８図における各部信号波形を示す波形
図、である。 １．１０００・・・水平走査回路 ２．２０００・・・垂直走査回路 ３・・・’Ｉ’ＦＴ液晶パネル ４・・・液晶セル フ・・・付加容量 ５．６．８・・・ＴＰＴ Ｄｒ・・・列信号電極 Ｇ、・・・行信号電極。 （Ｑ）第１ フィールド Ｈ （ｂ）ｊｖＩ２フィールド ・−・Ｈ２ °Ｌｉ 第 図 第 ５図 り計） Ｄｌ Ｄｔ（−＞ Ｄｒ（す／１２
１−・シフトトシ゛°スフ ｔｓ−苓−ＩＬＩ″容（
／＃？・・・アシドゲート Ｉ’５＝３ｈｔ：＋Ｊ
］１１ｏ３・・ ＋１’−７°１ ； ７’、ｔイ？チ
ノ＃ｌ・−テ゛−７ｔＬ７ｆＤｚ（−） ｌ＃７゛・′Ｔ−りｔＬ７フ 蔦 ４Ｌ￥１ Ｄ＋（−） Ｈ＾ 十 ＋ ■ト ｌ−Ｑ リ １ 第 図 ２’０／・・・イニバークゲ−ｆ−ｚａ４・・・＞７Ｌ
Ｌ−シ′λりＺｉ！Ｊ−・・ア＞ｒｒ；Ｈ 第 ８図 ２１ρρ・−垂直走玄回エト 第 （０）箪１フィールド （ｂ）Ｊ２フィールドパ
第１図における各部信号波形を示す波形図、第３図は本
発明において用いられる水平走査回路の具体的な構成例
を示す構成図、第４図は第３図における各部信号波形を
示す波形図、第５図は不発明において用いられる垂直走
査回路の具体的な構成例を示す構成図、第６図は第５図
（二おける各部信号波形を示す波形図、第７図は本発明
において用いられる垂直走査回路の他の具体的な構成例
を示す構成図、第８図は本発明の第２の実施例を示す構
成図、第９図は第８図における各部信号波形を示す波形
図、である。 １．１０００・・・水平走査回路 ２．２０００・・・垂直走査回路 ３・・・’Ｉ’ＦＴ液晶パネル ４・・・液晶セル フ・・・付加容量 ５．６．８・・・ＴＰＴ Ｄｒ・・・列信号電極 Ｇ、・・・行信号電極。 （Ｑ）第１ フィールド Ｈ （ｂ）ｊｖＩ２フィールド ・−・Ｈ２ °Ｌｉ 第 図 第 ５図 り計） Ｄｌ Ｄｔ（−＞ Ｄｒ（す／１２
１−・シフトトシ゛°スフ ｔｓ−苓−ＩＬＩ″容（
／＃？・・・アシドゲート Ｉ’５＝３ｈｔ：＋Ｊ
］１１ｏ３・・ ＋１’−７°１ ； ７’、ｔイ？チ
ノ＃ｌ・−テ゛−７ｔＬ７ｆＤｚ（−） ｌ＃７゛・′Ｔ−りｔＬ７フ 蔦 ４Ｌ￥１ Ｄ＋（−） Ｈ＾ 十 ＋ ■ト ｌ−Ｑ リ １ 第 図 ２’０／・・・イニバークゲ−ｆ−ｚａ４・・・＞７Ｌ
Ｌ−シ′λりＺｉ！Ｊ−・・ア＞ｒｒ；Ｈ 第 ８図 ２１ρρ・−垂直走玄回エト 第 （０）箪１フィールド （ｂ）Ｊ２フィールドパ
Claims (1)
- 【特許請求の範囲】 １、複数の列信号電極と、複数の行信号電極と、各列信
号電極にそれぞれ表示信号を供給する水平走査回路と、
各行信号電極にそれぞれ選択パルスを供給する垂直走査
回路と、マトリクス状に配され、それぞれ、液晶セル、
容量、第１の手段及び第２の手段を有する複数の画素と
、を具備したアクティブマトリクス方式液晶表示装置に
おいて、 前記第１の手段は、それぞれ、前記行信号電極のいずれ
かに接続され、接続された該行信号電極からの得られる
選択パルスに応じて、前記列信号電極のいずれかから得
られる異なる表示信号を、当該第１の手段の属する画素
内の液晶セル及び容量にそれぞれ独立に供給し保持させ
ると共に、前記第２の手段は、前記行信号電極のいずれ
かに接続され、接続された該行信号電極からの得られる
選択パルスに応じて、当該第２の手段の属する画素内の
液晶セルと容量とを並列に接続させることを特徴とする
アクティブマトリクス方式液晶表示装置。 ２、請求項１に記載のアクティブマトリクス方式液晶表
示装置において、前記第１及び第２の手段は、それぞれ
、薄膜トランジスタから成ることを特徴とするアクティ
ブマトリクス方式液晶表示装置。 ３、請求項１に記載のアクティブマトリクス方式液晶表
示装置において、前記列記号電極は第１及び第２の種類
の列信号電極にて構成され、前記水平走査回路は、前記
第１及び第２の種類の列信号電極にそれぞれ互いに極性
の異なる表示信号を供給すると共に、前記第１の手段は
、それぞれ、接続された行信号電極から得られる選択パ
ルスに応じて、当該第１の手段の属する画素内の液晶セ
ル及び容量のうち、液晶セルには前記第１の種類の列信
号電極から得られる表示信号を、容量には前記第２の種
類の列信号電極から得られる表示信号を、それぞれ、供
給して保持させるようにしたことを特徴とするアクティ
ブマトリクス方式液晶表示装置。 ４、請求項１に記載のアクティブマトリクス方式液晶表
示装置において、前記水平走査回路は、同一の列信号電
極に極性の異なる表示信号を時分割で交互に供給すると
共に、前記第１の手段は、それぞれ、接続された行信号
電極からの得られる選択パルスに応じて、当該第１の手
段の属する画素内の液晶セル及び容量に、同一の列信号
電極から得られた極性の異なる表示信号を供給し保持さ
せるようにしたことを特徴とするアクティブマトリクス
方式液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63294518A JPH02141725A (ja) | 1988-11-24 | 1988-11-24 | アクティブマトリクス方式液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63294518A JPH02141725A (ja) | 1988-11-24 | 1988-11-24 | アクティブマトリクス方式液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141725A true JPH02141725A (ja) | 1990-05-31 |
Family
ID=17808816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63294518A Pending JPH02141725A (ja) | 1988-11-24 | 1988-11-24 | アクティブマトリクス方式液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141725A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506598A (en) * | 1992-01-21 | 1996-04-09 | Sharp Kabushiki Kaisha | Active matrix substrate and a method for driving the same |
| KR19980051990A (ko) * | 1996-12-24 | 1998-09-25 | 손욱 | 평판 표시 장치 및 그 구동 방법 |
| US5903249A (en) * | 1994-10-07 | 1999-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving active matrix display device |
| KR100438963B1 (ko) * | 1996-09-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100484641B1 (ko) * | 2002-07-05 | 2005-04-20 | 삼성에스디아이 주식회사 | 화상 표시 장치 |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| KR100489272B1 (ko) * | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
-
1988
- 1988-11-24 JP JP63294518A patent/JPH02141725A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506598A (en) * | 1992-01-21 | 1996-04-09 | Sharp Kabushiki Kaisha | Active matrix substrate and a method for driving the same |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US5903249A (en) * | 1994-10-07 | 1999-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving active matrix display device |
| KR100438963B1 (ko) * | 1996-09-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR19980051990A (ko) * | 1996-12-24 | 1998-09-25 | 손욱 | 평판 표시 장치 및 그 구동 방법 |
| KR100484641B1 (ko) * | 2002-07-05 | 2005-04-20 | 삼성에스디아이 주식회사 | 화상 표시 장치 |
| KR100489272B1 (ko) * | 2002-07-08 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그의 구동방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101393638B1 (ko) | 표시 장치 및 그의 구동 방법 | |
| US20040263466A1 (en) | Liquid crystal display device and method of driving the same | |
| KR100884993B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP5004415B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2007052396A (ja) | 駆動回路、表示装置及び表示装置の駆動方法 | |
| JPH10153986A (ja) | 表示装置 | |
| CN101681607A (zh) | 显示装置及其驱动方法 | |
| JPH0572999A (ja) | 液晶表示装置及びその駆動方法 | |
| JP4902185B2 (ja) | 表示装置 | |
| JPH06222330A (ja) | 液晶表示装置 | |
| JP4387362B2 (ja) | ピクセルマトリックス及びそのピクセルユニット | |
| US8797310B2 (en) | Display driving circuit, device and method for polarity inversion using retention capacitor lines | |
| JPH11249629A (ja) | 液晶表示装置 | |
| JP2656243B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH02141725A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH10187097A (ja) | 液晶表示装置 | |
| CN109196576B (zh) | 视频信号线驱动电路、具备其的显示装置、其的驱动方法 | |
| KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JP2000075263A (ja) | アクティブマトリクス型液晶表示装置の駆動回路 | |
| JP2531151B2 (ja) | アクテイブマトリクス液晶表示パネルの駆動方法 | |
| JP3371319B2 (ja) | 表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 |