JPH09181328A - アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法 - Google Patents

アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法

Info

Publication number
JPH09181328A
JPH09181328A JP8335050A JP33505096A JPH09181328A JP H09181328 A JPH09181328 A JP H09181328A JP 8335050 A JP8335050 A JP 8335050A JP 33505096 A JP33505096 A JP 33505096A JP H09181328 A JPH09181328 A JP H09181328A
Authority
JP
Japan
Prior art keywords
layer
edges
aligned
self
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8335050A
Other languages
English (en)
Inventor
Michael G Hack
ジー.ハック マイケル
Rene A Lujan
エー.ルジャン レネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH09181328A publication Critical patent/JPH09181328A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 基板上に回路を製造する方法を提供し、高精
度ゲート/ リード整合の問題を解決する改善技法を見出
す。 【解決手段】 ドープ半導体層40をプラズマエンハン
スト化学蒸着法(PECVD)を用いて付着し、自己整合絶縁
領域のエッジで自己整合接合を生成することにより高精
度なゲート/ リード整合を行う。次に、ドープ半導体層
40を自己整合リソグラフィー法(self-aligned litho
graphy) を用いてパターン形成し、導電性リード62を
生成する。該導電性リード62は、最大オーバーラップ
距離以下の距離だけ絶縁領域28にオーバーラップする
自己整合エッジを有する。例えば、最大オーバーラップ
距離は1.0μm未満か0.5μmとすることができ、
非常に小さなa−SiTFTを可能にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は基板上での回路の製
造に関する。
【0002】
【従来技術】カニキ ジェイ(Kanicki, J.)、ハサン
イー(Hasan, E.) 、グリフィス ジェイ(Griffith,
J.)、タカモリ ティー(Takamori, T.)及びティサング
ジェイシー(Tsang, J.C.) による「Properties of Hig
h Conductivity Phosphorous Doped Hydrogenerated Mi
crocrystalline Silicon and Application in Thin Fil
mTransistor Technology」[Mat. Res. Soc. Symp. Pro
c.、Vol149、1989年 239〜246 ページ]は、微晶質シリ
コンの燐(P)ドーピングの技法を記述する。239〜
245ページにおいて、カニキらは、水素化アモルファ
ス(非晶質)シリコン(a−Si:H)薄膜トランジス
タ(TFT)中で高濃度に(n+)Pドープされた層
を、ソース/ドレイン金属とa−Si:H層との間の接
触中間層として使用することについて記述する。245
及び246ページで、カニキらは、このような層のTF
T構造への付与について記述し、約5μmのゲートとソ
ース−ドレインのオーバーラップ(重なり)について述
べている。
【0003】ラスティング エヌ(Lustig, N.)及びカニ
キ ジェイによる「Gate dielectric and contact effe
cts in hydrogenerated amorphous silicon-silicon ni
tride thin-film transistors 」[J. Appl. Phys., Vo
l.65、1989年、3951〜3957ページ]は、ソース−ドレイ
ン接触製造における(n+)燐ドープ水素化アモルファ
スシリコン(a−Si:H)とn+水素化微晶質シリコ
ン(μc−Si:H)との置き換えによるTFT移動度
の改善について記述する。3951ページ及び3952
ページのセクションIIはオーム接触を保証するために
ソース−ドレイン金属と固有のa−Si:Hとの間に薄
いn+μc−Si:H層が含まれる実験を記述する。n
+μc−Si:Hは、H2 中のPH3 /SiH4 混合物
から付着され、約0.1Ωcmの材料を産する。この文
献の図1の上側部分は、得られるトランジスタの略断面
を示す。第III節は、デバイスが、幅50μm、チャ
ネル長20又は40μm、およびゲートとソース−ドレ
インのオーバーラップ約5μを有したことと、TFTが
フラットパネルLCDディスプレイを扱うのに適してい
ることを述べている。この文献の図5に関して示され、
記述されるように、平均電界効果移動度は、n+μc−
Si:Hで増加した。
【0004】
【発明が解決しようとする課題】本発明は、基板上に回
路を製造する際の問題を扱う。
【0005】薄膜トランジスタ(TFT)のようなアモ
ルファスシリコン(a−Si)デバイスの性能は、デバ
イスのゲート領域のエッジの相対的横方向位置、及びデ
バイスのドープチャネルリードとデバイスのチャネルを
含む未ドープ領域との間の境界又は接合におおいに依存
する。ソース側境界又は接合部がゲート領域のエッジの
外側にある場合、接触抵抗は不十分であり、限界内で
は、ゲートは、適切なデバイスオペレーションの要求に
応じるようにチャネル状態を制御することができない。
一方、デバイスのゲート領域がチャネルのいずれかの側
面で境界又は接合部を越えて延びて、一つ又は両方のド
ープチャネルリードにオーバーラップすると、不必要な
過剰の静電容量が発生する。オーバーラップの範囲が正
確に制御されなければ、静電容量は変化して、同一基板
上に形成される異なるデバイス同士の間でデバイス内変
化(intra-device variations) を生成する。
【0006】本明細書において「ゲート/ リード整合(g
ate/lead alignment) 」と呼ばれるゲート領域のエッジ
及び境界又は接合部とチャネルリードとの高精度な整合
は、これらの問題を回避すると共に、より短いチャネル
長でデバイスを製造することも可能にするので、デバイ
ス性能を改善する。しかし、高精度なゲート/ リード整
合を成し遂げるのは困難である。
【0007】幾つかの従来の技法は、a−Si層と燐層
を金属ゲート領域上に付着して、次に、裏側レーザー晶
出を実行することによって、高精度なゲート/ リード整
合を成し遂げることを試みた。しかし、レーザー晶出ス
テップは技術的に難しく、またレーザーオペレーション
がそれ以外にはa−SiTFT生産のために必要でない
ために、レーザーの使用はプロセス及びデバイスの非効
率な変更を必要とすることがある。
【0008】別の従来の技法では、a−Si層をゲート
領域上に付着し、裏側露光を行ってゲート領域と自己整
合される絶縁領域を形成するパターン形成された誘電層
を生成し、次に燐イオンを注入することによって、高精
度なゲート/ リード整合を成し遂げることを試みた。絶
縁領域は、燐イオンがチャネルに入るのを妨げるが、燐
イオンは隣接エリアに入り、高濃度にドープされたチャ
ネルリードを形成する。また、燐イオンの注入も、それ
以外にはa−SiTFT生産のために必要でないため
に、燐イオン注入法の使用は非効率な変更を必要とする
ことがある。さらに、イオン注入法はTFTを損傷する
ことがあり、得られるチャネルリードは、ドープ付着層
と良好な電気接触が行われないと同様に、他の層とも良
好な電気接触が行われない。また、このように生成され
たTFTは、より低い移動度を有する可能性が高い。
【0009】
【課題を解決するための手段】本発明は、高精度ゲート
/ リード整合の問題を解決する改善技法を見出すことに
基づく。その技法は、ドープ半導体層をプラズマエンハ
ンスト化学蒸着法(PECVD)を用いて付着し、自己整合絶
縁領域のエッジで自己整合接合を生成することにより高
精度なゲート/ リード整合を成し遂げる。次に、該技法
は、ドープ半導体層を自己整合リソグラフィー法(self
-aligned lithography) を用いてパターン形成し、導電
性リードを生成する。該導電性リードは、最大オーバー
ラップ距離以下の距離だけ絶縁領域にオーバーラップす
る自己整合エッジを有する。例えば、最大オーバーラッ
プ距離は1.0μm未満か0.5μmとすることがで
き、非常に小さなa−SiTFTを可能にする。
【0010】該技法を従来技法の改良として実施するこ
とができる。従来の技法は、第1及び第2エッジを有す
るゲート領域、ゲート領域のそのエッジ上及びそれを越
えて延出する未ドープa−Si層、及びゲート領域のエ
ッジとほぼ整合されるエッジ以外のa−Si層上の絶縁
層を含むa−SiTFTを形成する。改善は、微晶質シ
リコン(μxtal−Si)又は多結晶質シリコン(p
oly−si)のようなドープ半導体材料のPECVD
層を、絶縁領域上及び絶縁領域エッジの外側のa−Si
層の部分上に付着することを含み、これは絶縁領域のエ
ッジでゲート領域のエッジとほぼ整合される接合部を生
成する。次に、該改善は、チャネルリードの各々がゲー
ト領域のエッジうちの1つとほぼ整合される自己整合エ
ッジを有し、また各自己整合エッジが最大オーバーラッ
プ距離以下の距離だけ絶縁領域にオーバーラップするよ
うな方法で自己整合リソグラフィーを用いて、ドープ半
導体層をパターン形成する。
【0011】ゲート領域がその上にあるフォトレジスト
層の部分の露光を防ぐ自己整合リソグラフィック裏側露
光により、ドープ半導体層をパターン形成することがで
きる。次に、露光されないフォトレジスト層の部分を除
去して、ドープ半導体層の部分を露光することができ
る。次に、ドープ半導体層の露光部分を除去することが
できる。多くのオペレーションの時間を定めて、裏側露
光、現像液の付与、ベーキング、及びエッチング液の付
与を含むオーバーラップを制御することができる。
【0012】該技法は、ゲート領域をパターン形成され
た導電層中に生成し、次いで2つの自己整合リソグラフ
ィック裏側露光を用いて次の層をパターン形成すること
により、実施され得る。第1裏側露光をポジレジストを
用いて実行し、絶縁層をパターン形成し、絶縁領域を生
成することができ、エッジがゲート領域のエッジとほぼ
整合される。次に、第2裏側露光をネガレジストを用い
て実行し、上述したようなドープμxtal−SiのP
ECVD層をパターン形成し、ゲート領域のエッジと略
整合される接合部から延出する導電性リードを生成す
る。導電性リードは、最大オーバーラップ距離以下の距
離だけ絶縁領域にオーバーラップする自己整合エッジを
有する。導電性金属電極は導電性リード上にあり、接合
部と導電性リードを介して電気接続することができる。
【0013】従って、該技法は、ゲート領域のエッジと
十分に自己整合されて、導電性リードと電気接続される
接合部を生成する。その結果、反転スタッガードデバイ
ス(inverted staggered device) が得られる。その理由
は、ゲートがチャネルリードからチャネルの下で、a−
Si層の反対側にあるからである。
【0014】該技法を使用して、各セルがa−SiTF
Tを含むアレイ回路を生成することができる。アレイ回
路は、例えばAMLCD用の光バルブアレイを生成する
のに使用可能である。
【0015】上述した技法を使用してゲートとチャネル
リードの間に最小の静電容量を有し、移動度を減少しな
い十分に自己整合されたa−SiTFTを生成できるた
めに、該技法は有利である。該技法は、a−SiTFT
を生成するための従来の技法と非常に互換性があり、ま
たレーザー、燐注入、又は他の複雑な追加の方法又は追
加の設備を必要としない。
【0016】
【発明の実施の形態】「物理蒸着法(physical vapor de
position) 」を実行することにより、材料が化学反応せ
ずに物理的構造上に付着するようになる。その例は、ス
パッタリング、真空蒸着及び eビーム付着を含む。
【0017】「化学蒸着法(chemical vapor depositio
n) 」を実行することにより、材料が物理的構造上に反
応ガス及びエネルギー源を用いることによって付着する
ようになり、ガス−フェーズの化学反応を生成する。エ
ネルギー源は、事実上、熱エネルギー、光学的エネルギ
ー、又はプラズマを使用できる。「プラズマ化学蒸着
法」即ち、「PECVD(plasma enhanced chemical va
por deposition) 」は、プラズマエネルギーソースを使
用する。「PECVD層」とは、PECVDによって生
成された層である。
【0018】「リソグラフィー」を実行する、又は「リ
ソグラフィーによってパターン形成する」は、放射源を
使用して、マスクパターンを感度のある材料に転写し
て、次にその放射に感度のある材料を現像してマスクパ
ターンのポジ又はネガのコピーを得ることである。放射
に感度をもつ材料を「レジスト」又は「フォトレジス
ト」と呼ぶ。マスクパターンをレジスト層に転写するプ
ロセスを本明細書では「露光」と呼び、また露光中に放
射を受けるレジスト層の部分を本明細書では「露光(pho
toexposed)」部分と呼ぶ。レジストを現像するために使
用する流体を「現像液」と呼ぶ。「ポジレジスト」と
は、現像液が露光された部分を露光されない部分よりず
っと速く除去することができるレジストである。「ネガ
レジスト」とは、現像液が露光されない部分を露光され
た部分よりずっと速く除去することができるレジストで
ある。エッチング用に使用される場合、現像により得ら
れるレジストのパターンは、「マスク材料のパターン」
又は単に「マスク」と呼ばれることもある。
【0019】リソグラフィーでは、「裏側露光(backsid
e exposure) 」とは、放射が基板を介してレジスト層に
届く基板上構造中のレジスト層の露光である。レジスト
層と基板との間の層の一部分は、その上の領域のレジス
ト層に放射が到達しないようにする場合、マスクパター
ンを提供可能である。
【0020】ドープされたチャネルリードが、ゲート領
域を含む材料の未ドープ層と接する所で、「遷移
(部)」又は「接合(部)」は、発生する。チャネルリ
ードは、遷移部又は接合部から離れるように延出する。
【0021】第1層の部分が、第2層の部分の上にある
と共に、第2層の部分のエッジを越えて延出するが、第
2層の部分のエッジの内側にエッジを有する場合に、第
1層の部分は第2層の部分に「オーバーラップ」する。
第1層が第2層にオーバーラップする「オーバーラップ
距離」又は「距離」は、第2層内側のエッジから第1層
のエッジまでの最大距離である。「最大オーバーラップ
距離」は、越えられないオーバーラップ距離である。例
えば、最大オーバーラップ距離を越えると、デバイスを
信頼できるように製造できなかったり、デバイスが適切
に機能しないことがある。
【0022】あるオペレーションが、オーバーラップ距
離の大きさを決定する一つ以上のオペレーションから成
るセット内の一つのオペレーションである場合、そのオ
ペレーションはオーバーラップ距離を「制御」すると言
う。
【0023】基板上に形成される構造部中の2層のエッ
ジ又は複数層の部分は、構造部を形成する基板の表面上
へのそれらのプロジェクション(投影)が略同一である
場合に「ほぼ整合」されていると言う。
【0024】2層のエッジ又は複数層の部分は、それら
の一方がマスクとして働くリソグラフィックプロセスに
より他方が製造されたことにより、それらがほぼ整合す
る場合に、「自己整合」されているという。従って、
「自己整合リソグラフィー」又は「自己整合リソグラフ
ィックパターン形成」は、2層のエッジ同士間又は複数
層の部分同士間の略整合を、一方の層を他方の層をパタ
ーン形成するプロセスでマスクとして用いることにより
得るリソグラフィーである。自己整合リソグラフィーに
おいて、「自己整合裏側露光」は、レジスト層と基板の
間のブロッキング層の部分により放射がレジスト層に達
しないようにする裏側露光であり、これによりレジスト
層中に得られる露光パターンを使用して、ブロッキング
層とレジスト層との間の層をリソグラフィーによりパタ
ーン形成することができる。
【0025】図1乃至図6は本発明の概略的な特徴を示
す。図1は、絶縁領域の自己整合エッジでの接合部、及
びその接合部から延出し最大オーバーラップ距離以下の
距離だけ絶縁領域にオーバーラップする導電性リード、
を生成するステージを示す。図2は、図1と同じように
接合部及び導電性リードを生成する際の概略的な動作を
示す。図3乃至図6は、裏側露光、現像液の付与、ベー
キング及びエッチング液の付与のそれぞれの時間を定め
てオーバーラップ距離を制御する方法を示す。
【0026】図1の断面10、12、14の各々におい
て、基板20の表面で形成されている回路は、ゲート領
域22、第1絶縁層24、未ドープa−Si層26及び
絶縁領域28を具備する。層24及び26はゲート領域
22のエッジ30上に延出するが、絶縁領域28のエッ
ジ32は、自己整合絶縁領域の場合と同様にゲート領域
22のエッジ30と略整合されている。
【0027】また図1の断面10は、ドープ半導体層4
0も示す。ドープ半導体層40のPECVD付着に先立
って、未ドープa−Si層26は絶縁領域28のエッジ
32の外側に、露光部分を有する。ドープ半導体層40
は絶縁領域28上及びa−Si層26の露光部分上にあ
る。したがって、ドープ半導体層40のPECVD付着
により、接合部42が絶縁領域28のエッジ32に生成
される。接合部42は、断面12の破線により示される
ように、ゲート領域22のエッジ30とほぼ整合されて
いる。
【0028】断面12は、ドープ半導体層40の自己整
合リソグラフィックパターン形成を示す。レジスト層5
0の部分52は、他の部分が露光、現像、及びベーキン
グ等を通して除去された後、残る。エッジ54は露光範
囲を図示し、エッジ56は、現像後、レジスト層50が
絶縁領域28にオーバーラップする距離を示し、エッジ
58はベーキング後のオーバーラップを示す。ゲート領
域22のエッジ30とほぼ整合される自己整合エッジ6
0は、半導体層40の他の部分がエッチング等を通して
除去された後、ドープ半導体層40を絶縁領域28にオ
ーバーラップする距離を示す。
【0029】断面14は、リソグラフィクパターン形成
後の構造を示す。導電性リード62はドープされた半導
体層40中に形成され、フォトレジスト層50の除去に
よるようなリソグラフィックパターン形成を完成後、オ
ーバーラップ64が絶縁領域28のエッジ32を越えて
延出している。図1に示されるように、導電性リード6
2の自己整合エッジがエッジ32に沿った任意の点で絶
縁領域28にオーバーラップする距離Δは、DMAX 、即
ち生成される構造に適切な最大値以下である。一般に、
MAX を十分に小さく維持して、絶縁領域28を横切っ
て短絡しないようにでき、また導電性リード62とゲー
ト領域22の間の静電容量を、構造の適切なオペレーシ
ョンに許容可能な最大静電容量未満に維持することがで
きる。例えば、約5μmのチャネル長を有するa−Si
TFTの場合、DMAX ≦1.0μmを有して、静電容量
を最小化し、デバイス性能を維持することが必要であり
得る。DMAX のいっそう低い値は、静電容量の小さなば
らつきに起因する問題を回避するのに役立ち得る。
【0030】図2の概略的な動作はボックス80で、ゲ
ート領域、ゲート領域上の絶縁層と未ドープa−Si
層、及びa−Si上の層中のゲート領域上絶縁領域を含
む構造から始まる。絶縁領域は、ゲート領域22のエッ
ジ30とほぼ整合される図1の絶縁領域28のエッジ3
2のようなゲート領域のエッジと略整合されるエッジを
有する。その結果、a−Si層は絶縁領域のエッジの外
側に、図1の層26のような露光部分を有する。
【0031】ボックス82の動作は、絶縁領域上および
a−Si層の露光部分上に図1の層40のような半導体
材料のドープPECVD層を付着する。ボックス82の
動作は、ドープ半導体層とa−Si層との間の接合部4
2のような接合部を絶縁領域のエッジに生成する。絶縁
領域のエッジはゲート領域のエッジとほぼ整合されてい
るので、接合部もまたゲート領域のエッジとほぼ整合さ
れる。
【0032】次に、ボックス84の動作は、ドープされ
た半導体層を自己整合リソグラフィーを用いてパターン
形成し、図1のリード62のように接合部から延出する
導電性リードを生成する。ボックス84の動作は、導電
性リードがゲート領域のエッジと略整合されるが、最大
オーバーラップ距離以下の距離、即ちDMAX だけ絶縁領
域にオーバーラップする自己整合エッジを有するような
方法で実行される。
【0033】図3乃至図6は、オーバーラップ距離をボ
ックス84の動作で制御できる方法を示す。各図は、オ
ーバーラップ64の周辺領域を拡大した詳細を示し、層
の部分は、図1の断面12と同一参照番号を有してい
る。
【0034】図3では、レジスト層50はフォトレジス
トの層であり、裏側露光を実行して、ゲート領域22上
にないレジスト層50の部分を露光する。まず、ゲート
領域22はその上の領域中のレジスト層50の露光を防
止するが、光の散乱(scattering)が絶縁領域28のエッ
ジ32付近のレジスト層50を徐々に露光する。従っ
て、レジスト層50の裏側露光の時間を定めてオーバー
ラップを制御することができる。時間t0 で、露光部分
100と非露光部分102との間の境界は、エッジ32
とほぼ整合されている。その理由は、裏側露光はゲート
領域22によりブロックされない十分な効果を有するか
らである。しかし、裏側露光の期間がt1及びt2 に長
期化すると、露光部分100は光の散乱のために絶縁領
域28のエッジ32を通ってだんだん先に延出する。や
がて露光部分100は、オーバーラップの範囲が次のプ
ロセス後にDMAX を越えるであろう程度まで延出する
が、その限界未満の裏側露光期間は、エッジ32上のド
ープ半導体層40の除去を防止することにより適切なオ
ーバーラップ距離を生成できる。
【0035】図4ではレジスト層50が現像され、非露
光部分102を除去し、露光部分100を残している。
現像液は、非露光部分102を迅速に除去するが、露光
部分100もより遅い速度で除去する。したがって、レ
ジスト層50の現像の時間を定めてオーバーラップを制
御することができる。時間t0 で、露光部分100はエ
ッジ104、即ち露光部分100と非露光部分102と
の間の境界まで延出するが、非露光部分102は全て除
去されている。しかし、現像期間がt1 及びt2 に長期
化すると、現像液は露光部分100の大きさを減少す
る。やがて露光部分100は、オーバーラップの範囲が
次のプロセス後にオーバーラップしない程度まで減少さ
れるが、その限界未満の現像期間は、適切なオーバーラ
ップ距離を生成できる。
【0036】図5では、レジスト層50はベークされて
おり、残りの部分110をゆっくりと縮ませる。従っ
て、レジスト層50のベーキングの時間を定めてオーバ
ーラップを制御することができる。時間t0 で、残りの
部分110はエッジ112、即ち現像後のその範囲まで
延出する。しかし、ベーキング期間がt1 及びt2 に長
期化すると、残りの部分110の大きさは縮む。ベーキ
ングの適切な期間により適切なオーバーラップ距離を生
成することができる。
【0037】図6では、わずかなオーバーラップをエッ
チ液付与のタイミングを取ることにより生成して、ドー
プ半導体層40の露光部分を除去する。レジスト層50
のベーク部分114により覆われない半導体層40の部
分を介して下方へ迅速にエッチングするが、その側方に
遅い速度でエッチングする異方性エッチング液を使用す
ることができる。従って、エッチング液の付与の時間を
定めてオーバーラップを制御することができる。時間t
0 で、オーバーラップ64は、ベーク部分114のエッ
ジ122とほぼ整合すエッジ120まで延出する。しか
し、エッチング液付与期間がt1 及びt2 に長期化する
と、エッチング液がオーバーラップ64の大きさを減少
する。やがてオーバーラップ64は除去されるが、その
限界未満のエッチ液付与期間は、適切なオーバーラップ
距離を生成できる。
【0038】図3乃至図6に示された技法を別個に又は
一緒に使用してオーバーラップ距離制御することができ
る。
【0039】上述した概略的特徴は、十分に自己整合さ
れる接合部と、最大オーバーラップ距離を越えない距離
だけ絶縁領域にオーバーラップする絶縁リードとを有す
るアモルファスシリコンデバイスを生成する多数の方法
で実施され得る。以下に記述する実施の形態は、アクテ
ィブマトリックスアレイを絶縁基板上に生成するもので
ある。
【0040】図7及び図8は、上記記載した概略的な特
徴を実施する製造技法を示す。図7は、アクティブマト
リックスアレイを絶縁基板上に生成する際の動作を示
す。図8は、図7の動作を実行する際のいくつかのステ
ージを示す。
【0041】図7のボックス150の動作は底部金属パ
ターンを生成することから始まり、底部金属パターンが
アクティブマトリックスアレイのセルの列毎に走査ライ
ン、及びセル毎にゲート領域を含むゲートリードを形成
する。ボックス150の動作は、スパッタリングのよう
な物理蒸着法を用いて金属を付着することにより実施可
能である。金属は、400〜2000Åの厚みに付着さ
れるMoCr、TiW、Al、TiWキャッピング層を
有するAl、又は他の適切な走査ライン金属とすること
ができる。例えば、厚み1000ÅのMoCrは適切な
金属である。次に、金属をリソグラフィーによりパター
ン形成することができる。現在の実施の形態では、ゲー
ト領域エッジ同士間の典型的な距離は約10μmであ
り、5μm及びそれよりも少ない距離が近い将来に達成
できる。
【0042】次に、ボックス152の動作は、底部窒化
物層、アモルファスシリコン層、及び頂部窒化物層を生
成する。ボックス152の動作は、真空状態のまま3つ
の層を連続して付着する3層付着(trilayer depositio
n)又はエッチストッププロセスを用いてプラズマ化学蒸
着(CVD)により実施された。底部窒化物層は、30
0〜380℃で付着されるシリコン窒化物で、厚み30
00Åを得ることができる。アモルファスシリコン層
は、230〜300℃で、5〜12%水素で、300〜
500Åの厚みに付着され得る。頂部窒化物層は、20
0〜250℃で付着されるシリコン窒化物で、1000
〜1500Åの厚みを得ることができる。
【0043】次にボックス154の動作は、ポジフォト
レジストの自己位置整合裏側露光及び頂部マスク露光に
より頂部窒化物をリソグラッフィーによりパターン形成
する。裏側露光は接合部が形成される絶縁領域の自己整
合エッジを画定し、また頂部マスク露光は絶縁領域の他
の2つのエッジを画定する。また、ボックス154の動
作は、HF部当たり10部のアンモニウムフッ化物のよ
うな10:1のバッファ酸化物エッチにより、約2分
半、又は酸化物が除去されるまでウェットエッチングを
実行する。酸化物の除去はウォーターシーティングオフ
(water sheetingoff) により示され、エッチング液か
ら取り出された時に表面が湿らない。結果として、ゲー
ト領域上に自己整合絶縁領域を得ることができる。また
ボックス154の動作は、HF部当たり200部の水溶
液でクリーニングして自然酸化膜を除去することも含
み、この場合も酸化物がウォーターシーティングオフに
より示されるように除去されるまで、エッチングは続き
得る。
【0044】次に、ボックス160及び162の動作は
ドープμxtal−Siのパターンを生成し、最大オー
バーラップ距離1.0μm以下の距離だけ自己整合絶縁
領域にオーバーラップする自己整合チャネルリードを提
供する。
【0045】ボックス160の動作は、ドープμxta
l−Si層を付着して、自己整合接合部を絶縁領域のエ
ッジに生成する。μxtal−Siの付着は、Si
4 、PH3 及びH2 を用いて、高い付着力でプラズマ
CVDをまず実行することにより実施され、高濃度にn
+ドープされたμxtal−Si層を、200〜250
℃で、5〜15%水素で、500〜1000Åの厚みに
付着することができる。μxtal−Si層は光を通過
させるほど十分に薄くなるべきであるが、チャネルリー
ドとして機能できる位十分に導電性になる程厚くなくて
はならない。ガスの割合は、適切な粒径及び適切なドー
パントレベルを得るように選ばれなければならない。例
えば、μxtal−Si層、0.5〜2%の燐でドープ
され得る。
【0046】ボックス160の動作は、適切な導電度又
は別の非常に高導電性半導体材料を有するポリ−Siを
代わりに付着することができる。しかし、高濃度にn+
ドープされたa−Si層は、このスケールではa−Si
チャネルと次に形成される金属電極との間に大きい直列
抵抗をもたらすことなく電流を運ぶのに十分なほど導電
性ではない。従って、金属はパターン形成され、金属が
絶縁領域にオーバーラップして更なる静電容量を生じる
エラーを回避するのに十分な整合許容範囲だけ絶縁領域
の自己整合エッジから分離されるエッジを有する。
【0047】ボックス162の動作は、プロセス中にポ
ジレジストのように作用する従来のネガフォトレジスト
の自己整合裏側露光及び頂部マスク露光により、μxt
al−Si層をリソグラフィーパターン形成し、フェノ
ール及びキシレンのような問題となる現像液の使用を避
ける。裏側露光は、絶縁領域にオーバーラップすること
になるチャネルリードのエッジを画定し、頂部マスク露
光はチャネルリードの他のエッジを画定する。ボックス
162の動作は、エッチングをして絶縁領域上でエッチ
ストップ(etch stop) として作用するμxtal−Si
層を除去できると共に、他の場所のμxtal−Siや
a−Si層も除去することができる。裏側露光、現像液
付与、ベーキング、及びエッチ液付与の間に、オペレー
タは、顕微鏡を通して構造を観察し、最大オーバーラッ
プ距離を越えないオーバーラップ距離を得るために各オ
ペレーションの時間を定めることができる。適切な時間
は、裏側照射の強度、現像液及びエッチ液の濃度、並び
にベーキング温度のようなファクタに依存する。例え
ば、標準的な照射の場合、裏側露光を60秒すると1μ
mの大きさのオーバーラップ距離を生成できる。一般
に、オーバーラップ距離は裏側露光の長さに比例する。
【0048】所望のオーバーラップ距離を得るエッチン
グ技法を選択可能である。反応性イオンエッチングは、
非常に異方性で、下方に急速にエッチングし横方向にほ
んのゆっくりとエッチングするために垂直方向の輪郭を
生成する。また化学及びバレルエッチングは等方性であ
って、より多くのアンダーカットを生成する。したがっ
て、反応性イオンエッチングの時間はオーバーラップを
制御するためにより容易に定めることができる。
【0049】また、ボックス162の動作は、適切な位
置で底部窒化物層を介してバイアをカットする別のリソ
グラフィック方法を含み、底部金属パターンとの電気的
接続が可能となる。
【0050】均一なオーバーラップ距離のために、ボッ
クス162で実行された全リソグラフィック方法は、ア
レイ上で均等に実行されなければならない。
【0051】ボックス164の動作は、ボックス162
で形成されたチャネルリード上にある電極を含み、接合
部をセルの回路又はデータラインのような他の構成要素
に電気的に接続する頂部金属パターンを生成する。頂部
金属が絶縁領域にオーバーラップしないようにするため
に、電極は絶縁領域のエッジから少なくとも2μmだけ
引っ込められる。頂部金属はボックス150の底部金属
と同じものとすることができ、また400〜2000Å
の厚みを有し得る。
【0052】ボックス162からボックス164への破
線によって示されるように、更なる動作を、ボックス1
62の後でボックス164の前に実行することができ
る。また、ボックス164の動作後にパッシベーション
等を含む従来の動作を続けることもできる。
【0053】図8は、図7の実施ステージを示す。図8
の断面180はボックス154の第1裏側露光を示す。
他のステージと同じように、構造は基体182の表面上
に形成されており、ゲート領域184がボックス150
で形成され、層186、188及び190がボックス1
52で形成された。第1の裏側露光に先立ち、ボックス
154の動作は、ポジフォトレジスト層192を付着す
る。層192の部分194は露光されないが、部分19
6及び198は露光される。
【0054】断面200は、ボックス162の第2裏側
露光を示す。ボックス154の動作は、フォトレジスト
層192を現像し、部分194を除去して、次にSiN
層190の露光部分をエッチングしてなくし、自己整合
エッジを有する絶縁領域202を生成する。次にボック
ス160の動作は、ドープμxtal−Si層204を
付着して、絶縁領域202のエッジで自己整合接合部を
生成する。第2裏側露光に先立ち、ボックス162の動
作は、ネガフォトレジスト層210を付着する。層21
0の部分212は露光されないが、部分214及び21
6は露光される。
【0055】断面220は、ボックス164の動作後の
構造を示す。ボックス162の動作は、フォトレジスト
層210を現像し、部分214及び216を除去して、
次いでμxtal−Si層204の露光部分をエッチン
グしてなくし、オーバーラップ224を有するチャネル
リード222とオーバーラップ228を有するチャネル
リード226を生成する。リソグラフィックパターン形
成は、オーバーラップ224及び228が最大オーバー
ラップ距離を越えないような方法で実行される。次に、
ボックス164の動作は、電極230と232、即ちチ
ャネルリード222及び226を介して自己整合接合部
に電気的に接続される頂部金属層の部分を生成する。
【0056】図9は、図7及び図8に関して上記記載し
た技法により生成され得るアレイ製品250を示す。ア
レイ製品250は、スキャンラインが左右に延びてデー
タラインが上下に延びるので、各スキャンラインが各デ
ータラインと交差するアレイ領域領域254を有する基
板252を具備する。また、図9は代表的スキャンライ
ン260が代表的データライン262と交差する領域中
の頂部及び底部金属層のレイアウトも示す。
【0057】底部金属層は、スキャンライン260、更
にはゲート領域270を含む。ゲート領域270は製造
デバイスにふさわしい幅を有し、その幅は、その上に形
成されるa−SiTFTのチャネル長さを決定する。
【0058】頂部金属層はデータライン262、更には
チャネル電極272及び274を含む。データライン2
62はスキャンライン260と同じ幅を有するが、チャ
ネル電極272及び274はa−SiTFTのチャネル
幅よりも広い又は大きい幅を有する。これは製造されて
いるデバイスの現在の要求を満たすのに十分でなくては
ならいからである。更に、電極272からゲート領域2
70のエッジまでの間隔及び、チャネル電極274から
ゲート領域270のエッジまでの間隔を各々2μmと
し、チャネル電極272及び274が絶縁領域上に延び
て静電容量を増やすエラーを回避することができる。も
ちろん、これらの寸法は単に例示的なものであり、実際
にはTFTは適切なデバイスオペレーションに必要な電
流を提供する大きさになる。
【0059】図9から理解できるように、a−SiTF
Tは、ゲートライン260の制御下でデータライン26
2をセル回路(図示せず)に接続する。a−SiTFT
がゲートライン260の信号によりONになると、a−
SiTFTのチャネルはチャネル電極272と274の
間に電気的な接続を提供する。チャネル電極272は順
番にデータライン262に電気的に接続され、チャネル
電極274がセル回路に電気的に接続される。
【0060】上述した概略的な特徴の実施形態を組立て
て試験した。図10は図2の概略的な動作を実施するこ
とによって生成された構造を示す。図11は、図10の
ような構造の電圧−電流特性を示す。
【0061】図10の顕微鏡写真は、図2の概略動作を
図7及び図8に関して上述した製造行程と類似する製造
行程を用いて実施することにより好結果に製造されたデ
バイス300を示す。ライン302は底部金属層中に形
成され、層304により覆われる長く細いラインであ
る。層304はドープμxtal−SiのPECVD層
により覆われる未ドープa−Si層である。ドープμx
tal−Siのパターンを裏側露光を用いて形成し、絶
縁領域306の自己整合エッジにオーバーラップする自
己整合エッジを得る。
【0062】層304がライン302をカバーする領域
は、ライン302のゲート領域と未ドープa−Si層の
ゲート領域とを画定し、その各々は約98μm×5μm
の寸法を有する。未ドープa−Si層のゲート領域上に
は絶縁領域306がある。絶縁領域306は自己整合エ
ッジを得るために裏側露光を用いてSiNの層中に形成
されている。図10から理解できるように、ドープμx
tal−SiのPECVD層は、約0.5μm未満、及
び絶縁領域306の全長に沿って1.0μm未満の距離
だけ絶縁領域306にオーバーラップする。エッチング
中に顕微鏡を用いてデバイスを試験し、適切なオーバー
ラップ距離が得られた時に視覚的に判断することにより
オーバーラップ距離を得ることができる。これは、より
高精度な製造技法により0.5μmのようなDMAX のよ
り小さな値が可能になることを示唆する。
【0063】図10に示されるオーバーラップは、アレ
イ状デバイス用の未ドープa−Si層のエッチングを防
ぐが、絶縁領域306を横切る短絡を避け、静電容量を
最小化するほど十分に小さい許容範囲を十分提供する。
オーバーラップがなかった場合、デバイスのアレイにわ
たる非常にわずかな整合エラーが、未ドープa−Siの
エッチングによる欠陥を導いたであろう。
【0064】チャネル電極310及び312を頂部金属
層中に形成して、電気接続が可能になるとデバイス30
0を試験できる。同様のデバイスは0.59cm2 /V
・sec.の移動度を測定した。デバイスの電流−電圧
性能は図11に示されており、これはデバイスが20V
のドレイン−ソース電圧で、低いOFF電流と高いON
電流とを示したことを示す。
【0065】上記実施の形態は、本発明の範囲内であれ
ば多くの方法で変更可能である。
【0066】上記実施の形態は薄膜構造中で特定の材料
を使用するが、他の材料も使用可能である。例えば、異
なる金属を底部又は頂部金属層で使用可能であるし、金
属というよりも、レジストの露光を防止する程十分に厚
みがありさえすれば高濃度にドープされるシリコンの厚
い層のような導電性材料も使用可能である。異なる絶縁
材料を使用してもよい。チャネルリードは十分に導電性
であれば、異なるドープ半導体材料から形成されてもよ
い。
【0067】上記実施の形態は特定のプロセスを使用し
て薄膜構造を生成するが、他のプロセスも使用可能であ
る。例えば、ある場合には動作を異なる順序で又は異な
る材料を用いて実行することができる。様々なレジス
ト、現像液、及びエッチ液を使用可能である。
【0068】上記実施の形態はアレイ状のセルのレイア
ウトを使用するが、他のレイアウトも使用可能である。
【0069】上記記載した実施の形態は、回路に特定の
幾何学的構成及び電気的特性を提供するが、本発明を異
なる幾何学的構成及び異なる回路で実施することができ
る。
【0070】上記記載した実施の形態は、特定の方法に
より特定の材料から生成される特定の厚みの層を具備す
るが、他の厚みを生成可能であり、またより薄い半導体
及び絶縁層のような他の材料及び方法を使用してTFT
性能を改良したり、静電容量を増やすことができる。
【0071】上記記載した実施の形態は特定のシーケン
スで層を含むが、層のシーケンスは変更可能である。
【0072】本発明は、アクティブマトリックスアレイ
の生成だけでなく、非常に小さなa−SiTFTが有益
である他の構造の生成も含む多くの方法に適用可能であ
る。本発明は、ディスプレイアレイ、ライトバルブアレ
イ及びセンサーアレイを含む多くの異なる種類のアクテ
ィブマトリックスアレイで適用可能である。
【0073】本発明を、薄膜の実施形態に関して記述し
たが、本発明は単結晶技術でも実施可能である。
【図面の簡単な説明】
【図1】ドープ半導体層を付着して絶縁領域の自己整合
エッジに接合部を生成し、次に自己整合リソグラフィー
を用いてパターン形成し、接合部から延出し、最大オー
バーラップ距離以下の距離だけ絶縁領域にオーバーラッ
プする導電性層を生成するステージの略断面を示すフロ
ー図である。
【図2】図1と同じように接合部及び導電性リードを生
成する際の動作を示すフローチャートである。
【図3】裏側露光の時間を定めて、図1と同じように導
電性リードが絶縁領域にオーバーラップする距離を制御
可能な方法を示す略断面図である。
【図4】現像液付与の時間を定めて、図1と同じように
導電性リードが絶縁領域にオーバーラップする距離を制
御可能な方法を示す略断面図である。
【図5】ベーキングの時間を定めて、図1と同じように
導電性リードが絶縁領域にオーバーラップする距離を制
御可能な方法を示す略断面図である。
【図6】エッチ液付与の時間を定めて、図1と同じよう
に導電性リードが絶縁領域にオーバーラップする距離を
制御可能な方法を示す略断面図である。
【図7】図2の概略動作の1実施形態において絶縁基板
上にアクティブマトリックスアレイを生成する際の動作
を示すフローチャートである。
【図8】横断面が図7の動作を実行する際のいくつかの
ステージを示す略フロー図である。
【図9】図7の動作により生成されるアレイ製品を示す
と共に、アレイ中の1セル中の幾つかの層のレイアウト
を示す略図である。
【図10】図2の概略動作を実施することにより生成さ
れた構造を示している顕微鏡写真である。
【図11】図10のような構造の電流電圧特性を示すグ
ラフである。
【符号の説明】
20 基板 22 ゲート領域 28 絶縁領域 32 エッジ 40 ドープ半導体層 42 接合部 50 レジスト層 62 導電性リード 64 オーバーラップ
フロントページの続き (72)発明者 レネ エー.ルジャン アメリカ合衆国 95051 カリフォルニア 州 サンタ クララ ヴィンセント ドラ イブ 3313

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 アモルファスシリコン薄膜トランジスタ
    を基板の表面に形成する方法であって、 アモルファスシリコン薄膜トランジスタが、 第1及び第2エッジを有するゲート領域を含み、 ゲート領域上に未ドープアモルファスシリコン層を含
    み、未ドープアモルファスシリコン層がゲート領域の第
    1及び第2エッジを越えて延出し、 アモルファスシリコン層上に絶縁領域を含み、絶縁領域
    がゲート領域の第1及び第2エッジとほぼ整合される第
    1及び第2エッジを有し、アモルファスシリコン層が絶
    縁領域の第1及び第2エッジの外側に露光部分を有し、 前記方法が、 ドープ半導体材料のPECVD層を絶縁領域上及びアモ
    ルファスシリコン層の露光部分上に付着するステップを
    含み、ドープ半導体材料のPECVD層を付着する動作
    が、絶縁領域の第1及び第2のエッジでドープ半導体層
    とアモルファスシリコン層の露光部分との間に第1及び
    第2接合部をそれぞれ生成し、第1及び第2接合部がゲ
    ート領域の第1及び第2エッジとそれぞれほぼ整合され
    ており、 自己整合リソグラフィーを用いてドープ半導体層をパタ
    ーン形成し、第1及び第2接合部からそれぞれ延出する
    第1及び第2チャネルリードを生成するステップを含
    み、第1及び第2チャネルリードがゲート領域の第1及
    び第2エッジとそれぞれ整合される第1及び第2自己整
    合エッジをそれぞれ有するような方法でドープ半導体層
    のパターン形成動作が実行され、第1及び第2の各整合
    エッジが最大オーバーラップ距離以下の距離だけ絶縁領
    域にオーバーラップする、 アモルファスシリコン薄膜トランジスタを基板の表面に
    形成する方法。
JP8335050A 1995-12-22 1996-11-29 アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法 Pending JPH09181328A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/577,634 US5733804A (en) 1995-12-22 1995-12-22 Fabricating fully self-aligned amorphous silicon device
US577634 1995-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010220576A Division JP2011023740A (ja) 1995-12-22 2010-09-30 アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法

Publications (1)

Publication Number Publication Date
JPH09181328A true JPH09181328A (ja) 1997-07-11

Family

ID=24309533

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8335050A Pending JPH09181328A (ja) 1995-12-22 1996-11-29 アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法
JP2010220576A Pending JP2011023740A (ja) 1995-12-22 2010-09-30 アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010220576A Pending JP2011023740A (ja) 1995-12-22 2010-09-30 アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法

Country Status (4)

Country Link
US (1) US5733804A (ja)
EP (1) EP0780892B1 (ja)
JP (2) JPH09181328A (ja)
DE (1) DE69633267T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
KR100590742B1 (ko) 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6566172B1 (en) * 1998-06-23 2003-05-20 The Penn State Research Foundation Method for manufacture of fully self-aligned tri-layer a-Si:H thin film transistors
KR100451381B1 (ko) * 1998-07-30 2005-06-01 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
DE19927694C1 (de) * 1999-06-17 2000-11-02 Lutz Fink Halbleitersensor mit einer Pixelstruktur
US20020121605A1 (en) * 1999-06-17 2002-09-05 Lutz Fink Semiconductor sensor and method for its wiring
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
DE10034873B4 (de) * 2000-07-18 2005-10-13 Pacifica Group Technologies Pty Ltd Verfahren und Bremsanlage zum Regeln des Bremsvorgangs bei einem Kraftfahrzeug
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
TW495986B (en) * 2001-05-11 2002-07-21 Au Optronics Corp Method of manufacturing thin film transistor flat panel display
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
US7943447B2 (en) * 2007-08-08 2011-05-17 Ramesh Kakkad Methods of fabricating crystalline silicon, thin film transistors, and solar cells
JP2009094413A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262051A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JP2737982B2 (ja) * 1989-02-15 1998-04-08 富士通株式会社 薄膜トランジスタの製造方法
JPH02295132A (ja) * 1989-05-09 1990-12-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH03186820A (ja) * 1989-12-15 1991-08-14 Sharp Corp マトリクス型液晶表示基板の製造方法
JPH03185840A (ja) * 1989-12-15 1991-08-13 Casio Comput Co Ltd 薄膜トランジスタ
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JP2938121B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 薄膜半導体装置の製造方法
JP3093314B2 (ja) * 1991-04-26 2000-10-03 株式会社東芝 薄膜トランジスタ及びその製造方法
JPH05183141A (ja) * 1991-07-12 1993-07-23 Fuji Xerox Co Ltd カラーイメージセンサ
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
JPH05136419A (ja) * 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
US5241192A (en) * 1992-04-02 1993-08-31 General Electric Company Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby
DE4227096A1 (de) * 1992-08-17 1994-02-24 Philips Patentverwaltung Röntgenbilddetektor
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH06188422A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜トランジスタ
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JPH06314789A (ja) * 1993-04-30 1994-11-08 Sharp Corp 薄膜トランジスタ
US5385854A (en) * 1993-07-15 1995-01-31 Micron Semiconductor, Inc. Method of forming a self-aligned low density drain inverted thin film transistor
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
US5597474A (en) * 1993-10-27 1997-01-28 Exxon Research & Engineering Co. Production of hydrogen from a fluid coking process using steam reforming
JPH07142737A (ja) * 1993-11-18 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
KR970006733B1 (ko) * 1993-12-14 1997-04-29 엘지전자 주식회사 박막트랜지스터 제조방법
US5491347A (en) * 1994-04-28 1996-02-13 Xerox Corporation Thin-film structure with dense array of binary control units for presenting images
US5486939A (en) * 1994-04-28 1996-01-23 Xerox Corporation Thin-film structure with insulating and smoothing layers between crossing conductive lines

Also Published As

Publication number Publication date
EP0780892B1 (en) 2004-09-01
EP0780892A3 (en) 1997-10-15
JP2011023740A (ja) 2011-02-03
DE69633267D1 (de) 2004-10-07
US5733804A (en) 1998-03-31
EP0780892A2 (en) 1997-06-25
DE69633267T2 (de) 2005-01-13

Similar Documents

Publication Publication Date Title
JP2011023740A (ja) アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法
KR940007451B1 (ko) 박막트랜지스터 제조방법
US5010027A (en) Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JP2011023741A (ja) アレイ
US6534789B2 (en) Thin film transistor matrix having TFT with LDD regions
US6403408B1 (en) Thin-film transistors and method for producing the same
EP0304657B1 (en) Active matrix cell and method of manufacturing the same
JPH1093102A (ja) 薄膜トランジスタの製造方法
JP3086579B2 (ja) 薄膜トランジスタの製造方法
JPH08236779A (ja) 基板の表面にアレイ回路を形成する方法
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
KR20000059689A (ko) 액정표시장치용박막트랜지스터기판의제조방법
US5652159A (en) Thin film transistor having improved switching characteristic
JPH10209462A (ja) 薄膜トランジスタおよびその製法
JPS62214669A (ja) 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
Kuo A Self‐aligned, Trilayer, a‐Si: H Thin Film Transistor Prepared from Two Photomasks
JPH05152325A (ja) 薄膜トランジスタの製造方法
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JP3923600B2 (ja) 薄膜トランジスタの製造方法
JPH05152326A (ja) 薄膜トランジスタの製造方法
JP2638942B2 (ja) 薄膜能動素子の製造方法及び液晶素子
JP2002523898A (ja) 薄膜トランジスタおよびその製造方法
JPH01236655A (ja) 薄膜電界効果トランジスタとその製造方法
KR970003742B1 (ko) 자기정열구조의 박막트랜지스터 제조방법
JPS63158875A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100914

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100914

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100907