CN110085677B - 驱动晶体管、阵列基板和显示面板 - Google Patents
驱动晶体管、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN110085677B CN110085677B CN201910205665.9A CN201910205665A CN110085677B CN 110085677 B CN110085677 B CN 110085677B CN 201910205665 A CN201910205665 A CN 201910205665A CN 110085677 B CN110085677 B CN 110085677B
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- driving transistor
- gate
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 125
- 238000000034 method Methods 0.000 description 20
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000011810 insulating material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 8
- 239000011149 active material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 229920003055 poly(ester-imide) Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种驱动晶体管、阵列基板和显示面板，其中，该驱动晶体管包括：有源层和栅极层；所述有源层在所述栅极层上的投影与所述栅极层部分重叠，重叠的所述有源层包括至少两段。上述晶体管，有源层在栅极层上的投影与栅极层部分重叠，重叠的部分包括至少两段，栅极层不完全盖住有源层，使得一个驱动晶体管包括至少两个沟道，形成双栅甚至多栅晶体管，使相同的源漏电压下，沟道内的电场减小，晶体管的输出曲线的饱和度更好，饱和区更平，采用该驱动晶体管驱动OLED器件时，TFT输出曲线翘曲度程度降低，提高了OLED器件的使用寿命。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种驱动晶体管、阵列基板和显示面板。
背景技术
OLED器件寿命一直是业界比较关心且亟待提升的焦点问题。OLED工作点电压在使用过程中会逐渐偏大，随之工作电流也会相应减小，在OLED工作电压上升幅度不变的情况下，驱动OLED像素发光的TFT(以下简称DTFT)饱和区翘曲程度会显著增加，使得OLED工作电流的下降程度较大，导致OLED器件寿命降低。
发明内容
基于此，本发明提供一种减小TFT输出曲线翘曲度程度以增加OLED器件使用寿命的驱动晶体管、阵列基板和显示面板。
根据第一方面，本发明实施例提供了一种驱动晶体管，包括：有源层和栅极层；所述有源层在所述栅极层上的投影与所述栅极层部分重叠，重叠的所述有源层包括至少两段。
在其中一个实施例中，所述有源层在所述栅极层上的投影的至少一个边为曲线；优选的，所述有源层在所述栅极层上的投影的各边均为曲线。有源层的边缘为曲线，减小占用面积，使得晶体管的布局更加灵活、紧凑；并且弯折的边缘使得电荷不易聚集在弯折处，延长晶体管使用寿命。
在其中一个实施例中，所述曲线的弯折角度大于90度；使得有源层在弯折处的不会形成尖端，避免了由于尖端导致的电荷聚集，此外，工艺上更易制备。
在其中一个实施例中，所述有源层在所述栅极层上的投影为U型或者S型。U型和S型的沟道在实际使用过程中漏电流更小，且制备过程简单。
在其中一个实施例中，至少两段重叠的所述有源层为轴对称图形或者中心对称图形。轴对称图形或者中心对称图形的有源层在后续晶化过程中晶化方向一致，特性更加接近，使晶体管使用寿命更长。
在其中一个实施例中，至少两段重叠的所述有源层的长度不相同；不同长度的沟道内的电场不同，漏电流更小。
在其中一个实施例中，重叠的所述有源层包括两段，两段所述有源层的长度的比值范围为1：2－1：9。
在其中一个实施例中，至少两段重叠的所述有源层的宽度不相同；使得版图的设计更加灵活，晶体管的布局更加紧凑。
根据第二方面，本发明实施例提供了一种阵列基板，包括如本发明第一方面中任一所述的驱动晶体管。
根据第三方面，本发明实施例提供了一种显示面板，包括如本发明第二方面中所述的阵列基板。
本发明技术方案，具有以下有益效果：
本发明提供的驱动晶体管，包括：有源层和栅极层；所述有源层在所述栅极层上的投影与所述栅极层部分重叠，重叠的所述有源层包括至少两段。上述晶体管，有源层在栅极层上的投影与栅极层部分重叠，重叠的部分包括至少两段，栅极层不完全盖住有源层，使得一个驱动晶体管包括至少两个沟道，形成双栅甚至多栅晶体管，使相同的源漏电压下，沟道内的电场减小，晶体管的输出曲线的饱和度更好，饱和区更平，采用该驱动晶体管驱动OLED器件时，TFT输出曲线翘曲度程度降低，提高了OLED器件的使用寿命。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中驱动晶体管与OLED器件的一个具体示例的电路图；
图2为本发明实施例中驱动晶体管的电压电流特性曲线；
图3为本发明实施例中驱动晶体管的一个具体示例的示意图；
图4为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图5为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图6为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图7为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图8为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图9为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图10为本发明实施例中驱动晶体管的另一个具体示例的示意图；
图11为本发明实施例中对称双沟道驱动晶体管和非对称双沟道驱动晶体管的漏电流大小的一个具体示例的对比图。
附图标记：
1、有源层；13、槽孔；14、弯折部；2、栅极层；3、源漏电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
发明人发现，OLED工作点电压在使用过程中会逐渐增大，随之工作电流也会相应减小，OLED电路连接关系如图1所示，VDS+VOLED＝VDD－VSS，VDD和VSS均为定值。理想情况下，IDS＝k＊(W/L)＊(VGS－VTH)2，其中，k为常数，k＝0.5＊μ＊Cox，VTH为TFT的阈值电压，由于TFT的饱和区存在翘曲，IDS与VDS相关，VDS越大，IDS越大。具体如图2所示，由曲线1和曲线2可知，VDS＝VDD－VD，IDS＝IOLED，VDS越大，IDS越大。但是在OLED器件的使用过程中，随着OLED器件性能的退化，VOLED＝VD－VSS变大，则VDS变小，随之IDS减小，且TFT的饱和区的翘曲程度越大，IDS下降越明显。如图2所示，VDS＝VDD－VD，VOLED＝VD－VSS，IDS＝IOLED，曲线1的饱和区的翘曲程度小于曲线2的饱和区的翘曲程度，曲线3为OLED衰减前的曲线，曲线4为OLED衰减后的曲线，由图2可知，OLED衰减前后在曲线1上的电流IDS下降值为△I1，OLED衰减前后在曲线2上的电流IDS下降值为△I2，△I2大于△I1，曲线2的饱和区翘曲程度较大，则IDS下降值更大。在OLED工作电压上升幅度不变的情况下，驱动OLED像素发光的TFT饱和区的翘曲程度直接决定OLED工作电流的下降程度。故改善TFT饱和区翘曲程度将有利于提高OLED显示器的寿命。
本发明实施例提供一种驱动晶体管，如图3所示，包括有源层1和栅极层2；有源层1在栅极层2上的投影与栅极层2部分重叠，重叠的所述有源层包括至少两段。
具体地，有源层被栅极层投影覆盖的部分形成沟道，有源层未被栅极层投影覆盖的部分在后续过程中通过离子注入变成导体，实现了多段有源层的连接。
在一实施例中，驱动晶体管可以是顶栅晶体管，也可以是底栅晶体管；具体地，可以通过低温多晶硅(LowTemperaturePoly－silicon，LTPS)工艺制备而成，本实施例仅作示意性说明，并不以此为限。
上述驱动晶体管，有源层在栅极层上的投影与栅极层部分重叠，重叠的部分包括至少两段，栅极层不完全盖住有源层，使得一个驱动晶体管包括至少两个沟道，形成双栅甚至多栅晶体管，使相同的源漏电压下，沟道内的电场减小，晶体管的输出曲线的饱和度更好，饱和区更平，采用该驱动晶体管驱动OLED器件时，TFT输出曲线翘曲度程度降低，提高了OLED器件的使用寿命。
在一实施例中，有源层在栅极层上的投影的至少一个边为曲线，有源层的边缘为曲线，减小占用面积，使得晶体管的布局更加灵活、紧凑，并且弯折的曲线边缘使得电荷不易聚集在弯折处，延长使用寿命。
在一实施例中，有源层在栅极层上的投影的各边均为曲线，此将使晶体管布局更为灵活、紧凑，延长使用寿命。具体地，如图4所示，有源层在栅极层上的投影的两个边均为曲线，本实施例仅作示意性说明，并不以此为限；在其它实施例中，有源层在栅极层上的投影的一个边为曲线，或者三个边甚至多个边均为曲线，在实际应用中根据需要合理设置即可。
在一实施例中，曲线的弯折角度大于90度；使得有源层在弯折处的不会形成尖端，避免了由于尖端导致的电荷聚集，此外，工艺上更易制备。当然，在其它实施例中，曲线的弯折角度还可根据实际需要合理设置，本实施例对此不作任何限制。
具体地，如图4所示，有源层在栅极层上的投影为轴对称图形，曲线的弯折角度包括两个，分别记为θ1和θ2，其中，θ1的角度大于90度，θ2的角度小于90度，本实施例中的弯折角度仅作示意性说明，并不以此为限。当然，在其它实施例中，曲线的弯折角度可根据实际需要合理设置，例如设置为90度弯折等。
在一实施例中，如图5和图6所示，有源层1在栅极层2上的投影的形状为U型或者S型，U型和S型的沟道在实际使用过程中漏电流更小，且制备过程简单。当然，在其它实施例中，有源层在栅极层上的投影的形状还可以是一字型，如图10所示；本实施例仅作示意性说明，并不以此为限，在实际应用过程中可根据实际需要合理设置有源层的形状。
在一实施例中，如图4所示，栅极层2在有源层1上的投影具有槽孔13，槽孔13露出有源层。栅极层2上的槽孔13处露出的有源层1，槽孔13将栅极层2覆盖的有源层1划分为至少两段。
具体地，在栅极层2的制备过程中，改变掩膜板的图形即可实现，这样无需增加掩膜板，在不改变工艺流程和不增加工艺步骤的情况下，便可实现在栅极层2上形成槽孔13，制备过程简单、便捷、易操作；当然，在其它实施例中，也可采用现有技术中的常规工艺制备栅极层，然后增加一层掩膜板再将槽孔13位置所对应的栅极层去除以形成槽孔13，在实际应用过程中，可根据实际需要合理设置。
具体地，如图4和图5所示，槽孔13位于栅极层2的一侧边处，形成非闭合的槽孔13，槽孔13的形状可以是矩形或者圆弧形等；当然，在其它实施例中，槽孔13的形状还可以是其它形状，槽孔13的位置也可以根据需要合理设置，本实施例仅作示意性说明，并不以此为限，在实际应用中可根据需要合理设置。
在另一实施例中，如图6所示，槽孔13位于栅极层2的内部并且位于栅极层的中心位置，形成闭合的槽孔13，槽孔13的形状可以是矩形；也可以是如图7所示，设置于靠近栅极层2的一侧，槽孔13的形状可以是圆形，当然，在其它实施例中，槽孔13的位置还可以位于其它位置，槽孔13的位置也可以根据需要合理设置，例如设置为三角形、菱形、椭圆形等，本实施例仅作示意性说明，并不以此为限，根据实际需要合理设置即可。
需要说明的是，本实施例中仅以一个槽孔13为例进行说明，一个槽孔13形成的晶体管为双栅晶体管；在其它实施中，槽孔13的数量可根据实际需要合理设置，例如将槽孔13的数量设置为两个甚至更多个，此种情况下所形成的晶体管为多栅晶体管，本实施例仅作示意性说明，并不以此为限。槽孔13的数量越多，所形成的晶体管的栅极越多，漏电流越小，晶体管的输出曲线的饱和度更好，饱和区更平，故槽孔的数量具体可根据需要合理设置。
在一实施例中，栅极层2在有源层1上的投影没有槽孔，有源层1具有露出栅极层2在有源层上投影区域的弯折部14。有源层的弯折部将栅极层覆盖的有源层分为多段，进而形成多个栅极，在实际制备过程中，可以改变栅极层的位置使弯折部露出，也可以改变有源层的位置使弯折部露出，使得晶体管的设计更加灵活。
具体地，弯折部14可以是如图8所示，弯折部14位于源漏电极3的同侧；弯折部14也可是如图9所示，弯折部14位于源漏电极3的不同侧；在实际应用过程中，根据实际需要合理设置即可。需要说明的是，弯折部14的形状可根据实际需要合理设置，并不限于本实施例中的形状，例如还可以是矩形等。还需要说明的是，本实施例中仅以一个弯折部14为例进行说明，一个弯折部14将栅极层2覆盖的有源层1分为两个沟道，形成的晶体管为双栅晶体管；当然，在其它实施中，弯折部14的数量可根据实际需要合理设置，例如将弯折部14的数量设置为两个甚至更多个，此种情况下所形成的晶体管为多栅晶体管，弯折部14的数量越多，所形成的晶体管的栅极越多，漏电流越小，晶体管的输出曲线的饱和度更好，饱和区更平，故弯折部的数量具体可根据需要合理设置。
需要说明的是，本实施例中的栅极层的具体形状、有源层的具体形状仅作示意性说明，并不以此为限，在其它实施例中可根据实际需要合理设置。
在一实施例中，至少两段重叠的有源层为轴对称图形。具体地，如图4和8所示，重叠的有源层包括两段，两段为轴对称图形。轴对称的有源层在后续晶化过程中晶化方向一致，特性更加接近，其使用寿命更长。
在另一实施例中，至少两段重叠的所述有源层为中心对称图形。具体地，如图4所示，重叠的有源层包括两段，两段为中心对称图形。中心对称的有源层在后续晶化过程中晶化方向一致，特性更加接近，其使用寿命更长。
上述轴对称图形和中心对称图形的沟道，使得设计更加简单。
在一实施例中，至少两段重叠的有源层的长度不相同。不同长度的沟道内的电场不同，漏电流更小。具体地，如图7所示，重叠的有源层包括两段，两段的长度不相同，相较于长度相同的两段沟道来说，其漏电流更小。
在一实施例中，沟道包括两段，两段沟道长度的比值范围为1：2－1：9。具体地，晶体管的沟道长度可以是30um，可以是一段沟道的长度为3um，另一段沟道的长度为27um，此时两段沟道长度的比值为1：9；也可以是一段沟道的长度为10um，另一段沟道的长度为20um，此时两段沟道长度的比值为1：2；当然，在其它实施例中，沟道长度的具体比值还可根据需要合理设置，本实施例仅作示意性说明，并不以此为限，例如还可以是1：4或者1：6等。
在一实施例中，至少两段重叠的有源层的宽度不相同，使得版图的设计更加灵活，晶体管的布局更加紧凑，有效降低驱动晶体管的TFT输出曲线翘曲程度，提高OLED器件的使用寿命。
下面以对称双沟道晶体管和非对称双沟道晶体管为例说明漏电流(即关态电流)大小，如图11所示，Ioff为关态电流(Vgs＝10V，Vds＝5V偏压下)，对称沟道的关态电流会比较大一些。
本实施例还提供一种驱动晶体管的制备方法，包括如下步骤：在衬底上形成有源层和栅极层，有源层在栅极层上的投影与栅极层部分重叠，重叠的有源层包括至少两段。
上述步骤具体可包括如下步骤：
步骤S1：在衬底上形成有源层。
在一实施例中，在衬底上制备有源材料，通过第一掩膜板对所述有源材料进行图形化形成有源层。具体地，可以采用等离子增强化学气相淀积(PECVD)工艺制备有源材料，有源材料覆盖在整个衬底上；当然，在其它实施例中，还可采用现有技术中其它方法形成有源材料，本实施例对此不作限定。形成有源材料后，通过第一掩膜板对有源材料图形化形成有源层，第一掩膜板具体可为PSI掩膜板(PSImask)。
在一实施例中，衬底可以是柔性衬底，也可以是刚性衬底，根据需要合理设置即可。具体地，柔性衬底的材料可为聚酯亚胺(PI)，采用聚酯亚胺材料制成的柔性衬底为聚酯亚胺(PI)衬底；当然，在其它实施例中，也可采用现有技术中其它柔性材料制成，如由塑料制成的PET基板，根据需要合理设置即可。
在一实施例中，衬底可为单层衬底；也可为双层或者多层叠层构成的叠层衬底。当衬底由多层构成时相邻两层之间还可填充有绝缘材料，绝缘材料可为氧化硅或者氮化硅等无机绝缘材料，在其它可替换实施例中，该绝缘材料也可采用现有技术中的其它无机绝缘材料，本实施例对此不作限定。
在一实施例中，有源材料可以是多晶硅，也可以是非晶硅，还可以是单晶硅，根据实际需要合理设置即可，本实施例对此不作任何限制。
步骤S2：在有源层上形成栅极绝缘层。
在一实施例中，在有源层上制备第一绝缘材料，第一绝缘材料覆盖在整个衬底上，具体可采用化学气相沉积法制得栅极绝缘层，当然，也可采用现有技术中其它方法形成第一绝缘材料，本实施例对此不作限定。具体地，第一绝缘材料可为氧化硅或者氮化硅等无机绝缘材料；在其它可替换实施例中，第一绝缘材料也可采用现有技术中的其它无机绝缘材料构成，本实施例对此不作限定。
步骤S3：在栅极绝缘层上形成栅极层，以使有源层在所述栅极层上的投影与所述栅极层部分重叠，重叠的部分形成沟道，所述沟道包括至少两段。
在一实施例中，在栅极绝缘层上制备覆盖整个衬底的第一导电材料，通过第二掩膜板对第一导电材料图形化形成栅极层，第二掩膜板具体可为M1mask。当然，也可采用现有技术中其它方法形成栅极层，本实施例对此不作限定。
在一实施例中，第一导电材料可以是金属材料；当然，在其它实施例中，也可以是现有技术中的其它导电材料，根据需要合理设置即可。
本实施例还提供一种阵列基板，包括上述实施例中任一所述的驱动晶体管。
本实施例还提供一种显示面板，包括如上述实施例中所述的阵列基板。
本实施例还提供一种显示设备，包括上述实施例中的显示屏。上述显示设备可手机、平板、掌上电脑、ipad、数码相机、导航仪等任何具有显示功能的设备。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (11)
1.一种驱动晶体管，其特征在于，包括：有源层和栅极层；
所述有源层在所述栅极层上的投影与所述栅极层部分重叠，重叠的所述有源层包括至少两段；
其中所述栅极层具有槽孔，所述槽孔露出所述有源层，所述槽孔将所述有源层在所述栅极层上的投影划分为至少两段，以形成双栅或多栅结构；所述槽孔露出的所述有源层，将与所述栅极层重叠的至少两段所述有源层连接成一体。
2.根据权利要求1所述的驱动晶体管，其特征在于，所述有源层在所述栅极层上的投影的至少一个边为曲线。
3.根据权利要求2所述的驱动晶体管，其特征在于，
所述有源层在所述栅极层上的投影的各边均为曲线。
4.根据权利要求2所述的驱动晶体管，其特征在于，所述曲线的弯折角度大于90度。
5.根据权利要求1－4中任一所述的驱动晶体管，其特征在于，所述有源层在所述栅极层上的投影为U型或者S型。
6.根据权利要求1所述的驱动晶体管，其特征在于，至少两段重叠的所述有源层为轴对称图形或者中心对称图形。
7.根据权利要求1所述的驱动晶体管，其特征在于，至少两段重叠的所述有源层的长度不相同。
8.根据权利要求7所述的驱动晶体管，其特征在于，重叠的所述有源层包括两段，两段所述有源层的长度的比值范围为1：2－1：9。
9.根据权利要求1所述的驱动晶体管，其特征在于，至少两段重叠的所述有源层的宽度不相同。
10.一种阵列基板，其特征在于，包括如权利要求1－9任一所述的驱动晶体管。
11.一种显示面板，其特征在于，包括如权利要求10所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910205665.9A CN110085677B (zh) | 2019-03-18 | 2019-03-18 | 驱动晶体管、阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910205665.9A CN110085677B (zh) | 2019-03-18 | 2019-03-18 | 驱动晶体管、阵列基板和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110085677A CN110085677A (zh) | 2019-08-02 |
| CN110085677B true CN110085677B (zh) | 2022-04-12 |
Family
ID=67413252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910205665.9A Active CN110085677B (zh) | 2019-03-18 | 2019-03-18 | 驱动晶体管、阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110085677B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112199918B (zh) * | 2020-10-20 | 2021-09-21 | 芯和半导体科技(上海)有限公司 | 一种通用eda模型版图物理连接关系的重建方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| CN1501341A (zh) * | 2002-10-07 | 2004-06-02 | ����Sdi��ʽ���� | 平板显示器 |
| CN106816473A (zh) * | 2017-01-16 | 2017-06-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN108461504A (zh) * | 2017-02-22 | 2018-08-28 | 昆山国显光电有限公司 | 晶体管的版图结构、像素驱动电路、阵列基板和显示装置 |
-
2019
- 2019-03-18 CN CN201910205665.9A patent/CN110085677B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| CN1501341A (zh) * | 2002-10-07 | 2004-06-02 | ����Sdi��ʽ���� | 平板显示器 |
| CN106816473A (zh) * | 2017-01-16 | 2017-06-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN108461504A (zh) * | 2017-02-22 | 2018-08-28 | 昆山国显光电有限公司 | 晶体管的版图结构、像素驱动电路、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110085677A (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102430575B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US7728917B2 (en) | Pixel structure | |
| WO2019206051A1 (zh) | 显示面板及显示装置 | |
| US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN105185816A (zh) | 阵列基板及其制造方法、显示装置 | |
| US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
| TWI692015B (zh) | 電晶體裝置 | |
| CN112909085B (zh) | 显示面板 | |
| US6639274B2 (en) | Semiconductor device | |
| CN110676253B (zh) | 一种静电释放电路、阵列基板、显示面板及显示装置 | |
| US6624470B2 (en) | Semiconductor device and a method for manufacturing same | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| CN105824160B (zh) | 显示面板 | |
| CN110085677B (zh) | 驱动晶体管、阵列基板和显示面板 | |
| CN108807422B (zh) | 阵列基板制作方法及阵列基板、显示面板 | |
| CN113534561A (zh) | 显示基板及其制造方法、显示装置 | |
| US7118946B2 (en) | Thin film transistor, circuit device and liquid crystal display | |
| CN206619596U (zh) | 阵列基板和显示面板 | |
| WO2017067338A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN110060998B (zh) | 一种反相电路结构、栅极驱动电路及显示面板 | |
| WO2017080004A1 (zh) | 液晶显示面板及液晶显示装置 | |
| US20100155811A1 (en) | Semiconductor device, method of fabricating the same and flash memory device | |
| CN108257975B (zh) | 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法 | |
| CN111900210A (zh) | 薄膜晶体管、显示基板及显示装置 | |
| CN110600488A (zh) | 一种氧化物薄膜晶体管及其驱动方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |