JP3287596B2 - 半導体基材及びその加工方法 - Google Patents
半導体基材及びその加工方法Info
- Publication number
- JP3287596B2 JP3287596B2 JP01652492A JP1652492A JP3287596B2 JP 3287596 B2 JP3287596 B2 JP 3287596B2 JP 01652492 A JP01652492 A JP 01652492A JP 1652492 A JP1652492 A JP 1652492A JP 3287596 B2 JP3287596 B2 JP 3287596B2
- Authority
- JP
- Japan
- Prior art keywords
- several
- heat treatment
- single crystal
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
工方法に関し、更に詳しくは、半導体素子、集積回路、
および、微細機械機構等に於て、応用されうる単結晶の
表面加工方法に関するものである。
し、それに伴い表面の加工精度もより厳しい条件が課さ
れるようになり、工程途上で表面荒れが生じた場合にこ
れを除去して、平坦、平滑な表面を得ることが要請され
ている。
は、研磨が一般的である。
るいはアルカリ性の溶液(KOHなど)に縣濁した液を
研磨液として、これを滴下しながら、被研磨面をウレタ
ンなどでできた研磨布に押しつけながら擦り合わせるこ
とにより被研磨面を削り取って、被研磨面を平坦化する
ものである。例えばシリコン単結晶表面を研磨により平
坦化する場合、酸化シリコンからなるコロイダルシリカ
を研磨砥粒として、これをアルカリ性の溶液(KOHな
ど)などに縣濁したものを滴下しながら、研磨を行な
う。
平坦化が挙げられる。
umi(J. Mater. Res.(1990)
Vol.5, No.9, p.1918)によれば、
数十nm径の窪みが無数に存在する荒れた表面を、12
60度(窒素中)2時間、ないしは、1300度(アル
ゴン(含む0.5%酸素)4時間の熱処理することで、
これらの荒れが消失すると報告されている。一方、11
50度の熱処理では、表面の荒れは変化しない。
る平坦化を図2に示す。図2(a)に示すような荒れの
ある単結晶の表面は、研磨により表面層を一定量除去す
ることで図2(b)に示すような平坦、平滑な表面とな
る。図の破線は研磨前の形状である。このように研磨で
は、平坦化をするために表面を一定量除去しなければな
らなかった。しかも、研磨のばら付きにより面内で研磨
量にもばら付きを生じてしまうという問題点がある。し
たがって、単結晶の最表面、あるいはその近傍を利用す
る場合、更には厚さの制御が要求される場合には表面層
を除去する研磨を用いた平坦、平滑化は適さない。さら
に、通常研磨で得られる単結晶の表面層には、研磨によ
る加工歪みや、転位などの欠陥が導入されている。した
がって、研磨に引き続いて数百nmから数um、すくな
くとも数十nmのエッチングを行なってこれを除去する
必要がある。
ティクルを極限まで抑えたクリーンルームで行なわれる
が、研磨工程は発塵工程であり、他工程との分離はもち
ろん、試料の受渡においても、配慮が要求され、デバイ
ス作製途上での研磨は実用的でない。
0度を越える高温、かつ長時間であるため、以下のよう
な問題点を生じる。 1)石英管の耐熱温度(1200度で石英管はまがって
しまう。)を越えるため、半導体プロセスにおいてはS
iC等を用いた特殊仕様の熱処理炉を要する。 2)シリコンの融点(〜1413度)に近い温度である
ため、基体内の温度分布、あるいは、基体の炉への出し
入れ時に生じる温度むらにより、スリップライン等の欠
陥が多数単結晶内に導入されてしまうことがある。 3)単結晶層に硼素、燐等の不純物をあらかじめ局所的
に導入しておいた場合、これら不純物が拡散し、再分布
が生じる。
は、素子や集積回路等の作製プロセスと同等、あるいは
それ以下の温度でかつ、単結晶表面を除去することな
く、平坦、平滑化することが要請されていた。
したような要求に応える半導体基材の加工方法を提案す
ることを目的とする。
面平坦性が単結晶ウエハ−並に優れた状態に加工するう
えで、生産性、均一性、制御性、コストの面において卓
越した半導体基材の加工方法を提案することを目的とす
る。
工方法は、単結晶半導体からなる表面を有する基材の前
記表面を平坦化する半導体基材の加工方法において、数
nmから数十nmの高さ、及び数nmから数百nmの周
期の凹凸を有する前記表面を、水素及び窒素の混合ガス
を含む還元性雰囲気中で、かつ前記単結晶半導体の融点
以下の温度で熱処理することによって、研磨を用いるこ
となく前記表面の高低差を2nm以下に平坦化すること
を特徴とする。また、本発明の半導体基材の加工方法
は、単結晶半導体からなる表面を有する基材の前記表面
を平坦化する半導体基材の加工方法において、数nmか
ら数十nmの高さ、及び数nmから数百nmの周期の凹
凸を有する前記表面を、圧力が200Torr以下の水
素を含む還元性雰囲気中で、かつ前記単結晶半導体の融
点以下の温度で熱処理することによって、研磨を用いる
ことなく前記表面の高低差を2nm以下に平坦化するこ
とを特徴とする。また、本発明の半導体基材の加工方法
は、単結晶シリコンからなる表面を有する基材の前記表
面を平坦化して半導体基材を作製する方法において、数
nmから数十nmの高さ、及び数nmから数百nmの周
期の凹凸を有する前記表面を、水素及び窒素の混合ガス
を含む還元性雰囲気中で、かつ500℃以上1200℃
以下の温度で熱処理することによって、研磨を用いるこ
となく前記表面の高低差を2nm以下に平坦化すること
を特徴とする。また、本発明の半導体基材の加工方法
は、単結晶シリコンからなる表面を有する基材の前記表
面を平坦化して半導体基材を作製する方法において、数
nmから数十nmの高さ、及び数nmから数百nmの周
期の凹凸を有する前記表面を、圧力が200Torrの
水素を含む還元性雰囲気中で、かつ500℃以上120
0℃以下の温度で熱処理することによって、研磨を用い
ることなく前記表面の高低差を2nm以下に平坦化する
ことを特徴とする。
単結晶の厚さを変えることなく、しかも、加工歪み層あ
るいは、スリップライン等の結晶欠陥を導入することな
く、単結晶表面を単結晶ウエハ並に平坦化できる。
に多数枚の一括処理が可能であり、しかも、処理温度は
通常半導体プロセスに用いるのと同等な温度であり、か
つ、超高真空も必須でないので、半導体プロセスライン
において、新たな設備投資を要さず、通常用いる熱処理
装置により実現できる。また、他工程と連続した熱処理
とすることも可能である。
工され、研磨では平坦化できないような局所的な単結晶
領域も、平坦化できる。
結晶表面の微小な荒れの除去について、熱処理を用いる
方法の検討した結果、還元性雰囲気中の熱処理では、デ
バイスプロセスと同等以下の温度の熱処理でシリコン単
結晶表面の荒れを除去できることを見いだした。ここで
いう還元性雰囲気とは、例えば水素を含む雰囲気、ない
しは、水素雰囲気が挙げられる。しかし、これに限定さ
れるものではない。雰囲気をかえて熱処理による表面荒
れの変化を詳細に高分解能走査型電子顕微鏡や原子間力
顕微鏡等を用いて観察したところ、図1(a)に示すよ
うな熱処理前の表面の凹凸が、還元性雰囲気中での熱処
理では減少し、図1(b)に示すような平坦な表面を有
する単結晶薄層が得られることを知見するに至った。具
体的な単結晶薄層の表面の結晶の構造を図3(a)、
(b)に示す。さらに、研磨等で表面の荒れを除去する
場合には、面内で単結晶層の膜厚に分布を生じせしめる
場合があるが、本発明の還元性雰囲気での熱処理の場合
は、微小な凹凸が除去されるのみで、単結晶自体の膜厚
は変化しない。従って、表面平坦化により、新たな膜厚
ばらつきを生じることはない。
百nmの周期の凹凸が観察される単結晶シリコン表面
(図1(a))を還元性雰囲気中で熱処理することによ
り、少なくとも高低差が数nm以下、条件を整えれば、
2nm以下の単結晶シリコンウエハ並に平坦な表面(図
1(b))に変質せしめられることがわかった。この現
象は、エッチングというよりは、むしろ表面の再構成で
あると考えられる。即ち、荒れた表面では、表面エネル
ギーの高い稜状の部分が無数に存在し、結晶層の面方位
に比して高次の面方位の面が多く表面に露出している
が、これらの領域の表面エネルギーは、単結晶表面の面
方位に依存する表面エネルギーにくらべて高い。還元性
雰囲気の熱処理では、例えば水素の還元作用により表面
の自然酸化膜が水素雰囲気の熱処理により除去され、熱
処理中は常に除去され再付着しないために、表面Si原
子の移動のエネルギー障壁は下がる結果、熱エネルギー
により励起されたSi原子が移動し、表面エネルギーの
低い、平坦な表面を構成していくのだと考えられる。従
って、単結晶表面の面方位は低指数であるほど、本発明
による平坦化は促進される。
は、表面が平坦化しないような1200℃以下の温度で
も、十分に平坦化がなされる。本発明による平坦化の温
度は、ガスの組成、圧力等によるが、概ね300℃以上
融点以下の熱処理、より好ましくは、500℃以上、特
に、1200℃以下で有効に作用する。また、圧力は還
元性が強いほど高い圧力でも平坦化が促進されるが、概
ね大気圧以下、より好ましくは200Torr以下がの
ぞましい。また、平坦化の進行が遅い場合には、熱処理
時間を延ばすことで同様に平坦な表面を獲ることができ
る。
することでその進行が開始するのであって、表面に厚く
自然酸化膜が形成されているような場合には、熱処理に
先立って、これを弗酸などによるエッチングで除去して
おくことにより、表面の平坦化の開始が早まる。大面積
に形成される。
導体素子作製という点から見ても好適に使用することが
できる。
する。
0nm程度の凹凸が原子間力顕微鏡により表面に観察さ
れる4インチ(100)単結晶シリコンを、熱処理炉に
設置し、到達真空度0.01Torrに引いた後、水素
ガスを導入し、950deg℃、80Torrで熱処理
を施した。この試料を原子間力顕微鏡により表面の平坦
性を評価したところ、表面のラフネスは水素処理前の荒
れ30nmが1.5nmと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0nm程度の凹凸が原子間力顕微鏡により表面に観察さ
れる4インチ(110)単結晶シリコンを、熱処理炉に
設置し、水素ガスを導入し10分放置した後、1150
℃、760Torrで熱処理を施した。この試料を原子
間力顕微鏡により表面の平坦性を評価したところ、表面
のラフネスは水素処理前の荒れ30nmが1.6nmと
良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0nm程度の凹凸が原子間力顕微鏡により表面に¥観察
される4インチ4度オフ(100)単結晶シリコンを、
熱処理炉に設置し、到達真空度0.01Torrに引い
た後、水素ガスを導入し、900deg℃、10Tor
rで熱処理を施した。この試料を原子間力顕微鏡により
表面の平坦性を評価したところ、表面のラフネスは水素
処理前の荒れ30nmが1.7nmと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0nm程度の凹凸が原子間力顕微鏡により表面に観察さ
れる4インチ(111)単結晶シリコンを、熱処理炉に
設置し、到達真空度0.01Torrに引いた後、水素
ガスを導入し、1100deg℃、760Torrで熱
処理を施した。この試料を原子間力顕微鏡により表面の
平坦性を評価したところ、表面のラフネスは水素処理前
の荒れ30nmが1.7nmと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0nm程度の凹凸が原子間力顕微鏡により表面に観察さ
れる4インチ4インチ4度オフ(111)単結晶シリコ
ンを、熱処理炉に設置し、到達真空度0.01Torr
に引いた後、窒素90%、水素ガス10%の混合ガスを
導入し、950deg℃、50Torrで熱処理を施し
た。この試料を原子間力顕微鏡により表面の平坦性を評
価したところ、表面のラフネスは水素処理前の荒れ30
nmが1.9nmと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0nm程度の凹凸が原子間力顕微鏡により表面に観察さ
れる4インチ(100)単結晶シリコンを、熱処理炉に
設置し、窒素90%、水素ガス10%の混合ガスを導入
し15分放置した後、700deg℃、0.1Torr
で熱処理を施した。この試料を原子間力顕微鏡により表
面の平坦性を評価したところ、表面のラフネスは水素処
理前の荒れ30nmが1.7nmと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
0)単結晶シリコン領域が露出し、それ以外の部分は窒
化シリコン膜で被覆されている表面のシリコン領域では
50nm周期、高さ30nm程度の凹凸が原子間力顕微
鏡により観察される試料を、熱処理炉に設置し、窒素9
0%、水素ガス10%の混合ガスを導入し炉内の雰囲気
を十分に置換した後、1100deg℃、100Tor
rで熱処理を施した。この試料の単結晶シリコン領域を
原子間力顕微鏡により表面の平坦性を評価したところ、
表面のラフネスは水素処理前の荒れ30nmが1.7n
mと良好になった。
結果、Si層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
で、単結晶の厚さを変えることなく、しかも、加工歪み
層あるいは、スリップライン等の結晶欠陥を導入するこ
となく、単結晶表面を市販の単結晶ウエハ並に平坦、平
滑化できる。
に多数枚の一括処理が可能であり、しかも、処理温度は
通常半導体プロセスに用いるのと同等な温度であり、か
つ、超高真空も必要としないので、半導体プロセスライ
ンにおいて、新たな設備投資を要さず通常用いる半導体
の熱処理炉で実現できる。また、他工程と連続した熱処
理とすることも可能である。
工され、研磨では平坦化できないような局所的な単結晶
領域も、平坦化できる。
記したような問題点及び上記したような要求に答え得る
半導体基材の加工方法を提案することができる。
る。
Claims (10)
- 【請求項1】 単結晶半導体からなる表面を有する基材
の前記表面を平坦化する半導体基材の加工方法におい
て、数nmから数十nmの高さ、及び数nmから数百n
mの周期の凹凸を有する前記表面を、水素及び窒素の混
合ガスを含む還元性雰囲気中で、かつ前記単結晶半導体
の融点以下の温度で熱処理することによって、研磨を用
いることなく前記表面の高低差を2nm以下に平坦化す
ることを特徴とする半導体基材の加工方法。 - 【請求項2】 前記混合ガスは、90%の窒素と、10
%の水素から成る請求項1に記載の半導体基材の加工方
法。 - 【請求項3】 前記熱処理が大気圧以下の圧力の下で行
われる請求項1に記載の半導体基材の加工方法。 - 【請求項4】 単結晶半導体からなる表面を有する基材
の前記表面を平坦化する半導体基材の加工方法におい
て、数nmから数十nmの高さ、及び数nmから数百n
mの周期の凹凸を有する前記表面を、圧力が200To
rr以下の水素を含む還元性雰囲気中で、かつ前記単結
晶半導体の融点以下の温度で熱処理することによって、
研磨を用いることなく前記表面の高低差を2nm以下に
平坦化することを特徴とする半導体基材の加工方法。 - 【請求項5】 前記還元性雰囲気は、水素及び窒素の混
合ガスを含む雰囲気である請求項4に記載の半導体基材
の加工方法。 - 【請求項6】 前記混合ガスは、90%の窒素と、10
%の水素から成る請求項1に記載の半導体基材の加工方
法。 - 【請求項7】 前記熱処理が、500℃以上1200℃
以下の温度で行われる請求項1〜6のいずれかに記載の
半導体基材の加工方法。 - 【請求項8】 前記単結晶半導体は、単結晶シリコンか
ら成る請求項1〜7のいずれかに記載の半導体基材の加
工方法。 - 【請求項9】 単結晶シリコンからなる表面を有する基
材の前記表面を平坦化して半導体基材を作製する方法に
おいて、数nmから数十nmの高さ、及び数nmから数
百nmの周期の凹凸を有する前記表面を、水素及び窒素
の混合ガスを含む還元性雰囲気中で、かつ500℃以上
1200℃以下の温度で熱処理することによって、研磨
を用いることなく前記表面の高低差を2nm以下に平坦
化することを特徴とする半導体基材の作製方法。 - 【請求項10】 単結晶シリコンからなる表面を有する
基材の前記表面を平坦化して半導体基材を作製する方法
において、数nmから数十nmの高さ、及び数nmから
数百nmの周期の凹凸を有する前記表面を、圧力が20
0Torrの水素を含む還元性雰囲気中で、かつ500
℃以上1200℃以下の温度で熱処理することによっ
て、研磨を用いることなく前記表面の高低差を2nm以
下に平坦化することを特徴とする半導体基材の作製方
法。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01652492A JP3287596B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基材及びその加工方法 |
DE69333619T DE69333619T2 (de) | 1992-01-30 | 1993-01-29 | Herstellungsverfahren für Halbleitersubstrate |
EP93101413A EP0553852B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrate |
EP00113703A EP1043768B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrates |
DE69333152T DE69333152T2 (de) | 1992-01-30 | 1993-01-29 | Verfahren zur Herstellung eines Halbleitersubstrates |
DE69334324T DE69334324D1 (de) | 1992-01-30 | 1993-01-29 | Herstellungsverfahren für Halbleitersubstrat |
EP02009679A EP1251556B1 (en) | 1992-01-30 | 1993-01-29 | Process for producing semiconductor substrate |
US08/402,975 US5869387A (en) | 1992-01-30 | 1995-03-13 | Process for producing semiconductor substrate by heating to flatten an unpolished surface |
US09/118,872 US6121117A (en) | 1992-01-30 | 1998-07-20 | Process for producing semiconductor substrate by heat treating |
JP2000266977A JP3507422B2 (ja) | 1992-01-31 | 2000-09-04 | 半導体基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01652492A JP3287596B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基材及びその加工方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000266977A Division JP3507422B2 (ja) | 1992-01-31 | 2000-09-04 | 半導体基板の作製方法 |
JP2001394366A Division JP2002255700A (ja) | 2001-12-26 | 2001-12-26 | 半導体基材の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05218053A JPH05218053A (ja) | 1993-08-27 |
JP3287596B2 true JP3287596B2 (ja) | 2002-06-04 |
Family
ID=11918665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01652492A Expired - Lifetime JP3287596B2 (ja) | 1992-01-30 | 1992-01-31 | 半導体基材及びその加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3287596B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6171982B1 (en) | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
US6407367B1 (en) | 1997-12-26 | 2002-06-18 | Canon Kabushiki Kaisha | Heat treatment apparatus, heat treatment process employing the same, and process for producing semiconductor article |
US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
JP4493751B2 (ja) * | 1998-07-17 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4493752B2 (ja) * | 1998-07-17 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6573159B1 (en) | 1998-12-28 | 2003-06-03 | Shin-Etsu Handotai Co., Ltd. | Method for thermally annealing silicon wafer and silicon wafer |
US6653209B1 (en) | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
US7256104B2 (en) | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
JP2005005674A (ja) * | 2003-05-21 | 2005-01-06 | Canon Inc | 基板製造方法及び基板処理装置 |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
JP5724121B2 (ja) * | 2010-12-24 | 2015-05-27 | 東洋炭素株式会社 | 単結晶炭化ケイ素エピタキシャル成長用フィード材及び単結晶炭化ケイ素のエピタキシャル成長方法 |
JP5724123B2 (ja) * | 2010-12-24 | 2015-05-27 | 東洋炭素株式会社 | 単結晶炭化ケイ素エピタキシャル成長用フィード材及び単結晶炭化ケイ素のエピタキシャル成長方法 |
JP5724122B2 (ja) * | 2010-12-24 | 2015-05-27 | 東洋炭素株式会社 | 単結晶炭化ケイ素エピタキシャル成長用フィード材及び単結晶炭化ケイ素のエピタキシャル成長方法 |
JP5724124B2 (ja) * | 2010-12-24 | 2015-05-27 | 東洋炭素株式会社 | 単結晶炭化ケイ素エピタキシャル成長用フィード材及び単結晶炭化ケイ素のエピタキシャル成長方法 |
-
1992
- 1992-01-31 JP JP01652492A patent/JP3287596B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05218053A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3287596B2 (ja) | 半導体基材及びその加工方法 | |
EP1043768B1 (en) | Process for producing semiconductor substrates | |
US5096854A (en) | Method for polishing a silicon wafer using a ceramic polishing surface having a maximum surface roughness less than 0.02 microns | |
JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
US8058173B2 (en) | Methods for producing smooth wafers | |
JPH01315144A (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
EP2187429B1 (en) | Bonding wafer manufacturing method | |
EP0451855A1 (en) | Method of manufacturing an epitaxial wafer | |
US5189508A (en) | Silicon wafer excelling in gettering ability and method for production thereof | |
JP3226193B2 (ja) | シリコンウェーハの製造方法 | |
JP2002255700A (ja) | 半導体基材の製造方法 | |
JP3507422B2 (ja) | 半導体基板の作製方法 | |
JPH09266214A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JPH11130451A (ja) | 半導体熱処理装置用石英ガラス治具 | |
JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
JP2607853B2 (ja) | シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法 | |
KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP2002176155A (ja) | 貼り合わせsoiウエハの製造方法 | |
CN118629942A (zh) | 键合晶圆的制备方法 | |
JPH0737886A (ja) | 半導体装置の製造方法 | |
CN118748169A (zh) | 键合晶圆的制备方法 | |
JPH03165509A (ja) | シリコンウエハー | |
JPH03238824A (ja) | 半導体装置の製造方法 | |
JPH0480916A (ja) | 結晶薄膜の形成方法および該方法で得られた結晶薄膜 | |
JPH08115918A (ja) | 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |