JPH0737886A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0737886A JPH0737886A JP17805393A JP17805393A JPH0737886A JP H0737886 A JPH0737886 A JP H0737886A JP 17805393 A JP17805393 A JP 17805393A JP 17805393 A JP17805393 A JP 17805393A JP H0737886 A JPH0737886 A JP H0737886A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- boron
- phosphorus
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 平坦化に要する時間を短縮することができ、
生産性および歩留りを向上することのできる半導体装置
の製造方法を実現すること。 【構成】 半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程を、熱処理を行おうとする酸化シリ
コン膜中の不純物の飽和蒸気圧以上の雰囲気で行い、前
記熱処理工程の後に、膜表面に成長したガラス層を除去
する工程を実施することを特徴とする半導体装置の製造
方法。
生産性および歩留りを向上することのできる半導体装置
の製造方法を実現すること。 【構成】 半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程を、熱処理を行おうとする酸化シリ
コン膜中の不純物の飽和蒸気圧以上の雰囲気で行い、前
記熱処理工程の後に、膜表面に成長したガラス層を除去
する工程を実施することを特徴とする半導体装置の製造
方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、半導体装置を構成する層間絶縁膜の平坦化
方法に関する。
関し、特に、半導体装置を構成する層間絶縁膜の平坦化
方法に関する。
【０００２】
【従来の技術】半導体集積回路の集積度の向上に伴な
い、回路の３次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から層間絶縁膜の高平坦度へ
の要求がより厳しくなってきた。従来、最も一般的に行
われてきた平坦化方法は、層間絶縁膜を燐、ホウ素（以
下Ｐ、Ｂと略記）等の不純物を添加した低融点の酸化シ
リコン膜を用いて形成し、融点以上の熱処理を施し、表
面張力による流動で平坦化を行う方法（以下リフローと
記す）であり、平坦化を最も簡易に行うことができる。
またＰＳＧ、ＢＰＳＧのリフロー後に膜表面にフォトレ
ジストを塗布し、その後エッチバックして平坦化を行う
方法も提案されている（特開昭６２−１２３２号公報参
照）。以下従来の層間絶縁膜の平坦化プロセスを図２を
用いて説明する。
い、回路の３次元的構造がますます複雑化する反面、リ
ソグラフィー技術の必要性から層間絶縁膜の高平坦度へ
の要求がより厳しくなってきた。従来、最も一般的に行
われてきた平坦化方法は、層間絶縁膜を燐、ホウ素（以
下Ｐ、Ｂと略記）等の不純物を添加した低融点の酸化シ
リコン膜を用いて形成し、融点以上の熱処理を施し、表
面張力による流動で平坦化を行う方法（以下リフローと
記す）であり、平坦化を最も簡易に行うことができる。
またＰＳＧ、ＢＰＳＧのリフロー後に膜表面にフォトレ
ジストを塗布し、その後エッチバックして平坦化を行う
方法も提案されている（特開昭６２−１２３２号公報参
照）。以下従来の層間絶縁膜の平坦化プロセスを図２を
用いて説明する。
【０００３】まず図２（ａ）に示すように化学気相成長
法（以下ＣＶＤ法と記す）を用いて既に回路パターン２
２が形成された半導体基板２１上に、Ｐ濃度３〜６ｍｏ
ｌ％、Ｂ濃度８〜１３ｍｏｌ％程度添加したＢＰＳＧ膜
２３を所望の厚さに成長させる。次に図２（ｂ）に示す
ように９００℃程度の窒素雰囲気中で５〜３０分程度の
熱処理を行いＢＰＳＧ膜をリフローさせた後、フォトレ
ジスト２６を１μｍ程度の厚さに回転塗布し、更に１０
０〜１５０℃程度の窒素雰囲気で１０〜３０分の熱処理
を行い、フォトレジストを固化する。その後、ＣＦ4等
の沸素系ガスとＯ2ガスをエッチャントとして、ＢＰＳ
Ｇ膜２３とフォトレジストの選択比が１：１となる条件
下で異方性エッチング法を用い、フォトレジスト及びＢ
ＰＳＧ膜２３をエッチバックし、図２（ｃ）に示すよう
に平坦化を完了する。
法（以下ＣＶＤ法と記す）を用いて既に回路パターン２
２が形成された半導体基板２１上に、Ｐ濃度３〜６ｍｏ
ｌ％、Ｂ濃度８〜１３ｍｏｌ％程度添加したＢＰＳＧ膜
２３を所望の厚さに成長させる。次に図２（ｂ）に示す
ように９００℃程度の窒素雰囲気中で５〜３０分程度の
熱処理を行いＢＰＳＧ膜をリフローさせた後、フォトレ
ジスト２６を１μｍ程度の厚さに回転塗布し、更に１０
０〜１５０℃程度の窒素雰囲気で１０〜３０分の熱処理
を行い、フォトレジストを固化する。その後、ＣＦ4等
の沸素系ガスとＯ2ガスをエッチャントとして、ＢＰＳ
Ｇ膜２３とフォトレジストの選択比が１：１となる条件
下で異方性エッチング法を用い、フォトレジスト及びＢ
ＰＳＧ膜２３をエッチバックし、図２（ｃ）に示すよう
に平坦化を完了する。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、第１に窒素雰囲気中の熱処理のみでリ
フローを行おうとする場合、熱処理中にＢＰＳＧ膜等、
リフローを行おうとする層間絶縁膜の表面から添加した
不純物がその化学的組成を維持できずに外方拡散し、表
層濃度が低下するため、リフロー形状が悪化する。その
ため、ＢＰＳＧ等の成膜ではマージンを持った量の不純
物を添加しているが、反面ＢＰＯ4等のパーティクルと
なる熱処理による析出物に対するマージンは狭くなる。
の製造方法では、第１に窒素雰囲気中の熱処理のみでリ
フローを行おうとする場合、熱処理中にＢＰＳＧ膜等、
リフローを行おうとする層間絶縁膜の表面から添加した
不純物がその化学的組成を維持できずに外方拡散し、表
層濃度が低下するため、リフロー形状が悪化する。その
ため、ＢＰＳＧ等の成膜ではマージンを持った量の不純
物を添加しているが、反面ＢＰＯ4等のパーティクルと
なる熱処理による析出物に対するマージンは狭くなる。
【０００５】また、９００℃の窒素雰囲気中の熱処理の
ＢＰＳＧ膜の析出限界濃度はシラン系ＢＰＳＧでＰ濃
度、Ｂ濃度合計１８ｍｏｌ％、同様にＴＥＯＳ系で１６
ｍｏｌ％程度である。このような濃度では低温化による
熱履歴の現象により充分な平坦性が得られなくなるた
め、今後低温化していくリフロー処理には熱処理のみの
リフローでは対応していくことができない。
ＢＰＳＧ膜の析出限界濃度はシラン系ＢＰＳＧでＰ濃
度、Ｂ濃度合計１８ｍｏｌ％、同様にＴＥＯＳ系で１６
ｍｏｌ％程度である。このような濃度では低温化による
熱履歴の現象により充分な平坦性が得られなくなるた
め、今後低温化していくリフロー処理には熱処理のみの
リフローでは対応していくことができない。
【０００６】また、第２にリフローとレジストエッチバ
ックを併用する場合、このレジストエッチバックを平行
平板ドライエッチング装置で行うと、通常酸化膜をエッ
チングするためのチャンバー内に多量のレジストの沸化
物が付着し、チャンバー内を汚染する上に、半導体装置
自体にも重大なレジスト汚染を引き起こし、装置の特性
を劣化させるという不具合が生じる。
ックを併用する場合、このレジストエッチバックを平行
平板ドライエッチング装置で行うと、通常酸化膜をエッ
チングするためのチャンバー内に多量のレジストの沸化
物が付着し、チャンバー内を汚染する上に、半導体装置
自体にも重大なレジスト汚染を引き起こし、装置の特性
を劣化させるという不具合が生じる。
【０００７】また、レジストエッチバックをアッシング
装置で行おうとすると、ＣＦ4等沸素系ガスにより石英
で作られたチャンバーがエッチングされ石英部品の交換
頻度が増すため、生産性が劣る。またエッチャントが石
英により消費されウェハー周辺でのエッチングレートが
低下するため面内での均一性が悪化するという不具合が
生じる。
装置で行おうとすると、ＣＦ4等沸素系ガスにより石英
で作られたチャンバーがエッチングされ石英部品の交換
頻度が増すため、生産性が劣る。またエッチャントが石
英により消費されウェハー周辺でのエッチングレートが
低下するため面内での均一性が悪化するという不具合が
生じる。
【０００８】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、平坦化に要す
る時間を短縮することができ、生産性および歩留りを向
上することのできる半導体装置の製造方法を実現するこ
とを目的とする。
る問題点に鑑みてなされたものであって、平坦化に要す
る時間を短縮することができ、生産性および歩留りを向
上することのできる半導体装置の製造方法を実現するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程を、熱処理を行おうとする酸化シリ
コン膜中の不純物の飽和蒸気圧以上の雰囲気で行い、前
記熱処理工程の後に、膜表面に成長したガラス層を除去
する工程を実施することを特徴とする。
造方法は、半導体装置を構成する層間絶縁膜を燐、ホウ
素等の不純物を含んだ低融点の酸化シリコン膜を用いて
形成する工程と、形成された膜の融点以上の熱処理を施
し、前記酸化シリコン膜を流動させることにより平坦化
を行う熱処理工程とを含む半導体装置の製造方法におい
て、前記熱処理工程を、熱処理を行おうとする酸化シリ
コン膜中の不純物の飽和蒸気圧以上の雰囲気で行い、前
記熱処理工程の後に、膜表面に成長したガラス層を除去
する工程を実施することを特徴とする。
【００１０】
【作用】本発明においては、熱処理工程が酸化シリコン
膜中の不純物の飽和蒸気圧以上の雰囲気で行われるの
で、外方拡散が非常に少ないものとなる。また、このよ
うな状況下では、膜表面にガラス層が形成されるため、
外方拡散はさらに防止される。
膜中の不純物の飽和蒸気圧以上の雰囲気で行われるの
で、外方拡散が非常に少ないものとなる。また、このよ
うな状況下では、膜表面にガラス層が形成されるため、
外方拡散はさらに防止される。
【００１１】
【実施例】次に、本発明に関して図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための工程順に示した半導体装置の断面図
である。
例を説明するための工程順に示した半導体装置の断面図
である。
【００１３】まず、図１（ａ）に示すようにＣＶＤ法を
用いて、回路パターン１２が形成された半導体基板１１
上に、Ｐ濃度３〜６ｍｏｌ％、Ｂ濃度８〜１３ｍｏｌ％
程度添加したＢＰＳＧ膜１３を所望の膜厚に成長させ
る。次に熱処理中に於けるＰ、Ｂの膜表面からの外方拡
散を防止するため、ＴＭＰ、ＴＭＢ等の液体材料を恒温
槽にてバブリングにより気化させたガスそれぞれ２０〜
１００ｓｃｃｍに対し、窒素を２〜１０ＳＬＭ程度流し
て希釈した雰囲気中で９００℃の温度に保ち５〜３０分
程度熱処理を行うと、図１（ｂ）に示すように通常の窒
素雰囲気中での熱処理を行った同様のＢＰＳＧ膜のリフ
ロー形状よりも平坦性の優れたＢＰＳＧ膜１３’及びＰ
ＢＳＧ膜１３’上に成長したリンガラス、ボロンガラス
層１４が得られる。リンガラス、ボロンガラス層１４に
より、ＢＰＳＧ膜１３’は外見上完全に平坦化されると
ともに外方拡散が押えられるため、実際のＢＰＳＧ膜１
３’の平坦性も良好となる。
用いて、回路パターン１２が形成された半導体基板１１
上に、Ｐ濃度３〜６ｍｏｌ％、Ｂ濃度８〜１３ｍｏｌ％
程度添加したＢＰＳＧ膜１３を所望の膜厚に成長させ
る。次に熱処理中に於けるＰ、Ｂの膜表面からの外方拡
散を防止するため、ＴＭＰ、ＴＭＢ等の液体材料を恒温
槽にてバブリングにより気化させたガスそれぞれ２０〜
１００ｓｃｃｍに対し、窒素を２〜１０ＳＬＭ程度流し
て希釈した雰囲気中で９００℃の温度に保ち５〜３０分
程度熱処理を行うと、図１（ｂ）に示すように通常の窒
素雰囲気中での熱処理を行った同様のＢＰＳＧ膜のリフ
ロー形状よりも平坦性の優れたＢＰＳＧ膜１３’及びＰ
ＢＳＧ膜１３’上に成長したリンガラス、ボロンガラス
層１４が得られる。リンガラス、ボロンガラス層１４に
より、ＢＰＳＧ膜１３’は外見上完全に平坦化されると
ともに外方拡散が押えられるため、実際のＢＰＳＧ膜１
３’の平坦性も良好となる。
【００１４】次に、図１（ｃ）に示すように、ＣＦ4等
の沸素系ガスとＯ2ガスをエッチャントとしてＢＰＳＧ
膜１３とリンガラス、ボロンガラス層１４の選択比が
１：１となる条件下で異方性エッチング法を用い、全面
エッチバックを行い平坦化を終了する。ここでＢＰＳＧ
膜１３’が窒素雰囲気中で熱処理を行ったものよりも平
坦性に優れる理由は膜表層からのＰ、Ｂの外方拡散が雰
囲気中のＰ、Ｂにより阻害されるためである。
の沸素系ガスとＯ2ガスをエッチャントとしてＢＰＳＧ
膜１３とリンガラス、ボロンガラス層１４の選択比が
１：１となる条件下で異方性エッチング法を用い、全面
エッチバックを行い平坦化を終了する。ここでＢＰＳＧ
膜１３’が窒素雰囲気中で熱処理を行ったものよりも平
坦性に優れる理由は膜表層からのＰ、Ｂの外方拡散が雰
囲気中のＰ、Ｂにより阻害されるためである。
【００１５】上記第１の実施例では９００℃の熱処理を
用いてリフローを行ったが、第２の実施例では、８００
℃程度の低温リフローを行う場合について説明する。ま
ず図１（ａ）と同様にＢＰＳＧ膜３を成長した後、第１
の実施例と同様にＴＭＰ、ＴＭＢガスを１５０〜３００
ｓｃｃｍに対し窒素ガスを２〜１０ＳＬＭ程度流して希
釈した雰囲気中で８００℃の温度に保ち５〜３０分程度
熱処理を行うと雰囲気中のＰ、Ｂが膜表層に拡散し、膜
表層のＰ、Ｂ濃度が第１の実施例の場合よりも高くな
り、図１（ｂ）と同等の形状が得られる。以下、第１の
実施例と同様に異方性エッチングを用いて全面エッチバ
ックを行い平坦化を終了する。本実施例ではガラス層除
去方法として異方性エッチングによるエッチバックを用
いたが、これはエッチバックにより安全平坦化が実現で
きるためである。
用いてリフローを行ったが、第２の実施例では、８００
℃程度の低温リフローを行う場合について説明する。ま
ず図１（ａ）と同様にＢＰＳＧ膜３を成長した後、第１
の実施例と同様にＴＭＰ、ＴＭＢガスを１５０〜３００
ｓｃｃｍに対し窒素ガスを２〜１０ＳＬＭ程度流して希
釈した雰囲気中で８００℃の温度に保ち５〜３０分程度
熱処理を行うと雰囲気中のＰ、Ｂが膜表層に拡散し、膜
表層のＰ、Ｂ濃度が第１の実施例の場合よりも高くな
り、図１（ｂ）と同等の形状が得られる。以下、第１の
実施例と同様に異方性エッチングを用いて全面エッチバ
ックを行い平坦化を終了する。本実施例ではガラス層除
去方法として異方性エッチングによるエッチバックを用
いたが、これはエッチバックにより安全平坦化が実現で
きるためである。
【００１６】
【発明の効果】以上説明したように本発明は、層間絶縁
膜として、例えばＢＰＳＧ等の低融点の酸化シリコン膜
を形成し、更に形成した酸化シリコン膜中に添加された
不純物の飽和蒸気圧以上の雰囲気で融点以上の熱処理を
行う工程と、膜表面に成長したリンガラス、ボロンガラ
ス層を異方性エッチングにより除去する工程を組み合わ
せることにより、従来の平坦化方法のもつ不具合を生じ
させることなく、層間絶縁膜の優れた平坦性を実現する
ことができる。本発明を適用し、平坦化を行うことによ
りメタル配線の層間膜段差部に於ける残査によるショー
ト不良の低滅、リソグラフィー露光時のフォーカス不良
の低減等により歩留りを２０％向上することができる。
また本発明では第２の実施例を用いることにより今後の
リフロー低温化にも対応できるため熱履歴を短縮し、浅
い拡散層の拡大の防止効果を発揮する。
膜として、例えばＢＰＳＧ等の低融点の酸化シリコン膜
を形成し、更に形成した酸化シリコン膜中に添加された
不純物の飽和蒸気圧以上の雰囲気で融点以上の熱処理を
行う工程と、膜表面に成長したリンガラス、ボロンガラ
ス層を異方性エッチングにより除去する工程を組み合わ
せることにより、従来の平坦化方法のもつ不具合を生じ
させることなく、層間絶縁膜の優れた平坦性を実現する
ことができる。本発明を適用し、平坦化を行うことによ
りメタル配線の層間膜段差部に於ける残査によるショー
ト不良の低滅、リソグラフィー露光時のフォーカス不良
の低減等により歩留りを２０％向上することができる。
また本発明では第２の実施例を用いることにより今後の
リフロー低温化にも対応できるため熱履歴を短縮し、浅
い拡散層の拡大の防止効果を発揮する。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
１１ シリコン基板 １２ 回路パターン １３ 層間絶縁膜（ＢＰＳＧ） １４ リンガラス、ボロンガラス層 １５ 酸化シリコン膜 １６ フォトレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ Ｈ０１Ｌ 21/90 Ｒ
Claims (1)
- 【請求項１】 半導体装置を構成する層間絶縁膜を燐、
ホウ素等の不純物を含んだ低融点の酸化シリコン膜を用
いて形成する工程と、形成された膜の融点以上の熱処理
を施し、前記酸化シリコン膜を流動させることにより平
坦化を行う熱処理工程とを含む半導体装置の製造方法に
おいて、 前記熱処理工程を、熱処理を行おうとする酸化シリコン
膜中の不純物の飽和蒸気圧以上の雰囲気で行い、 前記熱処理工程の後に、膜表面に成長したガラス層を除
去する工程を実施することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178053A JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178053A JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737886A true JPH0737886A (ja) | 1995-02-07 |
| JP2978680B2 JP2978680B2 (ja) | 1999-11-15 |
Family
ID=16041784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5178053A Expired - Lifetime JP2978680B2 (ja) | 1993-07-19 | 1993-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978680B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2006294703A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| JP2013232558A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329956A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-07-19 JP JP5178053A patent/JP2978680B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329956A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP2006294703A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| JP2013232558A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978680B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359251B2 (ja) | ||
| JP3287596B2 (ja) | 半導体基材及びその加工方法 | |
| JPH07142432A (ja) | 半導体装置の製造方法 | |
| TW567556B (en) | Method for ashing | |
| JPH0737886A (ja) | 半導体装置の製造方法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| TW442872B (en) | Method for planarization of semiconductor device | |
| JPH03163821A (ja) | 半導体装置の製造方法 | |
| KR0147650B1 (ko) | 반도체 장치의 층간절연막 형성방법 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| KR930010401B1 (ko) | 접촉구 형성후의 bpsg 리플로우 방법 | |
| JPS62210618A (ja) | 半導体素子の製造方法 | |
| JPH098030A (ja) | シリコン系酸化膜の製造方法 | |
| TW441004B (en) | Method for forming shallow trench isolation on semiconductor substrate | |
| JP3089708B2 (ja) | 半導体装置の製造方法 | |
| JPH06232280A (ja) | 半導体装置の製造方法 | |
| KR960013154B1 (ko) | 반도체 소자 제조방법 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPS6160572B2 (ja) | ||
| JPH0817821A (ja) | 半導体装置の製造方法 | |
| JPH0379060A (ja) | 半導体集積回路素子の製造方法 | |
| JP2001085431A (ja) | 改善された平坦性を有し、チャッターマーク欠陥を減少したｂｐｓｇ平坦化方法 | |
| JPS5811730B2 (ja) | 半導体素子基板表面に不純物拡散層を形成する方法 | |
| JPH104140A (ja) | 層間絶縁膜の形成方法 | |
| JPH01101635A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |