JPH0480916A - 結晶薄膜の形成方法および該方法で得られた結晶薄膜 - Google Patents

結晶薄膜の形成方法および該方法で得られた結晶薄膜

Info

Publication number
JPH0480916A
JPH0480916A JP19394890A JP19394890A JPH0480916A JP H0480916 A JPH0480916 A JP H0480916A JP 19394890 A JP19394890 A JP 19394890A JP 19394890 A JP19394890 A JP 19394890A JP H0480916 A JPH0480916 A JP H0480916A
Authority
JP
Japan
Prior art keywords
thin film
single crystal
crystal
polishing
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19394890A
Other languages
English (en)
Inventor
Nobuhiko Sato
信彦 佐藤
Kenji Yamagata
憲二 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19394890A priority Critical patent/JPH0480916A/ja
Publication of JPH0480916A publication Critical patent/JPH0480916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 U産業上の利用分野コ 本発明は、結晶薄膜の形成方法および該方法で得られた
結晶薄膜に係り、特に、単結晶を堆積面上にその位置お
よび大きさを制御して形成した後、平坦化を行う結晶薄
膜の形成方法および該方法で得られた結晶薄膜に関する
本発明は、例えば、半導体集積回路、磁気回路等の電子
素子、光素子、磁気素子、圧電素子、或は、表面音響素
子等に利用される結晶半導体Fit膜に適用される。
[従来の技術] 絶縁物基板上に複数の単結晶を成長させるSOI技術の
分野においては、例えば、表面材料間の核形成密度の差
による選択核形成に基づいた方法が提案されている( 
T、Yonehara etal、(1987) Ex
−tended Abstracts of the 
19thSSDM、 191)。この結晶形成方法を第
3図を用いて説明する。
まず第2図(a)に示すように、核形成密度の小さい表
面203をもつ基体201上に、表面203よりも核形
成密度の大きい表面をもつ領域207.207’を直径
a1間隔すで配する。この基体201に所定の結晶形成
処理を施すなら、領域207,207°の表面にのみ堆
積物の核209.209’が発生し、基体201の表面
323の上には核の発生は起こらない(第2図(b))
、そこでIIJi域207,207°の表面を核形成面
(S、4゜L)4表面203を非核形成面(Ssos)
と呼ぶ、核形成・面207に発生した核209をさらに
成長させれば結晶粒210となり(第2図(c))、核
形成面207の領域を越えて非核形成面203の上にま
で成長し、やがて隣の核形成面207゛から成長してき
た結晶粒210°と接して粒界211が形成される。従
来この結晶形成方法においては、核形成面207に非晶
質Si3N4、非核形成面203にSiO2を用い、C
VD法によってSi単結晶を複数個形成した例(上記論
文参照)、および、5in2を非核形成面203とし、
集束イオンビームによりSiイオンを非核形成面203
に注入することにより核形成面207となる領域を形成
し、CVD法によりSi単結晶を複数個形成した例(1
988年第35回応用物理字関係連合講演会28p−M
−9)が報告されている。。
また、単結晶の形成方法の第2の方法として、非核形成
面上に核形成面のかわりに種結晶を配し、この種結晶を
成長させることにより、単結晶粒を形成する例も報告さ
れている(1990年応用物理学会学術請演会予稿集第
2分冊27a−C−2)。
近年、透明基体上に光電変換素子を形成し、ファクシミ
リ等の画像人力部とすることや、大型で安価なガラス基
体上に高性能な素子を形成することが検討されている。
特に、単結晶をこのような基体上に互いに分離して形成
すれば、バルク上の素子と同等の特性を示すので素子の
高性能化をはかることができ、利用範囲の拡大が可能で
ある。前記単結晶をその形成位置を制御して形成する結
晶形成方法は、この点においても非常に有効な結晶の形
成方法である。
方、上記結晶の形成方法で得られる単結晶の大半は塊状
であり、その上に素子を形成する場合、該結晶の上部を
平坦化することは、その素子性能の向上および、特性の
均一化、歩留まりの向上といった点から大変に有効であ
る。また、これらの単結晶のそれぞれに一つの素子を形
成し、それらを絶縁物により互いに分離して形成するこ
とにより、通常必要とされる素子分離領域が著しく縮小
し、高集積化を可能にする。近年、絶縁性材料上の半導
体層を薄層化することでその素子性能が向上することが
分かつてきた。(Inter−national wo
rkshop on future electron
 devices19BB )。
しかるに、このような結晶の平坦化技術は、以下に詳細
に述べるように十分には確立されていなかった。
従来、表面が平坦な薄層を得る方法としては以下のよう
な方法が提案されていた。例えばSi層の上部を酸化し
、酸系のエツチング液で除去する方法(酸化層除去法)
、反応性イオンエツチングによって薄層化する方法、あ
るいは、一般のシリコンウェハの研磨に広く用いられる
メカノケミカルポリッシング法等である。
■酸化層除去法は、酸化速度を速めるために高圧酸化等
の方法を用いなければならず、非常に高価なプロセスと
なる。加つるに、出発材料表面に凹凸が存在するときに
は、先ず何らかの方法で平坦化した後に酸化しなければ
ならない。
さらに、Si層に粒騨や、方位の異なった結晶が存在す
る場合には、酸化が、粒界にそフて増速されたり、結晶
方位による酸化速度の異方性によって均一、平坦に酸化
するには問題が多い。
■また、反応性イオンエツチング法は、所望の厚さに薄
層化するにはエツチング時間を調節して厚み制御するし
かないが大面積基板に対して結晶を1μm以下の膜厚に
精密に制御するにはその制御性、再現性、均一性、およ
び、量産性に多くの問題がある。さらに、付記すべき点
はエネルギーを持ったイオンが半導体結晶に直接人射し
表面に衝突するため、表面層へのダメージの問題も残る
ことである。
■最後のメカノケミカルポリッシング法は、般のシリコ
ンウェハに対して用いられる際は研磨剤としてコロイダ
ルシリカと呼ばれるS i 02の001μm程の径を
持つ砥粒を弱アルカリ系の溶液に懸濁させた研磨液とポ
リウレタン系の布を便りでポリッシングを行う。これは
、砥粒(SiO2)とシリコンウェハとの摩擦による物
理的な研磨作用と摩擦中の発熱温度上昇による弱アルカ
リの研磨液中へのシリコンの化学的な溶去作用が混在し
た研磨である。メカノケミカルポリッシングはシリコン
ウェハ等の基板を研磨する際の最終工程に用いられてお
り、ポリッシングされた基板表面は平坦な無歪鏡面とな
る。
また、このメカノメカニカルポリッシング法を応用した
選択ポリッシング技術がある(浜口、遠藤、応用物理学
会誌;第56巻第11号1480ベージ; T、Ham
aguchi、N、Endo、M、Kimura an
d A。
l5hitani、Japanese  Journa
l  of  Applied  Physicsvo
l、23.No、10,1984 PD、LO−815
;T、Hamaguchi、 N。
Endo、M、kimura  and  M、Nak
amae、Proceeding  ofIntern
ational  Electron  Device
  Meting、p5681985 Washing
ton D、C,Ll、S、A、)、これは、加工液に
弱アルカリ性の溶液を用いているが、この溶液と被研磨
体の化学反応が物質により異なることを利用して加工速
度に選択性を与えている。そして、該方法はその化学液
との化学反応と、それにともない生成される物質をポリ
ッシング布によってふき取るという機械的除去過程によ
って成り立っている1例えば、エチレンジアミン・ピロ
カテコールを用いてSiをエツチングすると、アミンの
イオン化通程を酸化還元反応により5i(OH)a’−
がSi表面に形成され、それがピロカテコールとキレー
トを生成し液中に溶解していく、この5t(OH)a’
−のSi表面からの除去をポリッシング布の繊維による
機械的作用により行うのが選択ポリッシングである。被
研磨体が5io2領域とSi領域で構成されているとき
には5in2領域で囲まれたSi領域は5in2領域の
高さまで研磨されるとポリッシング布によるふ討取り効
果が著しく減少し、5i02領域をストッパーとしてS
i領域のみが平坦に研磨される。
非晶質絶縁物基板上に形成したSi薄層においては、粒
界、亜粒界、双晶粒界が存在することも多く、上記した
ような化学エツチングに大きく依存したメカノメカニカ
ルポリッシング法では、欠陥領域において増速反応があ
り粒界等の存在する部分からさきに加工が進み、表面平
坦性が劣化してしまう。
■また、前述した第1、第2の結晶形成方法により形成
された結晶にたいして平坦化処理を施す場合には、基体
上にあらかじめ研磨をストップさせるためのストッパー
を配した後、核形成面より結晶をストッパーを越えて成
長させ、次いでストッパーの上面が現われるまで研磨を
行うという方法が考えられる。具体的に説明すると、第
3図に示すように基体301上にあらかしめストッパー
302を形成しく第3図(a))、このストッパー30
2を越えるように核形成面307より結晶310を成長
させた後(第3図(b))、ストッパー302の上面3
13が現われ研磨が停止するまで研磨を行うことにより
成長結晶の平坦化が行われる(第3図(C))。
しかしながら、10μmを越えるような大きさの結晶に
対してこのような方法により平坦化を行う場合、ストッ
パーにより研磨が終了する時点で、結晶の大きさが太き
いために研磨のストッパーの効果が結晶の中央部までは
及びにくく、結晶の中央部の膜厚が薄くなってしまう傾
向があった(以後この現象を「中べこみ」と呼ぶ。)。
このような膜厚の不均一性に伴なう不都合は、結晶上に
素子を形成した場合、顕著な障害となって現われる。す
なわち、素子の特性のばらつきが生じてしまっていた。
さらに、この方法においては、結晶を形成する前にあら
かじめストッパーを配するためにストッパーと核形成面
の核形成密度の差があまり大きくない場合には、単結晶
になる核がストッパー上にも形成されてしまう場合もあ
フた。
以上述べたように、r中べこみ」が少なく、かつ、より
手用に、より精度よく(例えば膜厚1μm程度以下に)
、シかも、ばらつきをより少なくして薄層化を行い得る
技術は存在しなかった。
[発明が解決しようとする課題] 本発明は以上に述べたような種々の問題点を克服し、基
体上に単結晶群をその位置を制御して互いに分離して形
成し、該単結晶の位置と大きさを制御して形成した後、
極めて平坦で、「中べこみ」が小さく、精度よく(例え
ば膜51μm程度以下に)、膜厚のばらつきを小さく、
しかも歩留まりよく、少ない工程で容易に薄層化するこ
とが可能な結晶薄膜の形成方法および該方法で得られた
結晶薄膜を提供することを目的とする。
[課題を解決するための手段] 本発明の結晶薄膜の形成方法は、表面に非核形成面を有
する基体の所望の位置に、結晶形成処理により表面を覆
い尽くさない大きさで単結晶を形成した後; 該単結晶よりも研磨砥粒に対する機械的加工速度の低い
材料から成る薄膜を2層全面に堆積し:前記研磨砥粒を
含有する加工液を用いて、非核形成面上に直接形成され
た部分の該薄膜表面をストッパーとして該薄膜表面まで
研磨を行い;次いで、薄膜の上層を除去し; 再び、前記研磨砥粒を含有する加工液を用いて、薄膜下
層の表面をストッパーとして、該薄膜下層の表面まで研
磨を行うことにより前記単結晶を平坦化することを特徴
とする。
本発明の結晶薄膜は、表面に非核形成面を有する基体の
所望の位置に、結晶形成処理により表面を覆い尽くさな
い大きさで単結晶を形成した後: 該単結晶よりも研磨砥粒に対する機械的加工速度の低い
材料から成る薄膜を2層全面に堆積し;前2己研磨砥粒
を含有する加工液を用いて、非核形成面上に直接形成さ
れた部分の該薄膜表面をストッパーとして該薄膜表面ま
で研磨を行い:次いで、薄膜の上層を除去し; 再び、前記研磨砥粒を含有する加工液を用いて、薄膜下
層の表面をストッパーとして、該薄膜下層の表面まで研
磨を行うことにより平坦化された単結晶を有することを
特徴とする。
[作用コ 以下に本発明の作用を本発明をなすに際して得た知見と
ともに説明する。
■本発明者は研磨工程について、上述した問題点を解決
すべく数多くの検討を行った結果、研磨において、研磨
砥粒に対する機械的加工速度が研磨すべき単結晶粒より
も小さい材料、例えば、酸化シリコン膜や窒化シリコン
膜を研磨のストッパーとして単結晶粒を研磨すると、こ
のストッパーより高い部分の単結晶の研磨は容易に進行
し、一方、結晶上面がストッパー表面と同じ高さになっ
たところで、結晶の研磨の進行が抑えられることを見い
出すにいたった。
したがって、ストッパーの材料としては、研磨砥粒に対
する機械的加工速度が研磨すべきi結晶粒のそれよりも
低く、しかも、半導体素子形成プロセスに導入しても何
等問題ない物質が望ましい。このような物質としては、
例えば従来より半導体プロセスで用いられ、しかも、モ
ース硬度が9と非常に固いために研磨砥粒に対する機械
的加工速度が非常に低い窒化シリコン膜、あるいは、酸
化シリコン膜などが適していることが分った。
しかし、特に窒化シリコン膜は核形成密度が比較的高い
材料であり、上記従来技術第1の結晶の形成方法におい
ては、核形成面となりうる材料の1つであり、あらかじ
め基体上部に配して、結晶形成処理を施した場合には、
そこにも核形成を生じ、結晶形成位置の制御性に問題を
生じることがある。あるいは、従来の技術で述べた第2
の結晶の形成方法においても窒化シリコンのような材料
を非核形成面とした場合、非核形成面における不要な核
の発生が増え、結晶形成位置の制御性に問題を生じるこ
とがある。一方、この現象を抑制すべく、塩化水素のよ
うなエツチングガスを多く流スコトにより、この現象を
制御する場合には結晶の成長速度が低下するため、結晶
形成に要する時間が長時間化してしまう。
これら問題点を解決する本発明は、表面を覆い尽くさな
い大きさで単結晶を形成しておぎ、該単結晶よりも研磨
砥粒に対する機械的加工速度の低い材料から成る薄膜を
全面に堆積する。ここで、基体表面のうち結晶の覆いつ
くした面積と、覆われていない面積の比は、100:1
以下より好ましくは50:1以下である。
本発明の結晶形成処理により形成される結晶粒は、山形
の形状を有し、基体上面と並行な面は、はとんど持たな
いため、研磨工程に際して、基体上面と平行な研磨面に
当たっている結晶を覆う部分の薄膜は、研磨面とは面で
接することがなく、たえず多角環状、すなわち、線状の
部分でしか当たらない、したがって、この部分の薄膜は
、単結晶とともに容易に研磨されてしまう、ところが、
単結晶は表面を覆い尽くさない大きさで成長させである
ため、単結晶で覆われていない基体の部分には直接薄膜
が形成されており、この部分の薄膜は、基体上面と平行
となっている。したがって、この部分の薄膜は研磨の障
害となり。研磨をすすめる際にストッパーとして機能す
る。したがって、基体に直接形成された薄膜の厚みに対
応した厚みの結晶薄膜が容易に精度よく得ることが可能
となる。
上記の構成によれば、機械的研磨法を用いることにより
、化学研磨法による結晶面方位、結晶欠陥による増速エ
ツチング現象による平坦化の困難を克服することができ
る。
また、結晶形成処理にさきだって、あらかじめ基体上に
凹部を形成し、その凹部を覆い尽くす結晶を形成し、該
結晶を凹部の上面をストッパーとして研磨する場合には
、あらかじめ基体上に凹部を形成するためにレジストプ
ロセス、フォトリソグラフィー工程、エツチング工程を
要するが、本発明においては、結晶を形成した後、所望
の結晶層膜厚と同じ膜厚のストッパー薄膜を形成するの
みなので、時間、および、コストともかからず、容易に
実施できる。
■しかし、ストッパーの機能をはたす薄膜を層構造とし
た場合には、単結晶の粒径が大きくなるとr中ぺこみ」
の問題が生ずることがある。
そこで、本発明者は、研磨工程について数多くの検討を
行フた結果、従来問題となっていた「中べこみ」を防止
するには、2段階研磨を行うことが有効であることを知
見するに至った。すなわち、研磨のストッパーを2層構
成とし、第1回目の研磨においてストッパー上面と同じ
高さまで研磨した後、ストッパー上層を除去し、さらに
第2回目の研磨を行い、ストッパー下層の上面まで研磨
を行うことにより、数十μmの大きな結晶においても膜
厚のばらつきなく研磨することが可能になる。
[実施態様] 以下、本発明の実施態桜例を第1図を用いて説明する。
(基体) 基体ioiは、結晶形成処理、研磨工程に適するもので
あれば、形状、構成材料ともなんら限定されないが、例
を挙げるならば、シリコン、石英ガラス、金属、アルミ
ナ等がある。
(結晶形成処理) 基体上に単結晶粒を形成する方法としては従来技術に示
したような方法がある。
■第1の方法は、基体上に非核形成面103、および、
核形成面107,107’を形成する(第1図(a))
。非核形成面は、基体上面にあってもよいし、基体上に
新たに堆積した膜の表面でも良い、単結晶を構成する材
料に対する核形成密度が前記非核形成面より大きく、か
つ、結晶成長して単結晶になる核が唯一形成されうるに
十分小さい面積を有し、かつ、非晶質材料で構成されて
いれば良い。核形成面の核形成密度は非核形成面の10
2倍、より望ましくは103倍以上であれば良い。例え
ば、非核形成面が酸化シリコン膜や石英ガラスで構成さ
れる場合、窒化シリコン膜やSiが過剰に含まれる酸化
シリコン、窒化シリコンなどが核形成面材料として挙げ
られる力釈これに限定されるものではない。
続いて結晶110,110’を形成する(第1図(b)
)が、結晶の形成方法は、例えば化学蒸着法(CVD)
、MOCVD法、プラズマCVD法などがある。
■第2の方法は、基体上に非核形成面を用意し、さらに
該非核形成面上の所望の位置に種結晶を配し、その種結
晶を第11の方法と同様の方法により成長させる方法で
ある。
非核形成面は、基体表面であっても基体上に堆積した材
料の表面であってもよいが、非晶質絶縁物材料であれば
、これらの材料に限定されることはない。本方法におけ
る非核形成面は種結晶を成長させる間に核が形成されな
いことが必要条件である。例えば、酸化シリコン膜、石
英ガラス、窒化シリコン膜等がある。
種結晶は、結晶形成処理にさきたち、結晶の構成材料の
微小な大ぎさの単結晶を所望の位置に配する。その方法
は、例えば結晶の構成材料を所望の位置に熱処理によっ
て凝集するに十分微細な表面積を有する原種子を微小な
大きさで配した後、水素雰囲気中で前記原種子が融解す
る温度より低い温度で熱処理することにより、凝集反応
ヲオコして、前記原種子を単結晶化するものである。そ
のほか、燐、或は、ボロン、砒素などの不純物を高濃度
に添加した多結晶半導体膜を熱処理することによフても
種結晶の形成は可能である。これは、多結晶膜中のグレ
インが異常粒成長して単結晶化するものである。
結晶形成処理は、第1の方法と全く同様である。結晶形
成処理の結果、所望の大きさの単結晶を得る。
(ストッパー) ストッパーとなる2層の薄膜112.114は、結晶形
成処理のあと形成する(第1図(C))。その材質は、
研磨砥粒に対する機械的加工速度が単結晶よりも低く、
エツチングによnl閣−つ謄本ナスマ1+h<−r−軽
動?ギ白い つ閤の硬度は必ずしも異なる必要はない。
但し、ストッパー膜の下層が硬ければ硬い程、中べこみ
が少なくなる。このような材料としては、単結晶がシリ
コンの場合、酸化シリコン、さらに機械的加工速度の低
い材料として、窒化シリコン等が挙げられる。その形成
方法は全く限定されないが、例を挙げるならば、常圧C
VD法、減圧CVD法、プラズマCVD法、あるいは、
スパッタリング法などが挙げられる。
下層112の膜厚は、研磨工程の後得られる結晶薄膜の
膜厚に相当する。この膜厚は、通常20nm〜5μm、
好ましくは50nm〜2μmである。また、上層114
は第1の研磨において結晶に生じる「中べこみ」よりも
大きい膜厚を有している必要がある。さらに、この2層
を合わせた厚さは、研磨工程において、結晶を覆ってい
る部分が研磨砥粒により削られることが可能な程度の厚
さでなければならない。この厚さは、材料、あるいは、
研磨条件により異なるが、一般的には5μm以下20n
m以上、より望ましくは2μm以下50nm以上である
(研磨工程) 基体上に結晶を形成し、ストッパーとなる2層の薄膜を
形成した後、研磨工程を行う。研磨工程は、通常シリコ
ンウェハ等のボリシングに用いる研磨装置において、コ
ロイダルシリカ等の研磨砥粒を加工液に懸濁して研磨液
とし、2段階研磨を行う。本発明の結晶形成処理により
形成される結晶粒は、山形の形状を有し、基体上面と並
行な面は、はとんど持ち得ないため、研磨工程に際して
、基体上面と平行な研磨面に当たフている結晶を覆う部
分のストッパー薄膜は、研磨面とは面で接することがな
く、たえず多角環状、すなわち、線状の部分でしか当た
らないために、研磨時にかかる圧力が高くなる。その結
果、この部分のストッパー薄膜は、結晶とともに研磨さ
れてしまうので、研磨の障害とはなり得ない、341の
研磨を進めることにより、結晶の厚さがストッパー薄膜
112.114を合わせた膜厚と等しくなると、非核形
成面上に直接形成された部分の第1のストッパー面11
5が研磨面と面で当たることになり、この面をストッパ
ーとして研磨を終了する(第1図(d))、すなわち、
ストッパー上面と結晶の高さが同じになると、それより
先に研磨はなかなか進行しない。従って、この状態をと
らえて研磨を終了させることができる。続いて、ストッ
パー薄膜上層114をエツチングにより除去した後、第
2の研磨を行う、第2の研磨での研磨量は少ないので、
第1の研磨よりも低い研磨レートで行ったほうが良い場
合がある。第2ストッパー面113が研磨面と当たるよ
うになると、この面をストッパーとして研磨が終了する
[実施例] (実施例1) 以下、本発明に基づき複数の5ijlL結晶薄膜を形成
した実施例1を第1図に用いて示す。
(1)石英基板を基体101、およびその表面を非核形
成面とし、次に全面に核形成面となるべき薄[Si3N
4層104をLPCvDで500人堆積した。
(2)次に間隔50μm、1辺2μm角でSi3N4層
を残すように、それ以外の部分を、フォトリソグラフィ
ーおよび反応性イオンエツチングを用いて除去した。残
されたSi3N4層を核形成面107,107’ とし
た(第1図(a))。
(3)この基板をCVD装置に設置し次なる条件で結晶
形成処理を行った。
圧カニ 150Torr 基板温度:1050℃ 使用ガス:  5ilhCfLz/HCI /H2流量
比:  5iH2CJ22/HCII /H20,53
/L、S/100 (1層win)その結果、Si核が
Si、N、領域にのみ形成され、第1図(b)に示すよ
うに、高さ約20μm1直径40μmの山形のSi単結
晶110が各核形成面を起点として形成された。
(4)続いて、常圧CVD法で全面に酸化シリコン膜1
12を4000人の膜厚で堆積し、さらにLPCVD法
によって、全面に窒化シリコン膜114を4000人の
膜厚で堆積した(第1図(C))。
(5)そのあと、5i02のコロイダルシリカ(平均粒
径0,1μm)を含んだ加工液を用いて、通常用いられ
るシリコンウェハの表面研磨装置にて圧力220g/c
m”、温度30〜40℃の範囲にて研磨した(第1図(
d))。
(6)次に、窒化シリコン膜を反応性イオンエツチング
で除去し、再び、前記研磨装置において、研磨を行った
。その結果、第1図(e)に示すように、Si単結晶を
覆うストッパー薄膜は、多角環状に削りとられて内部の
Si単結晶とともに研磨され、基体上に直接形成された
部分の酸化シリコン膜領域113(ストッパーとし作用
する)Si単結晶が同じ高さになったところで研磨が停
止され、膜厚4000人±150人の平坦なSi単結晶
薄層が4インチ石英基板上に得られた(第1図(e))
同時に研磨した他の9枚の基板上でも得られたSi単結
晶薄層の厚さも全て4000人±200人の範囲内であ
った。
(実施例2) 以下、本発明に基づき複数のSi結晶粒を形成した実施
例2を示す。
(1)Siウウェを基体とし、その上に熱酸化法により
、酸化シリコン膜を10000人堆積して非核形成面と
した。
(2)次に窒化シリコン膜をLPCVD法により、30
0人堆積した。その後、通常の半導体プロセスにおける
フォトリソグラフィー、および、反応性イオンエツチン
グ(RIE)により、大きさ2μm角で間隔50μm”
C″窒窒化シリコンパ残るように窒化シリコン膜をエツ
チングし、この窒化膜を核形成面とした。
(3)ジクロルシラン、塩化水素、水素を用いたCVD
法により、上記基体に結晶形成処理を施した。成長条件
は以下のとおりとした。
圧力=80Torr 基板温度=990℃ 使用ガス:  5iHzCu 2/HCf /H2流量
比:  5iHzCJ! 、/HcIL/)+20.5
3/1.4/100(1/m1n)その結果、粒径45
μmの単結晶が各核形成面を起点として形成された。
(4)続いて、常圧CVD法で全面に酸化シリコン膜5
000人を堆積し、ざらにLPCVD法によって、全面
に窒化シリコン膜を厚さ4000人堆積した(第1図(
C))。
(5)そのあと、5in2のコロイダルシリカ(平均粒
径0.1μm)を含んだ加工液を用いて、通常用いられ
るシリコンウェハの表面研磨装置にて圧力220g/c
m2、温度30〜40℃の範囲にて研磨した(第1図(
d))。
(6)次に窒化シリコン膜を反応性イオンエツチングで
除去し、再び、前記研磨装置において研磨を行フた。そ
の結果、第1図(e)に示すようにSi単結晶を覆うス
トッパー薄膜は、多角環状に削りとられて内部のSi単
結晶とともに研磨され、ストッパー113である基体上
に直接形成された部分の酸化シリコン膜領域と5il−
結晶が同じ高さになったところで研磨が停止され、膜厚
5000人±200人の平坦なSi単結晶薄層が4イン
チ石英基板上に得られた(第1図(e))。
同時に研磨した他の9枚の基板上でも得られたSi単結
晶の薄層の厚さも全て5000人±250人の範囲内で
あった。
[実施例3] (1)石液基板を基体、および、非核形成面とし、その
上に多結晶シリコン膜をLPCVD法により、2000
人堆積した後、不純物として!+p−(リン)を加速電
圧30kevで2×1015cm−2注入した。さらに
、通常の半導体プロセスにおけるフォトリソグラフィー
、および、反応性イオンエツチング(RIE)により、
間隔100μm、大きさ1.2μm角で残し、原種子と
した。
(2)次にこの基体を水素雰囲気中1100℃で3分間
熱処理した。その結果、各原種子はそれぞれ単一体に凝
集し、単結晶種子となった。
(3)ジクロルシラン、塩化水素、水素を用いたCVD
法により、上記基体に結晶形成処置を施した。成長条件
は以下のとおりとした。
圧カニ80Torr 基板温度:1080℃ 使用ガス:  5iH2CIL z/HCf /H2流
量比:  5iH2CJ22/HCu /H20,53
/1.3/100 (1/m1n)その結果、粒径80
μmの単結晶が各核形成面を起点として形成された。
(4)続いて、LPCVD法で全面に窒化シリコン@8
000人を堆積し、さらに常圧CVD法によって、全面
に酸化シリコン膜を厚さ9000人堆積した。
(5)そのあと、5i02のコロイダルシリカ(平均粒
径0,1μm)を含んだ加工液を用いて、通常用いられ
るシリコンウェハの表面研磨装置にて圧力220g/c
m’、温度30〜40℃の範囲にて研磨した(第1図(
d))。
(6)次に酸化シリコン膜をバッフアートフッ酸で除去
し、再び、前記研磨装置において研磨を行った。その結
果、第1図(e)に示すようにSi単結晶を覆うストッ
パー薄膜は、多角環状に削りとられて内部のSi単結晶
とともに研磨され、ストッパー113である基体上に直
接形成された部分の窒化シリコン膜領域とSi単結晶が
同じ高さになったところで研磨が停止され、膜厚800
0人±400人の平坦なSi単結晶薄層が4インチ石英
基板上に得られた(第1図(e))。
同時に研磨した他の9枚の基板上でも得られたSi単結
晶薄層の厚さも全て8000人±500人の範囲内であ
った。
[実施例4コ (1)Stウェハを基体とし、その上に熱酸化法により
、酸化シリコンgiooo人堆積して非核形成面とした
(2)次にP(リン)を3X10”am−2ドーフした
多結晶シリコン膜をLPCVD法により、250人堆積
した。この堆積膜をEB(電子線)露光技術を用いたパ
ターニング技術によって、0.3μm角の正方形で50
μm間隔にパターニングし原種子とした。上記原種子を
配した基体を990℃で2分間水素雰囲気中で熱処理し
、単結晶種子に添加せしめた。
(3)ジクロルシラン、塩化水素、水素を用いたCVD
法により、上記基体に結晶形成処置を施した。成長条件
は以下のとおりとした。
圧カニ80Torr 基板温度:990℃ 使用ガス:  5fH2Cft2/HCj! /H2流
量比:  5iH2Cj! z/HCj2 /H20,
53/1.4/100 (1/m1n)その結果、粒径
40μmの単結晶が各核形成面を起点として形成された
(4)続いて常圧CVD法で全面に酸化シリコン膜70
00人を堆積し、さらにLPCVD法によって、全面に
窒化シリコン膜を厚さ4000人堆積した。
(5)そのあと、SiO2のコロイダルシリカ(平均粒
径0.1μm)を含んだ加工液を用いて、通常用いられ
るシリコンウェハの表面研磨装置にて圧力220g/c
m2、温度30〜40tの範囲にて20分研磨した。
(6)次に窒化シリコン膜を反応性イオンエツチングで
除去し、再び、前記研磨装置において研磨を行った。そ
の結果、第1図(e)に示すようにSi単結晶を覆う窒
化シリコン膜は、多角環状に削りとられて内部のSi単
結晶とともに研磨され、ストッパー113である基体上
に直接形成された部分の酸化シリコン膜領域とSi単結
晶が同じ高さになったところで研磨が停止され、膜厚7
000人±350人の平坦なSi単結晶薄層が4インチ
石英基板上に得られた(第1図(e))。
同時に研磨した他の9枚の基板上でも得られたSi単結
晶薄層の厚さも全て7000人±400人の範囲内であ
った。
[発明の効果] 本発明による結晶半導体・薄膜の形成方法は、単結晶群
を非晶質基体上にそれぞれ絶縁物に囲まれた状態で、結
晶の欠落無く、平坦で、r中へこみ」がノ]\さく、精
度よく(1μm以下)制御された状態で形成することが
できる。したがって、高特性の素子や、半導体集積回路
を特性のばらつきなく、しかも、歩留まり良く形成する
ことを可能にするものである。
また、本発明は、81械的研磨法を用いることにより、
化学研磨法による結晶欠陥、粒界等による増速エツチン
グ現象による平坦化の困難を克服することができる。さ
らに、結晶形成処理にさきだって、あらかじめ基体上に
ストッパーを形成しする必要がないため、ストッパー上
に結晶核が形成される可能性はなくなり、単結晶の位置
制御が容易になる。
【図面の簡単な説明】
第1図は、本発明の方法による結晶薄膜の形成工程を説
明する断面図である。 第2図は、従来技術による結晶物品の形成方法を説明す
る断面図である。 第3図は、従来技術による結晶薄膜の形成方法を説明す
る断面図である。 [符号の説明] 101.201.301・・・基体 103.203.303・・・非核形成面107.10
7“、207.307 ・・・核形成面 209.209“・・・核 110.110’ 、210,210 310.310°・・・単結晶 211・・・粒界 112・・・ストッパーとなる薄膜(下層)113・・
・第2のストッパー面 114・・・ストッパーとなる薄II!(上層)115
・・・第1のストッパー面 第 図 +07 107′ 矛 図

Claims (8)

    【特許請求の範囲】
  1. (1)表面に非核形成面を有する基体の所望の位置に、
    結晶形成処理により表面を覆い尽くさない大きさで単結
    晶を形成した後; 該単結晶よりも研磨砥粒に対する機械的加工速度の低い
    材料から成る薄膜を2層全面に堆積し;前記研磨砥粒を
    含有する加工液を用いて、非核形成面上に直接形成され
    た部分の該薄膜表面をストッパーとして該薄膜表面まで
    研磨を行い;次いで、薄膜の上層を除去し;再び、前記
    研磨砥粒を含有する加工液を用いて、薄膜下層の表面を
    ストッパーとして、該薄膜下層の表面まで研磨を行うこ
    とにより前記単結晶を平坦化することを特徴とする結晶
    薄膜の形成方法。
  2. (2)前記単結晶の形成方法は、非核形成面と、単結晶
    を構成する材料に対しての核形成密度が前記非核形成面
    における該核形成密度より大きく、かつ、結晶成長して
    単結晶になる核が唯一形成されうるに十分小さい面積を
    有し、かつ、非晶質材料で構成されている核形成面とが
    隣接して配された自由表面を有する基体に、結晶形成処
    理を施すことにより、前記核形成面に核を形成し、該核
    を成長させることにより、単一の単結晶を成長させるこ
    とを特徴とする請求項1記載の結晶薄膜の形成方法。
  3. (3)前記単結晶の形成方法は、基体上に非核形成面と
    単結晶の種子を形成し、次いで結晶形成処理を施して前
    記種子を起点として単結晶を成長させることを特徴とす
    る請求項1記載の結晶薄膜の形成方法。
  4. (4)前記種子は、熱処理によって凝集するに十分微細
    な表面積を有する原種子を、水素雰囲気中で前記原種子
    が融解する温度より低い熱処理温度で熱処理を施して単
    結晶化することにより形成されることを特徴とする請求
    項3記載の結晶薄膜の形成方法。
  5. (5)前記単結晶はシリコンであることを特徴とする請
    求項1ないし4のいずれか1項に記載の結晶薄膜の形成
    方法。
  6. (6)前記薄膜は窒化シリコン膜であることを特徴とす
    る請求項1ないし5のいずれか1項に記載の結晶薄膜の
    形成方法。
  7. (7)表面に非核形成面を有する基体の所望の位置に、
    結晶形成処理により表面を覆い尽くさない大きさで単結
    晶を形成した後; 該単結晶よりも研磨砥粒に対する機械的加工速度の低い
    材料から成る薄膜を2層全面に堆積し;前記研磨砥粒を
    含有する加工液を用いて、非核形成面上に直接形成され
    た部分の該薄膜表面をストッパーとして該薄膜表面まで
    研磨を行い;次いで、薄膜の上層を除去し;再び、前記
    研磨砥粒を含有する加工液を用いて、薄膜下層の表面を
    ストッパーとして、該薄膜下層の表面まで研磨を行うこ
    とにより平坦化された単結晶を有することを特徴とする
    結晶薄膜。
  8. (8)前記単結晶は基体上に複数形成されていることを
    特徴とする請求項7記載の結晶薄膜。
JP19394890A 1990-07-24 1990-07-24 結晶薄膜の形成方法および該方法で得られた結晶薄膜 Pending JPH0480916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19394890A JPH0480916A (ja) 1990-07-24 1990-07-24 結晶薄膜の形成方法および該方法で得られた結晶薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19394890A JPH0480916A (ja) 1990-07-24 1990-07-24 結晶薄膜の形成方法および該方法で得られた結晶薄膜

Publications (1)

Publication Number Publication Date
JPH0480916A true JPH0480916A (ja) 1992-03-13

Family

ID=16316423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19394890A Pending JPH0480916A (ja) 1990-07-24 1990-07-24 結晶薄膜の形成方法および該方法で得られた結晶薄膜

Country Status (1)

Country Link
JP (1) JPH0480916A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60104091A (ja) * 1983-11-09 1985-06-08 Nissan Chem Ind Ltd 3,5,6−トリカルボキシ−2−カルボキシメチルノルボルナン−2:3,5:6−ジ無水物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60104091A (ja) * 1983-11-09 1985-06-08 Nissan Chem Ind Ltd 3,5,6−トリカルボキシ−2−カルボキシメチルノルボルナン−2:3,5:6−ジ無水物

Similar Documents

Publication Publication Date Title
EP1043768B1 (en) Process for producing semiconductor substrates
EP0553859B1 (en) Semiconductor substrate and process for producing the same
JP3252702B2 (ja) 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
US20020035960A1 (en) Silicon carbide film and method for manufacturing the same
US5278092A (en) Method of forming crystal semiconductor film
JPH05218053A (ja) 半導体基材の加工方法
US5843811A (en) Method of fabricating a crystalline thin film on an amorphous substrate
JPH02109332A (ja) 半導体基板の製造方法
US6475456B2 (en) Silicon carbide film and method for manufacturing the same
US8303745B2 (en) Process for transferring films
JPH02209730A (ja) 選択研磨法
JPH0480916A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2577090B2 (ja) 結晶半導体膜の形成方法
JPH0479313A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
JPH0456125A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
JPH0480922A (ja) 結晶物品の形成方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH03187999A (ja) 結晶基材及びその形成方法
JP2002255700A (ja) 半導体基材の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPH10209055A (ja) 薄膜エピタキシャルウェ−ハおよびその製造方法
JP2683005B2 (ja) 誘電体分離基板の製造方法
JP3507422B2 (ja) 半導体基板の作製方法