JPH03187999A - 結晶基材及びその形成方法 - Google Patents

結晶基材及びその形成方法

Info

Publication number
JPH03187999A
JPH03187999A JP32394289A JP32394289A JPH03187999A JP H03187999 A JPH03187999 A JP H03187999A JP 32394289 A JP32394289 A JP 32394289A JP 32394289 A JP32394289 A JP 32394289A JP H03187999 A JPH03187999 A JP H03187999A
Authority
JP
Japan
Prior art keywords
single crystal
nucleation
substrate
nucleation surface
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32394289A
Other languages
English (en)
Inventor
Nobuhiko Sato
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32394289A priority Critical patent/JPH03187999A/ja
Publication of JPH03187999A publication Critical patent/JPH03187999A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は結晶基材及びその形成方法に係シ、特に複数の
単結晶を堆積面上にその位置を制御して形成し、該単結
晶どうしの接した部分に形成される粒界の位置、及び、
該単結晶の大きさを制御して形成した後、その単結晶を
部分除去して形成する結晶基材及びその形成方法に関す
る。
本発明は、例えば、半導体集積回路、磁気回路等の電子
素子、光素子、磁気素子、圧電素子、或は、表面音響素
子等に利用される結晶基材に適用される。
〔従来の技術及び発明が解決しようとする課題〕絶縁物
基板上に複数の単結晶を成長させsor技術の分野にお
いては、例えば、表面材料間の核形成密度の差による選
択核形成に基づいた方法が提案されている( T、Yo
nahara at al、 (1987)Exten
ded Abstracts of the 19th
 S8DM、 191 )。
この結晶形成方法を第2図を用いて説明する。まず第2
図(a)に示すように核形成密度の小さい表面203を
もつ基体201上に、表面203よシも核形成密度の大
きい表面をもつ領域207゜207′を直径1、間隔す
で配する。この基体に所定の結晶形成処理を施すと、領
域207゜207′の表面にのみ堆積物の核209,2
09’が発生し、表面203の上には起こらない(第2
図(b))。そこで領域207,207’の表面を核形
成面(SNDL)、表面203を非核形成面(S)ID
11)と呼ぶ。核形成面207,207’に発生した核
209,209’をさらに成長させれば結晶粒210.
210’となり(第2図(C) ) 、核形成面207
,207’の領域を越えて非核形成面203の上にまで
成長し、やがて単結晶210は隣の核形成面207′か
ら成長してきた単結晶210’と接して粒界211が形
成される。従来この結晶形成方法においては、核形成面
207,207’に非晶質81.N4.非核形成面20
3に5to2を用い、(至)法によって81単結晶を複
数個形成した例(上記論文参照)、及、5102を非核
形成面203とし、集束イオンビームによシSlイオン
を非核形成面203に注入し核形成面207,207’
となる領域を形成し、CVD法によj5si単結晶を複
数個形成した例(1988年第35回応用物理学関係連
合講演会28p−M−9)が報告されていた。
しかしながら、上記の単結晶をその形成位置を制御して
形成する結晶形成法によシ、結晶粒を複数個、格子点状
に形成した場合には、平坦な結晶を得ることは現状では
困難でsb、得られる結晶の大半は塊状である。
半導体集積回路、或は、その他の素子の形成においては
、該結晶を平坦化することが、その素子性能の向上及び
、特性の均一化、歩留まシの向上といった点から大変に
有効であシ、塊状に形成される結晶も平坦化することが
望まれる。
一方、近年、絶縁性材料上の半導体層を薄層化すること
でその素子性能が向上することが分かってきた( In
ternational workshop on f
utureelectron d@viees 198
8 )。ところが、このような要請に応えるべく、上記
結晶形成方法により得られる結晶を精度よく、歩留まり
よく、平坦な薄(5) 層にする技術は、十分には確立されていなかった。
従来、その薄層を得る方法には3つの方法が提案されて
いる。1つは、例えばSt層の上部を酸化し、酸系のエ
ツチング液で除去する方法(酸化層除去法)、2つ目は
反応性イオンエツチングによって薄層化する方法、3つ
目は特殊な化学研磨液を混入してSlと5tO2の研磨
速度が著しく異なることを利用した選択的な化学研磨法
(メカノケミカルポリクシフグ法)、である(浜口、遠
藤、応用物理学会誌;第56巻第11号1480ページ
;T、Hamaguchi、N、Endo、M、Kim
ura and A、l5hitani。
Japanes@Journal of Applie
d Physics vol、23゜A 10.198
4 PD、LO−815; T、Hamaguchl、
N、Endo。
M、Kimura  and  M、Nakama@、
Proc@eding  ofInternation
al Electron Device Mating
、 p6881985 Washington D、C
,U、8.A、 )。
しかしながら、酸化層除去法は、酸化速度を速めるため
に高圧酸化等の方法を用いなければならず、非常に高価
なプロセスとなる。加うるに、出発材料表面に凹凸が存
在するときには、先ず何ら(6) かの方法で平坦化した後に酸化しなければならない。
さらに、si層に粒界や、方位の異なった結晶が存在す
る場合には、酸化が、粒界にそって増速されたり、結晶
方位による酸化速度の異方性によって均一、平坦に酸化
するには問題が多い。
また、2番目の方法である反応性イオンエツチング法は
、所望の厚さに薄層化するにはエツチング時間を調節し
て厚み制御するしかないが大面積基板を1μm以下づ精
密に制御するにはその制御性、再現性、均一性、及び、
量産性に多くの問題がある。さらに、付記すべき点はエ
ネルギーを持ったイオンが半導体結晶に直接入射し表面
に衝突するため、極表面層へのダメージの問題も残る。
最後のメカノケミカルポリッシング法であるが、一般の
シリコンウェハに対するメカノケミカル研磨技術は研磨
剤としてコロイダルシリカと呼ばれる5102の0.0
1μm程の径を持つ砥粒を弱アルカリ系の化学液に懸濁
させた研磨液とポリウレタン系の布を使ってポリッシン
グを行なうもので、砥粒(S tO2)とシリコンウェ
ハとの摩擦による物理的表研磨作用と摩擦中の発熱温度
上昇による弱アルカリの研磨液中へのシリコンの化学的
な溶去作用が混在したものである。メカノケミカルポリ
ッシングはシリコンウェハ等の基板を研磨する際の最終
工程に用いられておシ、ポリッシングされた基板表面は
平坦な無歪鏡面である。
また、上記報告にある選択ポリッシング技術は加工液に
化学液を用いることによシ加工速度に選択性を発生させ
ている。そして、該方法はその化学液との化学反応によ
り生成される物質をポリッシング布によってふき取ると
いう機械的除去過程によって成り立っている。例えば、
エチレンジアミン・ピロカテコールを用いてSlをチエ
ツクすると、アミンのイオン化過程を酸化還元反応によ
シ81(OH)6”−がSi表面に形成され、それがピ
ロカテコールとキレートを生成し液中に溶解していく。
この化学反応中の81(OH)6”−の除去をポリッシ
ング布の繊維によって行なうのが選択ポリッシングでオ
シ、ピロカテコールによる81(OH)6  の除去を
ポリッシング布による機械的作用に置き換えたものであ
る。被研磨体が5102領域とS1領域で構成されてい
るときには8102領域で囲まれた81領域は5io2
領域の高さまで研磨されるとポリッシング布によるふき
取シ効来が著しく減少し、5102領域をストツノ!−
とじてS1領域のみが平坦に研磨される。
以上の一般の、及び、選択的なメカノケミカルポリッシ
ング技術においては、化学反応過程が存在しておシ、そ
のために両者ともに81の結晶面方位による著しい加工
速度の差異が観察され、複数の結晶粒を均一に研磨する
ことは難しい。
例えば、一般のメカノケミカルポリッシングでは000
)面は(111)面に比べて10〜20%も加工速度が
速く、また、上述の選択メカノケミカルポリッシングに
おいては(100)、(110)面は(111)面にた
いして10倍も早く研磨されることが知られている。
このような加工速度の面方位依存性はバルクS1基板の
ように完全に−様な面方位をもつ大面積の(9) 単結晶基板の場合には問題とならない。しかし、非晶質
絶縁物基板上に形成したSt薄層においては、完全に面
方位が−様な層が形成される場合は稀で、多くの場合、
多少の面方位のバラツキをもった多結晶粒が集合して形
成された薄層が形成される。
このように完全には面方位が揃っておらず、また。
粒界、双晶粒界が存在する場合、化学的な要素をもつメ
カノケミカルポリッシング法ではその面方位依存性によ
シ平均な面を研磨後に得ることは極めて困難である。加
えて化学エツチングは、欠陥領域において増速反応があ
シ粒界等の存在する部分からさきに加工が進み、さらに
表面平坦性を劣化させる。
本発明は以上に述べたような種々の問題点を克服し、加
工速度が高く、核形成密度の低い基体上に単結晶群をそ
の位置を制御して互いに分離して形成し、該単結晶の位
置と大きさを制御して形成した後、極めて平坦で、精度
よく(1μm以下に)、しかも歩留1)よ〈薄層化する
ことの可能な結晶基材及びその結晶基材の形成方法を提
供すること(10) を目的とする。
〔課題を解決するための手段〕
本発明の結晶基材は、核形成密度の小さい非核形成面と
、前記核形成密度が前記非核形成面よシ大きく、結晶成
長して単結晶になる核が一つ形成され得るに十分小さい
面積の核形成面とを有する基体の前記非核形成面よシも
前記核形成面が高くなるように配し、該基体に結晶形成
処理を施して単結晶を成長させた後、前記核形成面を基
準として該単結晶を平坦化したことを特徴とする。
また、本発明の結晶基材の形成方法は、核形成密度の小
さい非核形成面と、前記核形成密度が前記非核形成面よ
シ大きく、結晶成長して単結晶になる核が一つ形成され
得るに十分、J−さい面積の核形成面とを有する基体の
前記非核形成面よりも前記核形成面が高くなるように配
し、該基体に結晶形成処理を施して単結晶を成長させた
後、前記核形成面を基準として該単結晶を平坦化するこ
とを特徴とする。
〔作用〕
本発明の結晶基材及びその形成方法は、非核形成面よシ
も核形成面を高くし、基体に結晶形成処理を施して単結
晶を成長させた後、前記核形成面を基準として単結晶を
平坦化することで、特別なストッl?−を新たに形成す
ることなく、平坦な単結晶膜を有する結晶基材を作製す
ることを可能とするものである。
上記発明において、単結晶を研磨砥粒によシ機械的に研
磨することによル核形成面を基準として平坦化すれば、
厚みにバラツキの少ない精度のよい単結晶膜を形成する
ことができる。さらに核形成面の研磨砥粒に対する機械
的加工速度を単結晶の研磨砥粒に対する機械的加工速度
よシも低くすれば、核形成面をストッパーとして、単結
晶を厚みのバラツキが少なく精度よく平坦化することが
できる。なお研磨砥粒により機械的に研磨する方法につ
いては後述する。
〔実施例〕
以下、本発明の実施例について図面を用いて詳細に説明
する。
まず、本発明の実施態様について説明する。
本発明において用いられる基体はその表面が非核形成面
となる石英基板のほか、シリコン基板やそのほかの金属
基板など後の結晶形成処理、研磨処理に耐えれば如何な
る材料であっても良く、またその形態も特に平板状のも
のに限定されるものではない。本発明は、特に基体が石
英基板のように後の研磨処理において用いられる研磨砥
粒の硬度と同等或は、それ以下の材料が好適に用いられ
る。
基体表面が非核形成面でない場合には、基体表面に非核
形成面となる薄膜を堆積する。該非核形成面となる薄膜
としては、酸化シリコン、膜、窒化シリコン膜のほか、
結晶形成処理にさいし、核形成面にたいして、十分低い
核形成密度を示すものであれば良い。
以下、表面が非核形成面゛である基体を用いた場合の実
施態様例につiて説明する。
第1図(a)〜(e)は本発明の結晶基材及びその形成
方法の一実施態様例を説明するための工程図・であ(1
3) る。
まず、非核形成面103上に微小な大きさの核形成面1
07.107’を凸に形成する(第1図(a))。
形成方法としては、例えば、核形成面となる薄膜104
を堆積した後、通常のフォトリソグラフィー工程によっ
て、核形成面とな、る部分のみを残して、それ以外の部
分を除去するという方法がある。
核形成面は、研磨処理にさいしては、ストッA?−とな
るので、核形成面の材料は、非核形成面にたいして、十
分高い核形成密度(10倍以上、よシ望ましくは、10
s倍以上)を示し、しかも、研磨処理にさいして、研磨
砥粒(シリコンウェハの研磨にたいしでは、例えばコロ
イダルシリカが用いられる。)に対する機械的加工速度
が結晶よシも十分に低い材料であることが望ましい。具
体的には、2分の1以下、よシ望ましく゛は、10分の
1以下であることが望、ましい。このような材料として
は、例えば、非晶質の窒化シリコン、或は、多結晶性の
高硬度金属がある。非核形成面、核形成面の両方に窒化
シリコンを用いる場合には、核(14) 形成面107,107’は、膜表面のシリコンの濃度を
非核形成面での濃度よシも高くして、非核形成面よシも
高くする(昭和63年応用物理学会学術講演会予稿集第
2分冊5a−B−6)。研磨処理の結果、得られる結晶
薄層の厚さは、該核形成面の非核形成面からの高さに相
当し、好ましくは5μm以下、よシ好ましくは2μm以
下の高さに核形成面の非核形成面からの高さを設定する
ことが望ましい。
また、該核形成面の大きさaと、隣接する核形成面との
距離すは、研磨処理により得られる結晶薄膜の膜厚制御
性に大きく影響する。膜厚を均一に保ち、該結晶薄膜上
に形成される素子の特性をばらつきのない範囲に収める
のには、距離すは大きさaに対して、100倍以内、よ
シ望ましくは、30倍以内であることがよい。
次に結晶成長処理を施し、核形成面107゜107′上
にのみ、選択的に核を形成し、該核をさらに成長させる
ことKよシ、核形成面を起点として単結晶110 、1
10’を形成する(第1図(b))。
該結晶成長処理は、表面の構成成分、組成、或は、表面
状態等の違いによシ、核形成面と非核形成面での核形成
密度に差が生じるものであれば良い。例えば、シリコン
に対しては化学蒸着法(CVD)などが6 F) 、 
GaAsではMOCVD法、 MBE法などがある。
次に結晶を形成した後、研磨材を前期単結晶と反応しな
い液に懸濁し加工液を用いて機械的研磨を行なうと、前
期単結晶は平坦に研磨され、ストツノ?−である核形成
面107,107′が表出したところで、研磨が自動的
に停止する(第1図(C))。
研磨材の硬度は、前期単結晶の硬度と同等以下、また、
ストッパーの硬度よりは、低いものであれば良い。得ら
れる単結晶膜111,111’は、それぞれ中央にスト
ン/?−が存在することになるが、デイイスサイズに対
し、結晶の大きさを十分に大きくできるので、該単結晶
上に素子を形成することによシ、素子の性質は単結晶ウ
ェハ上に形成されたものと同等の特性を実現できる。
以下、上記の研磨砥粒による機械的研磨法にっいて説明
する。
本発明に用いる研磨砥粒による機械的研磨法は、研磨砥
粒に対する機械的加工速度に差を有する2種の領域を、
加工速度の高い領域を高くした高低差をもって設けた被
研磨体の表面を、前記研磨砥粒によって機械的にのみ研
磨して加工速度の低い領域の表面まで平坦化するもので
アシ、研磨砥粒に対する機械的加工速度に差を有する2
種の領域を、加工速度の高い領域の表面を高くした高低
差をもって設けた被研磨体の表面を、前記研磨砥粒によ
って機械的にのみ研磨して加工速度の低い領域をストッ
パーとしてその表面まで平坦化することを特徴とする。
上記の構成によれば、機械的研磨法のみを用いることに
より、化学研磨法によル結晶面方位、結晶欠陥による増
速エツチング現象による平坦化の困難を克服することが
できる。さらに研磨砥粒に対する硬度が同勢以上の硬度
をもった材料を基体表面に所望の高さをもって部分的に
配して、研磨すべき物質を堆積した後研磨することによ
シ、硬度の高い材料からなる領域が表出(17) したところで自動的に研磨が終了し、厚みにばらつきの
少ない精度の良い結晶薄層を提供することができる。
〔実施例1〕 以下、本発明に基づき複数の81単結晶薄膜を形成した
実施例1を第1図(1)〜(c)を用いて示す。
先ず、石英ガラス基板を基体101とし、その表面を非
核形成面とする。次に全面に核形成面となるべき薄膜と
して非晶質の窒化シリコン層104をLPCVDで50
00X堆積した。次に、2μm角の窒化シリコンが間隔
401trnの格子点上に位置するように、半導体プロ
セスで通常用いられるレジストプロセスと反応性イオン
エツチング工程により、窒化シリコン膜104をエツチ
ングし、核形成面107.107’を形成した(第1図
(1))。
この基板をCVD装置に設置し、150Torr。
950℃、 5iH2C12/HCI/H2: 0.5
3/1,6/100(1,4)で結晶形成処理すると、
81核が窒化シリコン膜領域にのみ形成され、さらに結
晶形成処理を続けることで第1図(b)K示すように大
きさ40μmのシリ(18) コン単結晶110が核形成面を起点として成長し、隣接
する単結晶110′と互いKぶっかルあった。
そのあと、コロイダルシリカ(平均粒径0.01μm)
を含んだ加工液を用いて、通常用いられるシリコンウェ
ハの表面研磨装置にて圧力220g/鑞3、温度30〜
40℃の範囲にて15分研磨した。その結果、第1図(
e)に示すようにSl単結晶が5000Xの厚さまで程
研磨されたところでストツノや−である窒化シリコンの
核形成面107,107′が表出したところで研磨が停
止された。その結果、膜厚5000X±100Xの平坦
な81単結晶薄層が4インチ石英基板上に得られた。同
時に研磨した他の9枚の基板上でも得られたsi単結晶
薄層の厚さは5000X±100Xの範囲内であった。
〔実施例2〕 以下、本発明に基づき複数のSt結晶粒を形成した実施
例2を第1図(a)〜(c)を用いて示す。
先ず、シリコン基板を基体101とし、その表面にLP
CVD法によシ非晶質の窒化シリコン膜を5000X堆
積し、さらにシリコンイオンを加速電圧10 k@Vで
4 X 10”α−2注入し前記非晶質の窒化シリコン
膜の表面のシリコン原子濃度を高くした。
次に、半導体プロセスで通常用いられるレジストプロセ
スと反応性イオンエツチングにより、1.5μm角、間
隔20μmの格子点上にイオン注入された窒化シリコン
膜の表面が残るように、窒化シリコン膜を30001エ
ツチングし、該イオン注入された窒化シリコン膜表面を
核形成面107,107′とし、エツチングによシ、あ
られれた窒化シリコン膜表面を非核形成面103とした
(第1図(a))。
この基板をcvn装置に設置し、150Torr 、 
950’C、5IH2C12/’HCI/’H2: 0
.53/2.1/100 (1/騨)で結晶形成処理す
ると、S1核が核形成面にのみ形成され、さらに結晶形
成処理を続けることで第1図(b)に示すように大きさ
20μmのシリコン単結晶110.110′が核形成面
を起点として成長し、隣接する単結晶と互いにぶつかり
めった。そのあと、コロイダルシリカ(平均粒径0.0
1μm)を含んだ加工液を用いて、通常用いられるシリ
コンウェハの表面研磨装置にて圧力220g/cm、温
度30〜40℃の範囲にて15分研磨した。その結果、
第1図(c)に示すように81単結晶が30001の厚
さまで研磨されたところでストッパーであるイオン注入
された窒化シリコン膜による核形成面107.107′
が表出したところで研磨が停止された。その結果、膜厚
30001±50Xの平坦なs11単結晶薄が4インチ
シリコン基板上に得られた。
同時に研磨した他の9枚の基板上でも得られたs11単
結晶薄は3000X±50Xの範囲内であった。
〔発明の効果〕
以上、詳細に説明したように、本発明の結晶基材及びそ
の形成方法によれば、非核形成面よりも核形成面を高く
し、基体に結晶形成処理を施して単結晶を成長させるこ
とで、非晶質基体上に結晶の点陥のない単結晶群を所望
の位置に形成することができ、さらに、前記核形成面を
基準として成長した単結晶を平坦化することで、特別な
ストッパーを新たに形成する必要がないため工程を増す
ことなく、歩留シが高く、低コストで平坦な単結晶膜を
有する結晶基材を作製することができる。
(21) なお、上記発明において、単結晶を研磨砥粒によシ機械
的に研磨することによシ核形成面を基準として平坦化す
れば、厚みにバラツキの少ない精度のよい単結晶膜を形
成することができる。また、核形成面の研磨砥粒に対す
る機械的加工速度を単結晶の研磨砥粒に対する機械的加
工速度よりも低くすれば、核形成面をストツノJ?−と
して、単結晶を厚みのバラツキが少なく精度よく平坦化
することができる。
このような効果を有する本発明を用いることによシ、高
特性の素子や、半導体集積回路を特性のばらつきなく、
しかも、歩留まシ良く形成することが可能となる。
【図面の簡単な説明】
第1図(1)〜(c)は、本発明の結晶基材及びその形
成方法の一実施態様例を説明するための工程図である。 第2図(a)〜(e)は、従来の結晶の形成方法を説明
するため工程図である。 101.201:基体、103.203 :非核(22

Claims (10)

    【特許請求の範囲】
  1. (1)核形成密度の小さい非核形成面と、前記核形成密
    度が前記非核形成面より大きく、結晶成長して単結晶に
    なる核が一つ形成される得るに十分小さい面積の核形成
    面とを有する基体の前記非核形成面よりも前記核形成面
    が高くなるように配し、該基体に結晶形成処理を施して
    単結晶を成長させた後、前記核形成面を基準として該単
    結晶を平坦化した結晶基材。
  2. (2)前記単結晶を研磨砥粒により機械的に研磨するこ
    とにより前記核形成面を基準として平坦化した請求項1
    記載の結晶基材。
  3. (3)前記核形成面は、研磨砥粒に対する機械的加工速
    度が前記単結晶よりも低い請求項1記載の結晶基材。
  4. (4)前記核形成面を前記基体上に複数有する請求項1
    記載の結晶基材。
  5. (5)前記核形成面はシリコン窒化膜である請求項1記
    載の結晶基材。
  6. (6)核形成密度の小さい非核形成面と、前記核形成密
    度が前記非核形成面より大きく、結晶成長して単結晶に
    なる核が一つ形成される得るに十分小さい面積の核形成
    面とを有する基体の前記非核形成面よりも前記核形成面
    が高くなるように配し、該基体に結晶形成処理を施して
    単結晶を成長させた後、前記核形成面を基準として該単
    結晶を平坦化する結晶基材の形成方法。
  7. (7)前記単結晶を研磨砥粒により機械的に研磨するこ
    とにより前記核形成面を基準として平坦化した請求項6
    記載の結晶基材の形成方法。
  8. (8)前記核形成面は、研磨砥粒に対する機械的加工速
    度が前記単結晶よりも低い請求項6記載の結晶基材の形
    成方法。
  9. (9)前記核形成面を基体上に複数有する請求項6記載
    の結晶基材の形成方法。
  10. (10)前記核形成面はシリコン窒化膜である請求項6
    記載の結晶基材の形成方法。
JP32394289A 1989-12-15 1989-12-15 結晶基材及びその形成方法 Pending JPH03187999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32394289A JPH03187999A (ja) 1989-12-15 1989-12-15 結晶基材及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32394289A JPH03187999A (ja) 1989-12-15 1989-12-15 結晶基材及びその形成方法

Publications (1)

Publication Number Publication Date
JPH03187999A true JPH03187999A (ja) 1991-08-15

Family

ID=18160351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32394289A Pending JPH03187999A (ja) 1989-12-15 1989-12-15 結晶基材及びその形成方法

Country Status (1)

Country Link
JP (1) JPH03187999A (ja)

Similar Documents

Publication Publication Date Title
JP2955231B2 (ja) 結晶成長用種板の製造方法およびこれによる単結晶の製造方法
US5869387A (en) Process for producing semiconductor substrate by heating to flatten an unpolished surface
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
KR20040028773A (ko) 표면질이 우수한 gan 웨이퍼 및 이의 제조 방법
JPH05211140A (ja) 基板周辺材料の除去方法
US5278092A (en) Method of forming crystal semiconductor film
JP3287596B2 (ja) 半導体基材及びその加工方法
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US8303745B2 (en) Process for transferring films
JPH03187999A (ja) 結晶基材及びその形成方法
JPH07235534A (ja) シリコンウェーハの製造方法
JPH02209730A (ja) 選択研磨法
JP2577090B2 (ja) 結晶半導体膜の形成方法
JPS59136943A (ja) 半導体装置の素子分離方法
CN116031146B (zh) 一种SiC晶圆制造方法
JPH0480916A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2607853B2 (ja) シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法
KR100201705B1 (ko) 경면 연마 웨이퍼 제조방법
JPH0479313A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
JPH02267949A (ja) 半導体基板の製造方法
US4876224A (en) Silicon wafer for a semiconductor substrate and the method for making the same
JP2002255700A (ja) 半導体基材の製造方法
JPH0456125A (ja) 結晶薄膜の形成方法および該方法で得られた結晶薄膜
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법