JPH08255916A - 薄膜半導体装置の作製方法 - Google Patents
薄膜半導体装置の作製方法Info
- Publication number
- JPH08255916A JPH08255916A JP8645895A JP8645895A JPH08255916A JP H08255916 A JPH08255916 A JP H08255916A JP 8645895 A JP8645895 A JP 8645895A JP 8645895 A JP8645895 A JP 8645895A JP H08255916 A JPH08255916 A JP H08255916A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- semiconductor device
- thickness
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 良好な特性を示す薄膜トランジスタ（ＴＦ
Ｔ）を提供する。 【構成】 絶縁表面上に、４００Å以上の厚さの非晶質
シリコン膜を形成し、これにニッケル等の触媒金属元素
を添加して、熱アニールすることにより、結晶化せし
め、さらに、これにレーザー光等の強光によって、光ア
ニールを施す。その後、該シリコン膜の表面を化学的機
械的研磨法（ＣＭＰ法）によって、研磨することによ
り、シリコン膜表面の突起を無くし、また、該突起部に
集中する触媒金属元素をも除去する。かくして、シリコ
ン膜の平坦性が高まり、この上に絶縁膜を形成した場合
でも、十分な耐圧が得られ、また、シリコン膜の信頼性
も向上する。
Ｔ）を提供する。 【構成】 絶縁表面上に、４００Å以上の厚さの非晶質
シリコン膜を形成し、これにニッケル等の触媒金属元素
を添加して、熱アニールすることにより、結晶化せし
め、さらに、これにレーザー光等の強光によって、光ア
ニールを施す。その後、該シリコン膜の表面を化学的機
械的研磨法（ＣＭＰ法）によって、研磨することによ
り、シリコン膜表面の突起を無くし、また、該突起部に
集中する触媒金属元素をも除去する。かくして、シリコ
ン膜の平坦性が高まり、この上に絶縁膜を形成した場合
でも、十分な耐圧が得られ、また、シリコン膜の信頼性
も向上する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁表面上に薄膜状の
絶縁ゲイト型半導体装置（特に薄膜トランジスタもしく
はＴＦＴ）を作製する方法に関する。本発明による半導
体装置は、液晶ディスプレー等のアクティブマトリクス
やイメージセンサー等の駆動回路、あるいはＳＯＩ集積
回路や従来の半導体集積回路（マイクロプロセッサーや
マイクロコントローラ、マイクロコンピュータ、あるい
は半導体メモリー等）に使用されるものである。
絶縁ゲイト型半導体装置（特に薄膜トランジスタもしく
はＴＦＴ）を作製する方法に関する。本発明による半導
体装置は、液晶ディスプレー等のアクティブマトリクス
やイメージセンサー等の駆動回路、あるいはＳＯＩ集積
回路や従来の半導体集積回路（マイクロプロセッサーや
マイクロコントローラ、マイクロコンピュータ、あるい
は半導体メモリー等）に使用されるものである。
【０００２】
【従来の技術】近年、絶縁基板上、もしくは半導体基板
上であっても厚い絶縁膜によって半導体基板と隔てられ
た表面（絶縁表面）上に絶縁ゲイト型半導体装置（ＭＩ
ＳＦＥＴ）を形成する研究が盛んに成されている。特に
半導体層（活性層）が薄膜状である半導体装置を薄膜ト
ランジスタ（ＴＦＴ）という。このような半導体装置に
おいては、単結晶の半導体のような良好な結晶性を有す
る素子を得ることは困難で、通常は、結晶性は有するが
単結晶でない、非単結晶の半導体を用いる。したがっ
て、半導体の結晶性によって、半導体装置の特性が大き
く左右された。
上であっても厚い絶縁膜によって半導体基板と隔てられ
た表面（絶縁表面）上に絶縁ゲイト型半導体装置（ＭＩ
ＳＦＥＴ）を形成する研究が盛んに成されている。特に
半導体層（活性層）が薄膜状である半導体装置を薄膜ト
ランジスタ（ＴＦＴ）という。このような半導体装置に
おいては、単結晶の半導体のような良好な結晶性を有す
る素子を得ることは困難で、通常は、結晶性は有するが
単結晶でない、非単結晶の半導体を用いる。したがっ
て、半導体の結晶性によって、半導体装置の特性が大き
く左右された。
【０００３】半導体としてシリコンを用いる場合には、
特開平６−３１８７０１に開示されるように、ニッケ
ル、コバルト、鉄、白金、パラジウム等の金属元素を用
いると非晶質シリコンを、より低い温度で、かつ、短時
間で結晶化させることが可能である。すなわち、上記金
属元素は、結晶化に際して、触媒金属元素として機能す
る。そして、このようにして得られた結晶性シリコン膜
を用いた半導体装置の特性は、そうでないものに比較し
て、概して良好であった。また、１０００Å未満の薄い
膜においても良好な結晶化が可能であった。
特開平６−３１８７０１に開示されるように、ニッケ
ル、コバルト、鉄、白金、パラジウム等の金属元素を用
いると非晶質シリコンを、より低い温度で、かつ、短時
間で結晶化させることが可能である。すなわち、上記金
属元素は、結晶化に際して、触媒金属元素として機能す
る。そして、このようにして得られた結晶性シリコン膜
を用いた半導体装置の特性は、そうでないものに比較し
て、概して良好であった。また、１０００Å未満の薄い
膜においても良好な結晶化が可能であった。
【０００４】より、良好な結晶性を得るには、特開平６
−３１８７０１に開示されるように、上記のように触媒
金属元素を用いて結晶化せしめたシリコン膜に、レーザ
ー等の強光を照射して、光アニールを施す方法も有効で
ある。
−３１８７０１に開示されるように、上記のように触媒
金属元素を用いて結晶化せしめたシリコン膜に、レーザ
ー等の強光を照射して、光アニールを施す方法も有効で
ある。
【０００５】
【発明が解決しようとする課題】しかしながら、触媒金
属元素を用いる方法には解決すべき問題が１つあった。
それは、触媒金属元素が特定の場所に偏ることにより、
半導体装置の特性のバラツキが激しくなるということで
ある。すなわち、触媒金属元素は、多くは珪化物の形で
シリコン膜中に存在するのであるが、これが多い領域で
は、シリコンの半導体特性が著しく損なわれており、Ｔ
ＦＴの場合であれば、ゲイトバイアスの如何に関わら
ず、ドレイン電流が大きいという問題となる。本発明は
この問題を解決することを課題とする。
属元素を用いる方法には解決すべき問題が１つあった。
それは、触媒金属元素が特定の場所に偏ることにより、
半導体装置の特性のバラツキが激しくなるということで
ある。すなわち、触媒金属元素は、多くは珪化物の形で
シリコン膜中に存在するのであるが、これが多い領域で
は、シリコンの半導体特性が著しく損なわれており、Ｔ
ＦＴの場合であれば、ゲイトバイアスの如何に関わら
ず、ドレイン電流が大きいという問題となる。本発明は
この問題を解決することを課題とする。
【０００６】
【課題を解決するための手段】本発明は、上記のような
手段によって結晶化させたシリコン膜表面を化学的機械
的研磨法によって、研磨平坦化することにより、上記の
問題を解決することを特徴とする。
手段によって結晶化させたシリコン膜表面を化学的機械
的研磨法によって、研磨平坦化することにより、上記の
問題を解決することを特徴とする。
【０００７】すなわち、 （１）絶縁表面上に非晶質シリコン膜を形成する工程 （２）前記シリコン膜を触媒金属元素を用いた、熱アニ
ールを施すことにより、結晶化せしめる工程 （３）前記シリコン膜に光アニールを施す工程 （４）前記シリコン膜に化学的機械的研磨（ＣＭＰ）法
を施すことにより、表面の凹凸の二乗平均の平方根（Ｒ
ＭＳ）が膜厚の１０％以下、もしくは、凸部と凹部の高
さの差が膜厚の２５％以下となるようにする工程 を経ることにより、シリコン膜中の触媒金属元素の偏析
した部分を選択的に除去し、よって、半導体装置の特性
を安定化せしめることができる。
ールを施すことにより、結晶化せしめる工程 （３）前記シリコン膜に光アニールを施す工程 （４）前記シリコン膜に化学的機械的研磨（ＣＭＰ）法
を施すことにより、表面の凹凸の二乗平均の平方根（Ｒ
ＭＳ）が膜厚の１０％以下、もしくは、凸部と凹部の高
さの差が膜厚の２５％以下となるようにする工程 を経ることにより、シリコン膜中の触媒金属元素の偏析
した部分を選択的に除去し、よって、半導体装置の特性
を安定化せしめることができる。
【０００８】そして、このように処理したシリコン膜を
覆って、絶縁膜と導電膜とを堆積することにより、半導
体装置を作製することができる。上記の工程（４）の
後、前記シリコン膜表面に熱酸化膜を形成する工程を設
けてもよい。この場合の熱酸化とは、５００〜６００℃
の低い温度での熱酸化も含まれるが、この酸化工程の結
果、シリコン膜中の触媒金属元素を金属酸化物として、
固定化することができるので有効である。
覆って、絶縁膜と導電膜とを堆積することにより、半導
体装置を作製することができる。上記の工程（４）の
後、前記シリコン膜表面に熱酸化膜を形成する工程を設
けてもよい。この場合の熱酸化とは、５００〜６００℃
の低い温度での熱酸化も含まれるが、この酸化工程の結
果、シリコン膜中の触媒金属元素を金属酸化物として、
固定化することができるので有効である。
【０００９】また、本発明においては、シリコン膜は化
学的気相成長（ＣＶＤ）法もしくは物理的気相成長（Ｐ
ＶＤ）法によって形成された絶縁性の下地膜上に形成さ
れるとよい。さらに加えれば、下地膜は、化学的機械的
研磨法によって、研磨することにより平坦化されると、
シリコン膜の平坦化工程において有効である。
学的気相成長（ＣＶＤ）法もしくは物理的気相成長（Ｐ
ＶＤ）法によって形成された絶縁性の下地膜上に形成さ
れるとよい。さらに加えれば、下地膜は、化学的機械的
研磨法によって、研磨することにより平坦化されると、
シリコン膜の平坦化工程において有効である。
【００１０】上記の工程（４）において、シリコン膜の
ＣＭＰ法としては、高橋ら（Appl.Phys. Lett. vol.64
(1994) pp2273）、あるいは、カオら（Int'l Display R
es.Conf. Oct.10-13, 1994, Monterey, Calif. pp294)
が報告しているので、それと同様な方法によっておこな
えばよい。
ＣＭＰ法としては、高橋ら（Appl.Phys. Lett. vol.64
(1994) pp2273）、あるいは、カオら（Int'l Display R
es.Conf. Oct.10-13, 1994, Monterey, Calif. pp294)
が報告しているので、それと同様な方法によっておこな
えばよい。
【００１１】
【作用】特開平６−３１８７０１に開示される触媒金属
元素を用いた熱アニールと光アニールを併用して、結晶
性シリコン膜を得る方法には、別な問題があった。それ
は、光アニール工程によって生じるシリコン膜表面の凹
凸（リッジ）の問題である。これは触媒金属元素を用い
ない場合においても問題となるのであるが、触媒金属元
素を用いた場合には、光アニール時に、より大きく結晶
性が変動するため、局所的な体積変動が甚だしく、より
凹凸が大きくなる。
元素を用いた熱アニールと光アニールを併用して、結晶
性シリコン膜を得る方法には、別な問題があった。それ
は、光アニール工程によって生じるシリコン膜表面の凹
凸（リッジ）の問題である。これは触媒金属元素を用い
ない場合においても問題となるのであるが、触媒金属元
素を用いた場合には、光アニール時に、より大きく結晶
性が変動するため、局所的な体積変動が甚だしく、より
凹凸が大きくなる。
【００１２】凹凸は、少なくとも１００Å、典型的に
は、膜厚と同程度から２倍の凹凸差（凸部と凹部の高さ
の差）が生じた。すなわち、膜厚が５００Åであれば、
凹凸差は５００〜１０００Åにもあった。また、凹凸の
別の表示方法として、二乗平均和の平方根（ＲＭＳ）を
用いた場合には、膜厚の２０％を越える値となった。
は、膜厚と同程度から２倍の凹凸差（凸部と凹部の高さ
の差）が生じた。すなわち、膜厚が５００Åであれば、
凹凸差は５００〜１０００Åにもあった。また、凹凸の
別の表示方法として、二乗平均和の平方根（ＲＭＳ）を
用いた場合には、膜厚の２０％を越える値となった。
【００１３】さて、本発明人は、研究の結果。触媒金属
元素は、シリコン結晶の粒界に選択的に存在し、また、
粒界にリッジが発生することを見出した。この様子を概
念的に示したのが、図１（Ａ）であり、絶縁表面１１上
に形成された結晶性シリコン膜１２には、リッジ１３〜
１５が存在する。触媒金属元素の濃度はドットの密度で
表示されており、図に示すように、リッジ１３〜１５に
集中している。（図１（Ａ））
元素は、シリコン結晶の粒界に選択的に存在し、また、
粒界にリッジが発生することを見出した。この様子を概
念的に示したのが、図１（Ａ）であり、絶縁表面１１上
に形成された結晶性シリコン膜１２には、リッジ１３〜
１５が存在する。触媒金属元素の濃度はドットの密度で
表示されており、図に示すように、リッジ１３〜１５に
集中している。（図１（Ａ））
【００１４】したがって、リッジの存在する部分が、半
導体装置の不良箇所であるので、リッジを除去すれば、
同時に触媒金属元素も除去できる。この場合、リッジの
頂上部では、特に触媒金属元素の濃度が高いので、リッ
ジ除去によって、触媒金属元素濃度の高い部分を選択的
に除去できる。リッジの根元の部分１６〜１８も触媒金
属元素の濃度は高いが、半導体特性を喪失させるような
濃度ではなく、ほとんど問題とはならない。（図１
（Ｂ））
導体装置の不良箇所であるので、リッジを除去すれば、
同時に触媒金属元素も除去できる。この場合、リッジの
頂上部では、特に触媒金属元素の濃度が高いので、リッ
ジ除去によって、触媒金属元素濃度の高い部分を選択的
に除去できる。リッジの根元の部分１６〜１８も触媒金
属元素の濃度は高いが、半導体特性を喪失させるような
濃度ではなく、ほとんど問題とはならない。（図１
（Ｂ））
【００１５】この部分の触媒金属元素は、絶対量が少な
いので、適当な温度の熱酸化処理によって、当該部分の
触媒金属元素を金属酸化物として、固定化させることが
できる。このようにして得られた触媒金属元素を含む酸
化物は、フッ化水素酸で処理することにより除去でき、
よって、触媒金属元素を除去できる。
いので、適当な温度の熱酸化処理によって、当該部分の
触媒金属元素を金属酸化物として、固定化させることが
できる。このようにして得られた触媒金属元素を含む酸
化物は、フッ化水素酸で処理することにより除去でき、
よって、触媒金属元素を除去できる。
【００１６】このように、リッジを選択的に除去するに
は、ＣＭＰ法によってシリコン膜を平坦化すればよい。
もちろん、凹凸を無くし、シリコン膜を平坦化すること
自体も、半導体装置の微細化・高信頼性化に寄与する。
例えば、図２に示すように、絶縁表面２１上のシリコン
膜２２を覆って、絶縁膜２３と電極２４を形成する場合
においても、リッジ２５が存在することが問題となっ
た。
は、ＣＭＰ法によってシリコン膜を平坦化すればよい。
もちろん、凹凸を無くし、シリコン膜を平坦化すること
自体も、半導体装置の微細化・高信頼性化に寄与する。
例えば、図２に示すように、絶縁表面２１上のシリコン
膜２２を覆って、絶縁膜２３と電極２４を形成する場合
においても、リッジ２５が存在することが問題となっ
た。
【００１７】すなわち、リッジの存在のために、絶縁膜
２３の被覆性が低下して、当該部分の絶縁性が低下する
ことが第１の問題であった。さらに、上記のように、リ
ッジ部分は、曲率半径が小さい上に、触媒金属元素が珪
化物として存在する極めて導電性の高い部分であるの
で、電極２４とシリコン膜２２の間に電圧を印加する
と、ファウラ・ノルドハイム電流２６が発生しやすかっ
た。（図２）
２３の被覆性が低下して、当該部分の絶縁性が低下する
ことが第１の問題であった。さらに、上記のように、リ
ッジ部分は、曲率半径が小さい上に、触媒金属元素が珪
化物として存在する極めて導電性の高い部分であるの
で、電極２４とシリコン膜２２の間に電圧を印加する
と、ファウラ・ノルドハイム電流２６が発生しやすかっ
た。（図２）
【００１８】また、リッジ部分が導電性であるため、該
部分に電荷がトラップされることもあり、これによって
半導体特性が劣化することもあった。リッジを除去し、
平坦化することはこれらの問題点を解決するうえでも有
効であることが判った。すなわち、シリコン膜上の絶縁
膜をＣＶＤ法、特に熱ＣＶＤ法によって堆積し、その厚
さをシリコン膜の厚さの２倍以下、より、好ましくは１
倍以下とすることも可能となった。この結果、半導体装
置のしきい値電圧（Ｖth）を小さくし、消費電力を抑え
ることが可能である。
部分に電荷がトラップされることもあり、これによって
半導体特性が劣化することもあった。リッジを除去し、
平坦化することはこれらの問題点を解決するうえでも有
効であることが判った。すなわち、シリコン膜上の絶縁
膜をＣＶＤ法、特に熱ＣＶＤ法によって堆積し、その厚
さをシリコン膜の厚さの２倍以下、より、好ましくは１
倍以下とすることも可能となった。この結果、半導体装
置のしきい値電圧（Ｖth）を小さくし、消費電力を抑え
ることが可能である。
【００１９】このことは、デザインルールの縮小をも可
能とする。すなわち、デザインルールを半分にするに
は、ゲイト絶縁膜の厚さを半分にすることも同時に求め
られるのであるが、上記のようにゲイト絶縁膜を薄くす
ることが可能となったために、デザインルールを０．２
５〜３μｍとすることも可能となった。
能とする。すなわち、デザインルールを半分にするに
は、ゲイト絶縁膜の厚さを半分にすることも同時に求め
られるのであるが、上記のようにゲイト絶縁膜を薄くす
ることが可能となったために、デザインルールを０．２
５〜３μｍとすることも可能となった。
【００２０】本発明人の研究では、十分に触媒金属元素
を除去するには、表面の凹凸のＲＭＳが膜厚の１０％以
下、もしくは、凸部と凹部の高さの差が膜厚の２５％以
下のいずれかとすることが必要である。そして、効果的
な平坦化をおこなうためには、下地膜も十分に平坦であ
ることが好ましい。
を除去するには、表面の凹凸のＲＭＳが膜厚の１０％以
下、もしくは、凸部と凹部の高さの差が膜厚の２５％以
下のいずれかとすることが必要である。そして、効果的
な平坦化をおこなうためには、下地膜も十分に平坦であ
ることが好ましい。
【００２１】なお、本発明とは別に、シリコン膜を薄く
することによって、半導体装置の特性を改善できるとい
う報告がある。例えば、林久雄他は、Jpn. J. Appl. Ph
ys.vol.23 (1984) L819において、結晶性のシリコンの
活性層の厚さを１００Åから１０００Åまで変化させて
ＴＦＴの特性を調べ、活性層が薄くなると、電界効果移
動度が向上し、しきい値電圧、リーク電流が低下すると
いう好ましい特性が得られた、と報告している。
することによって、半導体装置の特性を改善できるとい
う報告がある。例えば、林久雄他は、Jpn. J. Appl. Ph
ys.vol.23 (1984) L819において、結晶性のシリコンの
活性層の厚さを１００Åから１０００Åまで変化させて
ＴＦＴの特性を調べ、活性層が薄くなると、電界効果移
動度が向上し、しきい値電圧、リーク電流が低下すると
いう好ましい特性が得られた、と報告している。
【００２２】このことは、本発明の対象とするような触
媒金属元素を用いた結晶性シリコン膜においても該当す
る。したがって、本発明において、ＣＭＰ法による平坦
化だけに留まることなく、さらに、研磨を進めてシリコ
ン膜を薄くすることによっても半導体装置の特性を改善
できる。
媒金属元素を用いた結晶性シリコン膜においても該当す
る。したがって、本発明において、ＣＭＰ法による平坦
化だけに留まることなく、さらに、研磨を進めてシリコ
ン膜を薄くすることによっても半導体装置の特性を改善
できる。
【００２３】
〔実施例１〕本実施例を図３、図４に示す。まず、平坦
化研磨した基板３１（コーニング７０５９、１００ｍｍ
×１００ｍｍ）上に下地酸化膜として、酸化珪素膜３２
をスパッタリング法により１０００〜５０００Å、例え
ば、４０００Åに成膜した。この酸化珪素膜３２は、ガ
ラス基板からの不純物の拡散を防ぐために設けられる。
化研磨した基板３１（コーニング７０５９、１００ｍｍ
×１００ｍｍ）上に下地酸化膜として、酸化珪素膜３２
をスパッタリング法により１０００〜５０００Å、例え
ば、４０００Åに成膜した。この酸化珪素膜３２は、ガ
ラス基板からの不純物の拡散を防ぐために設けられる。
【００２４】そして、公知の酸化珪素膜のＣＭＰ法によ
って、これを研磨し、平坦化した。平坦化度としては、
凹凸のＲＭＳを１０Å以下とした。そして、非晶質シリ
コン膜３３をプラズマＣＶＤ法により４００〜１５００
Å、例えば、５００Åに成膜した。その後、非晶質シリ
コン膜上に数〜数十Åのニッケルもしくはニッケル化合
物を含む層３４（ニッケル含有層）を形成した。
って、これを研磨し、平坦化した。平坦化度としては、
凹凸のＲＭＳを１０Å以下とした。そして、非晶質シリ
コン膜３３をプラズマＣＶＤ法により４００〜１５００
Å、例えば、５００Åに成膜した。その後、非晶質シリ
コン膜上に数〜数十Åのニッケルもしくはニッケル化合
物を含む層３４（ニッケル含有層）を形成した。
【００２５】ニッケル含有層３４を形成するには、 ニッケル元素を含有した溶液を塗布したのち、乾燥さ
せる方法 ニッケルもしくはニッケル化合物をスパッタリング法
によって成膜する方法 ガス状の有機ニッケルを熱、光、プラズマによって分
解・堆積させる方法（気相成長法） のいずれかによって形成すればよい。
せる方法 ニッケルもしくはニッケル化合物をスパッタリング法
によって成膜する方法 ガス状の有機ニッケルを熱、光、プラズマによって分
解・堆積させる方法（気相成長法） のいずれかによって形成すればよい。
【００２６】の方法において溶液を塗布するには、例
えば、スピンコーティング法や、ディッピング法を用い
ればよい。本実施例においては、酢酸ニッケル膜をスピ
ンコーティング法によって形成した。以下にその方法を
詳述する。
えば、スピンコーティング法や、ディッピング法を用い
ればよい。本実施例においては、酢酸ニッケル膜をスピ
ンコーティング法によって形成した。以下にその方法を
詳述する。
【００２７】まず、非晶質シリコン膜上にシリコン表面
を酸化することにより酸化珪素膜を１０〜５０Åに形成
した。酸化珪素膜を形成するには、酸素雰囲気中でのＵ
Ｖ光の照射、熱酸化、過酸化水素による処理等によって
おこなえばよい。ここでは、酸素雰囲気中でのＵＶ光の
照射により酸化膜を２０Åに成膜した。この酸化珪素膜
は、後のニッケル酢酸塩溶液を塗布する工程で、非晶質
シリコン膜の表面全体にニッケル酢酸塩溶液をゆき渡ら
せるため、すなわち、シリコン膜の表面特性を改善し、
水溶液を弾かなくするためのものである。
を酸化することにより酸化珪素膜を１０〜５０Åに形成
した。酸化珪素膜を形成するには、酸素雰囲気中でのＵ
Ｖ光の照射、熱酸化、過酸化水素による処理等によって
おこなえばよい。ここでは、酸素雰囲気中でのＵＶ光の
照射により酸化膜を２０Åに成膜した。この酸化珪素膜
は、後のニッケル酢酸塩溶液を塗布する工程で、非晶質
シリコン膜の表面全体にニッケル酢酸塩溶液をゆき渡ら
せるため、すなわち、シリコン膜の表面特性を改善し、
水溶液を弾かなくするためのものである。
【００２８】つぎに、酢酸塩溶液中にニッケルを溶解し
て、ニッケル酢酸塩溶液を作製した。このとき、ニッケ
ルの濃度は１０ｐｐｍとした。そして、回転させた基板
上にこのニッケル酢酸塩溶液を基板表面に２ｍｌ滴下
し、この状態を５分間保持してニッケル酢酸塩溶液を均
一に基板上に行き渡らせた。その後、基板の回転数を上
げてスピンドライ（２０００ｒｐｍ、６０秒）をおこな
った。
て、ニッケル酢酸塩溶液を作製した。このとき、ニッケ
ルの濃度は１０ｐｐｍとした。そして、回転させた基板
上にこのニッケル酢酸塩溶液を基板表面に２ｍｌ滴下
し、この状態を５分間保持してニッケル酢酸塩溶液を均
一に基板上に行き渡らせた。その後、基板の回転数を上
げてスピンドライ（２０００ｒｐｍ、６０秒）をおこな
った。
【００２９】本発明者の研究では、ニッケル酢酸塩溶液
中におけるニッケルの濃度は、１ｐｐｍ以上であれば実
用になる。このニッケル酢酸塩溶液の塗布工程を、１〜
複数回おこなうことにより、スピンドライ後の非晶質シ
リコン膜の表面に平均２０Åの膜厚を有する酢酸ニッケ
ル層を形成することができた。なお、上述の層は、完全
な膜になっているとは限らない。他のニッケル化合物を
用いても同様にできる。このようにして、酢酸ニッケル
膜（ニッケル含有層）３４を形成した。（図３（Ａ））
中におけるニッケルの濃度は、１ｐｐｍ以上であれば実
用になる。このニッケル酢酸塩溶液の塗布工程を、１〜
複数回おこなうことにより、スピンドライ後の非晶質シ
リコン膜の表面に平均２０Åの膜厚を有する酢酸ニッケ
ル層を形成することができた。なお、上述の層は、完全
な膜になっているとは限らない。他のニッケル化合物を
用いても同様にできる。このようにして、酢酸ニッケル
膜（ニッケル含有層）３４を形成した。（図３（Ａ））
【００３０】本実施例においては、非晶質シリコン膜上
にニッケルもしくはニッケル化合物を導入する方法を示
したが、非晶質シリコン膜の下（すなわち、下地酸化膜
３２とシリコン膜３３の間）にニッケルもしくはニッケ
ル化合物を導入する方法を用いてもよい。この場合は、
非晶質シリコン膜の成膜前にニッケルもしくはニッケル
化合物を導入すればよい。
にニッケルもしくはニッケル化合物を導入する方法を示
したが、非晶質シリコン膜の下（すなわち、下地酸化膜
３２とシリコン膜３３の間）にニッケルもしくはニッケ
ル化合物を導入する方法を用いてもよい。この場合は、
非晶質シリコン膜の成膜前にニッケルもしくはニッケル
化合物を導入すればよい。
【００３１】ニッケル含有層形成後、加熱炉において、
窒素雰囲気中において５５０℃、４時間の加熱処理をお
こない結晶性シリコン膜３５を得た。この熱アニールに
よって、大部分の非晶質シリコンは結晶化したが、とこ
ろどころに非晶質シリコンの部分が残されていた。そこ
で、結晶性向上のためにＫｒＦエキシマレーザー光（波
長２４８ｎｍ）を照射し、これら不完全な結晶化部分を
も結晶化させた。レーザーのエネルギー密度は２００〜
３５０ｍＪ／ｃｍ2 とした。レーザーのエネルギー密度
はシリコン膜の厚さ、結晶化の度合い等を考慮して決定
すればよい。（図３（Ｂ））
窒素雰囲気中において５５０℃、４時間の加熱処理をお
こない結晶性シリコン膜３５を得た。この熱アニールに
よって、大部分の非晶質シリコンは結晶化したが、とこ
ろどころに非晶質シリコンの部分が残されていた。そこ
で、結晶性向上のためにＫｒＦエキシマレーザー光（波
長２４８ｎｍ）を照射し、これら不完全な結晶化部分を
も結晶化させた。レーザーのエネルギー密度は２００〜
３５０ｍＪ／ｃｍ2 とした。レーザーのエネルギー密度
はシリコン膜の厚さ、結晶化の度合い等を考慮して決定
すればよい。（図３（Ｂ））
【００３２】上記の光アニールの結果、結晶性シリコン
膜３５の表面には、多くのリッジ３６〜３８が発生し
た。本実施例では、リッジの高さは２００〜１５００Å
であった。（図３（Ｃ）） 次に、ＣＭＰ法を施し、シリコン膜３５の表面を平坦化
した。本実施例では、Int'l Display Res. Conf. Oct.1
0-13, 1994, Monterey, Calif. pp294) に開示された方
法によっておこない、凹凸のＲＭＳが２０Å（すなわ
ち、膜厚の４％）である平坦な表面３９を得た。リッジ
を除去することにより、リッジに集中していたニッケル
の多くを除去することもできた。（図３（Ｄ））
膜３５の表面には、多くのリッジ３６〜３８が発生し
た。本実施例では、リッジの高さは２００〜１５００Å
であった。（図３（Ｃ）） 次に、ＣＭＰ法を施し、シリコン膜３５の表面を平坦化
した。本実施例では、Int'l Display Res. Conf. Oct.1
0-13, 1994, Monterey, Calif. pp294) に開示された方
法によっておこない、凹凸のＲＭＳが２０Å（すなわ
ち、膜厚の４％）である平坦な表面３９を得た。リッジ
を除去することにより、リッジに集中していたニッケル
の多くを除去することもできた。（図３（Ｄ））
【００３３】なお、上記のＣＭＰ法のために、シリコン
表面３９は少なからずダメージを受けるが、これは、熱
アニールや熱酸化によって除去できる。本実施例では、
１気圧、５５０℃の酸素雰囲気の熱酸化を３０分〜２時
間おこなうことにより、表面にごく薄い酸化珪素膜を生
成させ、これをフッ酸によってエッチングすることによ
り、上記のダメージを除去できる。（第１の熱酸化）
表面３９は少なからずダメージを受けるが、これは、熱
アニールや熱酸化によって除去できる。本実施例では、
１気圧、５５０℃の酸素雰囲気の熱酸化を３０分〜２時
間おこなうことにより、表面にごく薄い酸化珪素膜を生
成させ、これをフッ酸によってエッチングすることによ
り、上記のダメージを除去できる。（第１の熱酸化）
【００３４】つぎに、このようにして得られた結晶性シ
リコン膜をドライエッチング法によってエッチングし
て、島状領域４３（島状シリコン膜）を形成した。この
島状シリコン膜４３はＴＦＴの活性層を構成する。そし
て、１気圧、５５０℃の酸素雰囲気で、３０分〜２時間
の熱アニールをおこなった。（第２の熱酸化）
リコン膜をドライエッチング法によってエッチングし
て、島状領域４３（島状シリコン膜）を形成した。この
島状シリコン膜４３はＴＦＴの活性層を構成する。そし
て、１気圧、５５０℃の酸素雰囲気で、３０分〜２時間
の熱アニールをおこなった。（第２の熱酸化）
【００３５】その後、ゲイト絶縁膜１０７として、膜厚
５００〜１０００Å、例えば、７５０Åの酸化珪素膜４
４を熱ＣＶＤ法によって堆積した。原料ガスはモノシラ
ン（ＳｉＨ4 ）と酸素（Ｏ2 ）を用いた。成膜時の基板
温度は４１０〜４５０℃が好ましかった。（図４
（Ａ））
５００〜１０００Å、例えば、７５０Åの酸化珪素膜４
４を熱ＣＶＤ法によって堆積した。原料ガスはモノシラ
ン（ＳｉＨ4 ）と酸素（Ｏ2 ）を用いた。成膜時の基板
温度は４１０〜４５０℃が好ましかった。（図４
（Ａ））
【００３６】さらに、減圧ＣＶＤ法によって、ジシラン
（Ｓｉ2 Ｈ6 ）を原料として、厚さ３０００〜６０００
Åの多結晶シリコン膜を堆積した。ジシランに対してフ
ォスフィン（ＰＨ3 ）を１〜５％添加することにより、
多結晶シリコン膜には燐を添加し、よって、導電性を向
上せしめた。次に多結晶シリコン膜をエッチングして、
ゲイト電極４５を形成した。（図４（Ｂ））
（Ｓｉ2 Ｈ6 ）を原料として、厚さ３０００〜６０００
Åの多結晶シリコン膜を堆積した。ジシランに対してフ
ォスフィン（ＰＨ3 ）を１〜５％添加することにより、
多結晶シリコン膜には燐を添加し、よって、導電性を向
上せしめた。次に多結晶シリコン膜をエッチングして、
ゲイト電極４５を形成した。（図４（Ｂ））
【００３７】その後、イオンドーピング法によって、島
状シリコン膜４３に、ゲイト電極４５に対して、自己整
合的に不純物（本実施例においては燐）を注入した。ド
ーピングガスとしてはフォスフィン（ＰＨ3 ）を用い
た。この場合のドーズ量は１×１０13〜５×１０15ｃｍ
-2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５
×１０14原子／ｃｍ2 、加速電圧を８０ｋＶとした。こ
の結果、Ｎ型不純物領域４６ａ（ソース）、４６ｂ（ド
レイン）が形成された。（図４（Ｃ））
状シリコン膜４３に、ゲイト電極４５に対して、自己整
合的に不純物（本実施例においては燐）を注入した。ド
ーピングガスとしてはフォスフィン（ＰＨ3 ）を用い
た。この場合のドーズ量は１×１０13〜５×１０15ｃｍ
-2、加速電圧は１０〜９０ｋＶ、例えば、ドーズ量を５
×１０14原子／ｃｍ2 、加速電圧を８０ｋＶとした。こ
の結果、Ｎ型不純物領域４６ａ（ソース）、４６ｂ（ド
レイン）が形成された。（図４（Ｃ））
【００３８】さらに、ＫｒＦエキシマレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピ
ングされた不純物領域１１０の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当で
あった。この工程は３５０〜５００℃の熱アニールによ
っておこなってもよい。また、レーザーによる活性化の
後に、熱アニールをおこなってもよい。
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピ
ングされた不純物領域１１０の活性化をおこなった。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当で
あった。この工程は３５０〜５００℃の熱アニールによ
っておこなってもよい。また、レーザーによる活性化の
後に、熱アニールをおこなってもよい。
【００３９】つぎに、層間絶縁膜として、プラズマＣＶ
Ｄ法によって酸化珪素膜４７を厚さ３０００Åに成膜し
た。そして、層間絶縁膜４７、ゲイト絶縁膜４４のエッ
チングをおこない、ソース／ドレインにコンタクトホー
ルを形成した。その後、チタン膜４８（厚さ１０００
Å）、アルミニウム膜４９（厚さ５０００Å）をスパッ
タリング法によって成膜し、これをエッチングしてソー
ス電極５０ａ、ドレイン電極５０ｂを形成し、ＴＦＴを
完成させた。さらに２００〜４００℃で水素化処理をお
こなってもよい。（図４（Ｄ））
Ｄ法によって酸化珪素膜４７を厚さ３０００Åに成膜し
た。そして、層間絶縁膜４７、ゲイト絶縁膜４４のエッ
チングをおこない、ソース／ドレインにコンタクトホー
ルを形成した。その後、チタン膜４８（厚さ１０００
Å）、アルミニウム膜４９（厚さ５０００Å）をスパッ
タリング法によって成膜し、これをエッチングしてソー
ス電極５０ａ、ドレイン電極５０ｂを形成し、ＴＦＴを
完成させた。さらに２００〜４００℃で水素化処理をお
こなってもよい。（図４（Ｄ））
【００４０】以上の方法によって作製したチャネル長／
幅が３／３μｍのＴＦＴの特性を測定したところ、ＴＦ
Ｔ動作を示さなかったもの、および、ゲイトバイアス：
−１０Ｖ、ドレイン電圧：＋１Ｖでのドレイン電流（Ｏ
ＦＦ電流）が、１ｎＡ以上のものは、１００個中１つも
なかった。
幅が３／３μｍのＴＦＴの特性を測定したところ、ＴＦ
Ｔ動作を示さなかったもの、および、ゲイトバイアス：
−１０Ｖ、ドレイン電圧：＋１Ｖでのドレイン電流（Ｏ
ＦＦ電流）が、１ｎＡ以上のものは、１００個中１つも
なかった。
【００４１】しかしながら、図３（Ｄ）のＣＭＰ法によ
る平坦化を実施しなかったものでは、ＴＦＴ動作を示さ
なかったものは、１００個中３８個もあり、ＴＦＴ動作
を示した６２個のうち、上記条件でのＯＦＦ電流が、１
ｎＡ以上のものは、２５個もあった。不良解析の結果、
ＴＦＴの動作およびＯＦＦ電流の不良は、主として、ゲ
イト絶縁膜が７５０Åと薄いことによる、ゲートリーク
が原因であった。ゲイト絶縁膜の厚さを１２００Åとす
ると、全てのＴＦＴで動作が確認された。
る平坦化を実施しなかったものでは、ＴＦＴ動作を示さ
なかったものは、１００個中３８個もあり、ＴＦＴ動作
を示した６２個のうち、上記条件でのＯＦＦ電流が、１
ｎＡ以上のものは、２５個もあった。不良解析の結果、
ＴＦＴの動作およびＯＦＦ電流の不良は、主として、ゲ
イト絶縁膜が７５０Åと薄いことによる、ゲートリーク
が原因であった。ゲイト絶縁膜の厚さを１２００Åとす
ると、全てのＴＦＴで動作が確認された。
【００４２】また、本実施例において、第１の熱酸化を
おこなわなかったものでは、全てがＴＦＴ動作を示した
ものの、ＯＦＦ電流が１ｎＡ以上のものは、１００個中
３個あった。同様に本実施例において、第２の熱酸化を
おこなわなかったものでも、全てがＴＦＴ動作を示した
ものの、ＯＦＦ電流が１ｎＡ以上のものは、１００個中
８個あった。このように、本実施例における、第１およ
び第２の熱酸化工程がＯＦＦ電流低減に寄与することが
確認できた。
おこなわなかったものでは、全てがＴＦＴ動作を示した
ものの、ＯＦＦ電流が１ｎＡ以上のものは、１００個中
３個あった。同様に本実施例において、第２の熱酸化を
おこなわなかったものでも、全てがＴＦＴ動作を示した
ものの、ＯＦＦ電流が１ｎＡ以上のものは、１００個中
８個あった。このように、本実施例における、第１およ
び第２の熱酸化工程がＯＦＦ電流低減に寄与することが
確認できた。
【００４３】〔実施例２〕図５を用いて、本実施例を説
明する。実施例１もしくは図３に関連する記述と同じ手
法で、ガラス基板５１、下地酸化珪素膜５２上に、平坦
な表面を有する結晶性シリコン膜（厚さ５００Å）を形
成した。ただし、本実施例では、触媒金属元素として、
パラジウムを用いた。その後、実施例１と同様にシリコ
ン膜のエッチングをおこない、ＴＦＴの活性層５３Ｎ
（Ｎチャネル型ＴＦＴ用）と５３Ｐ（Ｐチャネル型ＴＦ
Ｔ用）を形成した。その後、ゲイト絶縁膜として、膜厚
５００〜１０００Å、例えば、５００Åの酸化珪素膜５
４をプラズマＣＶＤ法によって形成した。
明する。実施例１もしくは図３に関連する記述と同じ手
法で、ガラス基板５１、下地酸化珪素膜５２上に、平坦
な表面を有する結晶性シリコン膜（厚さ５００Å）を形
成した。ただし、本実施例では、触媒金属元素として、
パラジウムを用いた。その後、実施例１と同様にシリコ
ン膜のエッチングをおこない、ＴＦＴの活性層５３Ｎ
（Ｎチャネル型ＴＦＴ用）と５３Ｐ（Ｐチャネル型ＴＦ
Ｔ用）を形成した。その後、ゲイト絶縁膜として、膜厚
５００〜１０００Å、例えば、５００Åの酸化珪素膜５
４をプラズマＣＶＤ法によって形成した。
【００４４】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
リング法によって成膜して、これをパターニングして、
ゲイト電極５５Ｎ、５５Ｐを形成した。（図５（Ａ））
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
リング法によって成膜して、これをパターニングして、
ゲイト電極５５Ｎ、５５Ｐを形成した。（図５（Ａ））
【００４５】つぎに基板をｐＨ≒７、１〜３％の酒石酸
のエチレングリコール溶液に浸し、白金を陰極、アルミ
ニウムのゲイト電極５５Ｎ、５５Ｐを陽極として、陽極
酸化をおこなった。陽極酸化は、最初一定電流で１２０
Ｖまで電圧を上げ、その状態で１時間保持して終了させ
た。このようにして、厚さ１５００〜２５００Å、例え
ば、２０００Åの陽極酸化物被膜５６Ｎ、５６Ｐを形成
した。（図５（Ｂ））
のエチレングリコール溶液に浸し、白金を陰極、アルミ
ニウムのゲイト電極５５Ｎ、５５Ｐを陽極として、陽極
酸化をおこなった。陽極酸化は、最初一定電流で１２０
Ｖまで電圧を上げ、その状態で１時間保持して終了させ
た。このようにして、厚さ１５００〜２５００Å、例え
ば、２０００Åの陽極酸化物被膜５６Ｎ、５６Ｐを形成
した。（図５（Ｂ））
【００４６】その後、イオンドーピング法によって、島
状シリコン膜２０６に、ゲイト電極と陽極酸化物に対し
て自己整合的にＮ型およびＰ型不純物（本実施例におい
てはそれぞれ、燐と硼素）を注入した。ドーピングガス
としてはフォスフィン（ＰＨ3 ）とジボラン（Ｂ
2 Ｈ6 ）を用いた。ドーピングの方法は公知のＣＭＯＳ
技術にしたがった。本実施例のドーズ量は、燐、硼素と
も１×１０13〜５×１０15ｃｍ-2、加速電圧は１０〜９
０ｋＶ、例えば、燐はドーズ量を５×１０14ｃｍ-2、加
速電圧を８０ｋＶ、硼素はドーズ量を１×１０15ｃ
ｍ-2、加速電圧を６５ｋＶとした。
状シリコン膜２０６に、ゲイト電極と陽極酸化物に対し
て自己整合的にＮ型およびＰ型不純物（本実施例におい
てはそれぞれ、燐と硼素）を注入した。ドーピングガス
としてはフォスフィン（ＰＨ3 ）とジボラン（Ｂ
2 Ｈ6 ）を用いた。ドーピングの方法は公知のＣＭＯＳ
技術にしたがった。本実施例のドーズ量は、燐、硼素と
も１×１０13〜５×１０15ｃｍ-2、加速電圧は１０〜９
０ｋＶ、例えば、燐はドーズ量を５×１０14ｃｍ-2、加
速電圧を８０ｋＶ、硼素はドーズ量を１×１０15ｃ
ｍ-2、加速電圧を６５ｋＶとした。
【００４７】本実施例では、陽極酸化物の厚さだけ、ゲ
イト電極が、ソース、ドレインから離れたオフセット構
造となる。このような構造のＴＦＴの詳細については、
特開平５−２６７６６７に開示されている。さらに、実
施例１と同様に、ＫｒＦエキシマーレーザーを用いて、
ドーピングされた不純物の活性化をおこなった。この結
果、Ｎ型不純物領域５７Ｎ（ソース／ドレイン）とＰ型
不純物領域５７Ｐ（ソース／ドレイン）が形成された。
（図５（Ｃ））
イト電極が、ソース、ドレインから離れたオフセット構
造となる。このような構造のＴＦＴの詳細については、
特開平５−２６７６６７に開示されている。さらに、実
施例１と同様に、ＫｒＦエキシマーレーザーを用いて、
ドーピングされた不純物の活性化をおこなった。この結
果、Ｎ型不純物領域５７Ｎ（ソース／ドレイン）とＰ型
不純物領域５７Ｐ（ソース／ドレイン）が形成された。
（図５（Ｃ））
【００４８】その後、層間絶縁膜として、減圧ＣＶＤ法
によって酸化珪素膜５８を厚さ３０００Åに成膜した。
そして、層間絶縁膜５８、ゲイト絶縁膜５４のエッチン
グをおこない、ソース／ドレインにコンタクトホールを
形成した。その後、厚さ５０００Åのアルミニウム膜を
スパッタリング法によって形成し、これをエッチングし
て、ソース／ドレイン電極・配線５９ａ〜５９ｃを形成
した。さらに２００〜４００℃で水素化処理をおこなっ
てもよい。以上のようにして、ＣＭＯＳ回路をＴＦＴに
よって構成できた。（図５（Ｄ））
によって酸化珪素膜５８を厚さ３０００Åに成膜した。
そして、層間絶縁膜５８、ゲイト絶縁膜５４のエッチン
グをおこない、ソース／ドレインにコンタクトホールを
形成した。その後、厚さ５０００Åのアルミニウム膜を
スパッタリング法によって形成し、これをエッチングし
て、ソース／ドレイン電極・配線５９ａ〜５９ｃを形成
した。さらに２００〜４００℃で水素化処理をおこなっ
てもよい。以上のようにして、ＣＭＯＳ回路をＴＦＴに
よって構成できた。（図５（Ｄ））
【００４９】このようにして得られたＴＦＴは、従来の
ＴＦＴと比較して、ゲイト絶縁膜が薄い（従来の場合
は、１０００Å以下のゲイト絶縁膜では、ゲイトリーク
を阻止できなかった）ため、電界効果移動度、しきい値
電圧、リーク電流等の特性に関して、従来のものに比較
して格段に良好なものが得られた。
ＴＦＴと比較して、ゲイト絶縁膜が薄い（従来の場合
は、１０００Å以下のゲイト絶縁膜では、ゲイトリーク
を阻止できなかった）ため、電界効果移動度、しきい値
電圧、リーク電流等の特性に関して、従来のものに比較
して格段に良好なものが得られた。
【００５０】
【発明の効果】本発明によって、優れた特性のＴＦＴを
得ることができた。本実施例では、ＴＦＴの構造として
は、比較的、単純な構造のものを取り上げたが、例え
ば、特公平３−３８７５５に示されるような低濃度不純
物領域をソース、ドレインに設けてもよい。また、実施
例２では、ゲイト電極を陽極酸化する例を示したが、他
にも、特開平６−３３８６１２に開示されるように、異
種の陽極酸化物を組み合わせて、複雑な構造のＴＦＴを
作製することも可能である。このように本発明は工業
上、有益であり、特許されるに十分である。
得ることができた。本実施例では、ＴＦＴの構造として
は、比較的、単純な構造のものを取り上げたが、例え
ば、特公平３−３８７５５に示されるような低濃度不純
物領域をソース、ドレインに設けてもよい。また、実施
例２では、ゲイト電極を陽極酸化する例を示したが、他
にも、特開平６−３３８６１２に開示されるように、異
種の陽極酸化物を組み合わせて、複雑な構造のＴＦＴを
作製することも可能である。このように本発明は工業
上、有益であり、特許されるに十分である。
【図１】 本発明によるシリコン膜の処理方法を示す。
【図２】 リッジの存在による特性劣化の例を示す。
【図３】 本発明によるシリコン膜の作製方法を示す。
（実施例１）
（実施例１）
【図４】 本発明によるＴＦＴ素子の作製方法を示す。
（実施例１）
（実施例１）
【図５】 本発明によるＴＦＴ回路の作製方法を示す。
（実施例２）
（実施例２）
１１ 基板 １２ 結晶性シリコン膜 １３〜１５ リッジ １６〜１８ 触媒金属元素濃度の高い部分 ２１ 基板 ２２ 結晶性シリコン膜 ２３ 絶縁膜 ２４ 電極 ２５ リッジ ２６ ファウラ・ノルドハイム電流 ２７ 電源 ３１ 基板 ３２ 下地膜 ３３ 非晶質シリコン膜 ３４ ニッケル含有層（酢酸ニッケル層） ３５ 結晶性シリコン膜 ３６〜３８ リッジ ３９ 平坦化されたシリコン表面 ４１ 基板 ４２ 下地膜 ４３ 島状シリコン領域 ４４ ゲイト絶縁膜 ４５ ゲイト電極（多結晶シリコン） ４６ Ｎ型不純物領域 ４７ 層間絶縁物（酸化珪素） ４８ チタン膜 ４９ アルミニウム膜 ５０ ソース／ドレイン電極・配線 ５１ 基板 ５２ 下地膜 ５３Ｎ、５３Ｐ 島状シリコン領域 ５４ ゲイト絶縁膜 ５５Ｎ、５５Ｐ ゲイト電極（多結晶シリコン） ５６Ｎ、５６Ｐ 陽極酸化物 ５７Ｎ、５７Ｐ 不純物領域 ５８ 層間絶縁物（酸化珪素） ５９ ソース／ドレイン電極・配線
Claims (7)
- 【請求項１】 （１）絶縁表面上に非晶質シリコン膜を
形成する工程と、 （２）前記シリコン膜を触媒金属元素を用いた、熱アニ
ールを施すことにより、結晶化せしめる工程と、 （３）前記シリコン膜に光アニールを施す工程と、 （４）前記シリコン膜に化学的機械的研磨法を施すこと
により、表面の凹凸の二乗平均の平方根（ＲＭＳ）が膜
厚の１０％以下、もしくは、凸部と凹部の高さの差が膜
厚の２５％以下となるようにする工程と、 （５）前記シリコン膜を覆って、絶縁膜と導電膜とを堆
積する工程とを有することを特徴とする薄膜半導体装置
の作製方法 - 【請求項２】 請求項１の工程（４）と工程（５）の間
に、前記シリコン膜表面に熱酸化膜を形成する工程を有
することを特徴とする薄膜半導体装置の作製方法 - 【請求項３】 請求項１の工程（５）において、絶縁膜
はＣＶＤ法によって成膜され、その厚さは、該シリコン
膜の厚さの２倍以下であることを特徴とする薄膜半導体
装置の作製方法 - 【請求項４】 請求項１によって制作される半導体装置
のデザインルールが０．２５〜３μｍであることを特徴
とする薄膜半導体装置の作製方法 - 【請求項５】 請求項１において、該シリコン膜は、Ｃ
ＶＤ法もしくはＰＶＤ法によって形成された絶縁性の下
地膜上に形成されることを特徴とする薄膜半 - 【請求項６】 請求項５において、該下地膜は、化学的
機械的研磨法によって、研磨することにより平坦化され
ることを特徴とする薄膜半導体装置の作製方法 - 【請求項７】 請求項１において、該触媒金属元素は、
ニッケル、コバルト、鉄、白金、パラジウムのいずれか
であることを特徴とする薄膜半導体装置の作製方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08645895A JP3471966B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08645895A JP3471966B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255916A true JPH08255916A (ja) | 1996-10-01 |
| JP3471966B2 JP3471966B2 (ja) | 2003-12-02 |
Family
ID=13887514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08645895A Expired - Fee Related JP3471966B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3471966B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6396105B1 (en) | 1996-02-23 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method |
| JP2003086356A (ja) * | 2001-09-06 | 2003-03-20 | Semiconductor Energy Lab Co Ltd | 発光装置及び電子機器 |
| JP2004193593A (ja) * | 2002-11-26 | 2004-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2004265968A (ja) * | 2003-02-28 | 2004-09-24 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
| JP2005039249A (ja) * | 2003-06-30 | 2005-02-10 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法、及び半導体装置の作製方法 |
| JP2005064488A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜、薄膜トランジスタの作製方法、及び半導体装置の作製方法、並びにレーザ照射装置 |
| JP2005259883A (ja) * | 2004-03-10 | 2005-09-22 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
| US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| US7141823B2 (en) | 2001-09-27 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor semiconductor device |
| US7329594B2 (en) | 2002-06-28 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2008166802A (ja) * | 2006-12-27 | 2008-07-17 | Samsung Electronics Co Ltd | チャンネル膜を有する半導体装置の製造方法 |
| CN100413040C (zh) * | 2004-09-08 | 2008-08-20 | 京东方显示器科技公司 | 多晶硅薄膜晶体管的形成方法 |
| CN100435280C (zh) * | 2001-07-02 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体设备和其制造方法 |
| US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
| US7863114B2 (en) | 2002-11-26 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8703589B2 (en) | 2011-06-27 | 2014-04-22 | Samsung Display Co., Ltd. | Flat panel display and method of manufacturing the same |
| US9166180B2 (en) | 2001-06-20 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having an organic light emitting diode that emits white light |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200069446A (ko) | 2018-12-06 | 2020-06-17 | 삼성디스플레이 주식회사 | 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법 |
-
1995
- 1995-03-16 JP JP08645895A patent/JP3471966B2/ja not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| US6909148B2 (en) | 1996-02-23 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method |
| US6396105B1 (en) | 1996-02-23 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method |
| US6611022B2 (en) | 1996-02-23 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method |
| US7375401B2 (en) | 1996-02-23 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Static random access memory using thin film transistors |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
| JP2000195792A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7459354B2 (en) | 2001-01-29 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor |
| US9166180B2 (en) | 2001-06-20 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having an organic light emitting diode that emits white light |
| US9276224B2 (en) | 2001-06-20 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic light emitting device having dual flexible substrates |
| US9178168B2 (en) | 2001-06-20 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | White light emitting device |
| CN100435280C (zh) * | 2001-07-02 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体设备和其制造方法 |
| US7998845B2 (en) | 2001-07-02 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2003086356A (ja) * | 2001-09-06 | 2003-03-20 | Semiconductor Energy Lab Co Ltd | 発光装置及び電子機器 |
| US7141823B2 (en) | 2001-09-27 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor semiconductor device |
| US7534705B2 (en) | 2002-06-28 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7329594B2 (en) | 2002-06-28 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US8455335B2 (en) | 2002-11-26 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2004193593A (ja) * | 2002-11-26 | 2004-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7863114B2 (en) | 2002-11-26 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP4651933B2 (ja) * | 2002-11-26 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004265968A (ja) * | 2003-02-28 | 2004-09-24 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
| JP2005039249A (ja) * | 2003-06-30 | 2005-02-10 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法、及び半導体装置の作製方法 |
| JP2005064488A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜、薄膜トランジスタの作製方法、及び半導体装置の作製方法、並びにレーザ照射装置 |
| JP2005259883A (ja) * | 2004-03-10 | 2005-09-22 | Seiko Epson Corp | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 |
| CN100413040C (zh) * | 2004-09-08 | 2008-08-20 | 京东方显示器科技公司 | 多晶硅薄膜晶体管的形成方法 |
| JP2008166802A (ja) * | 2006-12-27 | 2008-07-17 | Samsung Electronics Co Ltd | チャンネル膜を有する半導体装置の製造方法 |
| US8703589B2 (en) | 2011-06-27 | 2014-04-22 | Samsung Display Co., Ltd. | Flat panel display and method of manufacturing the same |
| JP2013070039A (ja) * | 2011-09-07 | 2013-04-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3471966B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3471966B2 (ja) | 薄膜半導体装置の作製方法 | |
| US5656825A (en) | Thin film transistor having crystalline semiconductor layer obtained by irradiation | |
| US5693541A (en) | Method for manufacturing a semiconductor device using a silicon nitride mask | |
| JP3072000B2 (ja) | 半導体装置の作製方法 | |
| US6027987A (en) | Method of manufacturing a crystalline semiconductor | |
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| US6541795B2 (en) | Thin film semiconductor device and production method for the same | |
| JP2000174289A (ja) | 半導体装置およびその作製方法 | |
| JP3389022B2 (ja) | 半導体装置 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JP2762218B2 (ja) | 半導体装置およびその作製方法 | |
| JP4421632B2 (ja) | 半導体装置の作製方法 | |
| JP3606991B2 (ja) | 被膜作製方法 | |
| JP2753954B2 (ja) | ガラス基板処理方法 | |
| JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
| JP3392325B2 (ja) | 液晶表示装置 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2546524B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3973960B2 (ja) | 半導体装置の作製方法 | |
| JPH0794751A (ja) | 半導体装置およびその作製方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4011404B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |