JP2000195792A

JP2000195792A - 半導体装置の製造方法

Info

Publication number: JP2000195792A
Application number: JP10370079A
Authority: JP
Inventors: Akito Hara; 明人原; Yoshihiro Ariki; 由弘有木; Sadahiro Kishii; 貞浩岸井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-12-25
Filing date: 1998-12-25
Publication date: 2000-07-14

Abstract

(57)【要約】【課題】多結晶半導体層の膜厚の厚薄にかかわらず、
高移動度を有し、かつ精度よく平坦化された表面を有す
る多結晶半導体層を形成する。【解決手段】基板１上にバッファ層２と非晶質半導体
層３とをこの順に形成する工程と、非晶質半導体層３に
エネルギを加えて溶融し、結晶化させて多結晶半導体層
３ａを形成する工程とを有し、バッファ層２の膜厚を調
整することにより、多結晶半導体層３ａの移動度を調整
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、非晶質シリコンを多
結晶化する技術を用いて多結晶シリコン膜を形成する方
法に関する。

【０００２】近年、液晶表示装置（ＬＣＤ（Liquid Cri
stal Display））、太陽電池及び半導体集積回路装置等
に多結晶シリコン薄膜が多用されるようになっており、
高い移動度と平坦な表面を有する多結晶シリコン薄膜を
形成する技術が望まれている。

【０００３】

【従来の技術】従来の多結晶シリコン薄膜は主として以
下の方法で作成されている。

【０００４】第１に、非晶質シリコン（ａ−Ｓｉ）膜を
温度６００℃程度で５０時間程度加熱して結晶化する方
法である。これは熱処理の初期段階に結晶の核を形成さ
せ、それをもとに成長させることにより結晶化を図る。

【０００５】第２に、ａ−Ｓｉ膜にレーザ光を照射する
ことによりエネルギを加えて溶融させ、冷却時に結晶化
させて多結晶シリコン膜を形成する方法である。

【０００６】第３に、温度６００℃以上をかけて化学気
相成長法（ＣＶＤ法）により、或いは物理蒸着方法によ
り形成する方法である。

【０００７】これらの方法のうち、結晶性が最も優れて
いる方法はａ−Ｓｉ膜を溶融させ、冷却時に結晶化させ
て多結晶シリコン膜を形成する第２の方法である。現
在、第２の方法においてレーザ光としてエキシマレーザ
を用いた方法が標準技術になりつつある。

【０００８】

【発明が解決しようとする課題】ところで、第２の方法
で非晶質シリコンを多結晶化する場合、シリコンの溶融
状態を経由して多結晶シリコン膜が形成される。

【０００９】この場合、シリコン融液は固体化した結晶
シリコンよりも密度が高いため、シリコン融液から結晶
シリコンに変化するときに体積が膨張する。従って、こ
の様な方法で多結晶シリコン膜を形成した場合、体積膨
張によるミスマッチを解消するために多結晶シリコン膜
の表面に突出部が形成されて、多結晶シリコン膜の表面
は凸凹してくる。

【００１０】特に、移動度を高くしようとすると多結晶
シリコン膜中の結晶粒径を大きくする必要があるが、結
晶粒径が大きくなると、シリコン融液と結晶の体積ミス
マッチを解消するための結晶内の全粒界長が短くなるた
め、表面凹凸が結晶粒径の大きさに対応してさらに大き
くなる。このように、結晶粒径を大きくしようとすると
必然的に多結晶シリコン膜の表面の凹凸はより一層顕著
になってくる。

【００１１】多結晶シリコン膜の表面の凹凸は電気的特
性に関して好ましくない。それはキャリアのラフネス散
乱の原因となるため、キャリアの移動度を低下させるか
らである。

【００１２】また、形成された多結晶シリコン膜に絶縁
ゲート型トランジスタを形成する場合、多結晶シリコン
膜表面の凹凸に起因する電界集中により或いはゲート絶
縁膜の膜厚の不均一によりゲート絶縁膜の耐圧が低下し
ないようにゲート絶縁膜の膜厚を厚くする必要がある。
このため、微細化した薄膜トランジスタを形成すること
が困難となる。

【００１３】従って、非晶質シリコン膜を溶融し、冷却
時に結晶化させた多結晶シリコン膜を用いる場合、多結
晶シリコン膜の表面を平坦化することが重要になる。近
年、多結晶シリコン膜の膜厚が薄くなる傾向にあり、表
面の凹凸のみを有効に、かつ精度よく除去することがで
きる平坦化方法が望まれている。

【００１４】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、多結晶半導体層の膜厚の厚薄に
かかわらず、高移動度を有し、かつ精度よく平坦化され
た表面を有する多結晶半導体層を形成することが可能な
半導体装置及びその製造方法を提供するものである。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は半導体装置の製造方法に係
り、基板上にバッファ層と非晶質半導体層とをこの順に
形成する工程と、前記非晶質半導体層にレーザ光を照射
して溶融し、結晶化させて多結晶半導体層を形成する工
程とを有し、前記バッファ層の膜厚を調整することによ
り、前記多結晶半導体層の移動度を調整することを特徴
とし、請求項２記載の発明は、請求項１記載の半導体装
置の製造方法に係り、前記バッファ層がシリコン酸化膜
から構成されており、その膜厚が４００ｎｍ以上である
ことを特徴とし、請求項３記載の発明は、請求項１又は
２記載の半導体装置の製造方法に係り、前記非晶質半導
体層が非晶質シリコン膜から構成されており、その膜厚
が３０ｎｍ以上、１００ｎｍ以下の範囲にあることを特
徴とし、請求項４記載の発明は、請求項１乃至３のうち
何れか一に記載の半導体装置の製造方法に係り、前記非
晶質半導体層に加えるエネルギは、レーザ光のエネルギ
であることを特徴とし、請求項５記載の発明は、請求項
４記載の半導体装置の製造方法に係り、前記非晶質半導
体層にレーザ光のエネルギを加える際、前記非晶質半導
体層を２５０℃よりも高い温度に加熱した状態で前記非
晶質半導体層にレーザ光のエネルギを加えることを特徴
とし、請求項６記載の発明は、請求項１乃至５のうち何
れか一に記載の半導体装置の製造方法に係り、前記多結
晶半導体層の平均結晶粒径が３００ｎｍ以上であること
を特徴とし、請求項７記載の発明は、請求項１乃至６の
うち何れか一に記載の半導体装置の製造方法に係り、前
記多結晶半導体層を形成する工程の後、該多結晶半導体
層を形成する工程で前記多結晶半導体層表面に生じた凹
凸を、前記多結晶半導体層の表面を処理して均す工程を
有することを特徴とし、請求項８記載の発明は、請求項
７記載の半導体装置の製造方法に係り、前記多結晶半導
体層の表面を処理して均す工程が、前記多結晶半導体層
の表面を研磨する工程であることを特徴とし、請求項９
記載の発明は、請求項８記載の半導体装置の製造方法に
係り、前記多結晶半導体層の表面を研磨する際の研磨材
は酸化マンガン系のスラリーであることを特徴とし、請
求項１０記載の発明は、請求項９記載の半導体装置の製
造方法に係り、前記酸化マンガン系のスラリーはＭｎ
Ｏ，ＭｎＯ₂，Ｍｎ₂Ｏ₃，Ｍｎ₃Ｏ₄のうち何れか一
であることを特徴とし、請求項１１記載の発明は、請求
項７乃至１０のうち何れか一に記載の半導体装置の製造
方法に係り、前記多結晶半導体層の表面を処理して均す
工程の後の前記多結晶半導体層の表面の平坦度は、前記
凹部の底と前記凸部の頂上の距離が前記多結晶半導体層
の膜厚の１０％以下であることを特徴とし、請求項１２
記載の発明は、半導体装置に係り、請求項１乃至１１記
載の半導体装置の製造方法により透明絶縁性基板上に少
なくとも前記バッファ層と前記多結晶半導体層が形成さ
れてなることを特徴としている。

【００１６】以下に、上記本発明の構成により奏される
作用・効果を説明する。

【００１７】本発明の半導体装置の製造方法によれば、
基板上にバッファ層と非晶質半導体層とをこの順に形成
し、非晶質半導体層にエネルギ、例えば、レーザ光のエ
ネルギを加えて溶融し、結晶化させて多結晶半導体層を
形成する工程において、バッファ層の膜厚を調整するこ
とにより、多結晶半導体層の移動度を調整している。

【００１８】従って、多結晶半導体層の膜厚の厚薄等、
多結晶半導体層自体の物理的性質や形態を調整すること
なく、多結晶半導体層の移動度を調整することができ
る。

【００１９】特に、バッファ層の膜厚を４００ｎｍ以上
とすると、多結晶半導体層の結晶粒径を３００ｎｍ以上
とすることが容易になり、これにより、２００cm²/Vsec
以上の高移動度を有する多結晶半導体層を容易に得るこ
とができる。

【００２０】さらに、レーザ光のエネルギを加える際、
非晶質半導体層を２５０℃よりも高い温度に加熱した状
態でレーザ光のエネルギを加えることで３００ｎｍ以上
の結晶粒径を有する多結晶半導体層を一層容易に形成す
ることができる。

【００２１】また、多結晶半導体層の結晶粒径を大きく
すると、多結晶半導体層の形成直後に多結晶半導体層の
表面の凹凸は一層顕著になるが、表面処理、例えば表面
研磨することにより、多結晶半導体層の表面を平坦化し
て、結晶化により向上した移動度を回復させ、維持する
ことができる。

【００２２】さらに、活性半導体層の上にゲート電極が
配置されたトップゲート型の薄膜トランジスタのその活
性半導体層に適用した場合、多結晶半導体層の表面を平
坦化することで、ゲート絶縁膜の膜厚を薄くでき、この
ため、スケーリング則にしたがって薄膜トランジスタを
微細化することができる。これにより、トランジスタの
高速化および省電力化を図ることができる。

【００２３】特に、研磨により多結晶半導体層の表面を
平坦化する場合、研磨材として、酸化マンガン系のスラ
リー、例えばＭｎＯ，ＭｎＯ₂，Ｍｎ₂Ｏ₃，Ｍｎ₃Ｏ
₄のうち何れか一を用いることにより、研磨速度を遅く
することができる。これにより、多結晶半導体層の膜厚
の厚薄にかかわらず、凹部の底と凸部の頂上の距離が多
結晶半導体層の膜厚の１０％以下となるようにすること
が容易となる

【００２４】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。

【００２５】（１）第１の実施の形態本発明の第１の実施の形態に係る、本願発明者の行った
調査結果について説明する。

【００２６】（グレインサイズと移動度の関係について
の調査）図１（ａ），（ｂ）はいずれもグレインサイズ
と移動度の関係についての調査結果を示すグラフであ
る。

【００２７】図１（ａ），（ｂ）ともに縦軸は線形目盛
りで表した移動度（cm²/Vsec ）を示し、横軸は線形目
盛りで表したグレインサイズ（ｎｍ）を示す。

【００２８】最初に、調査に用いた試料について説明す
る。図１（ａ）と（ｂ）で、調査試料はともに図１０
（ｂ）に示すようなトップゲート型の薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）の構造を有し、その
活性半導体層として用いられる多結晶シリコン膜にこの
発明を適用している。但し、主な製造条件が以下のよう
に異なっており、ともに多結晶シリコン膜の平坦化処理
はなされていない。図１（ａ）の場合図１（ｂ）の場合結晶化時の基板加熱温度（℃）：無し３００バッファ層の膜厚（ｎｍ）：２００４００非晶質シリコン膜の膜厚（ｎｍ）：４５４５上記調査においては、図１（ａ）はグレインサイズが３
５０ｎｍまでの範囲でしか調査していないが、図１
（ｂ）はさらに大きいグレインサイズ７００ｎｍまで調
査している。

【００２９】これらの調査結果によれば、グレインサイ
ズ３５０ｎｍまでは、図１（ａ），（ｂ）に示す結果は
殆ど同じであることから、移動度は製造条件には左右さ
れず、グレインサイズの大きさによることが分かる。即
ち、勿論、グレインサイズの大きさは製造条件によって
左右されるが、製造条件よりもグレインサイズに注目し
ておけばそれから移動度を評価できることを示してい
る。

【００３０】現状で必要とされる移動度のレベルは２０
０cm²/Vsec であると考えられることから、グレインサ
イズは図１（ａ）より凡そ３００ｎｍ以上が望ましいと
いうことになる。

【００３１】なお、図１（ｂ）より、グレインサイズが
７００ｎｍ程度になればそれに比例して３００〜４００
cm²/Vsec という大きな移動度が得られる。（バッファ層の膜厚と移動度の関係についての調査）次
に、図２（ａ）及び（ｂ）はバッファ層の膜厚と移動度
の関係についての調査結果を示すグラフである。

【００３２】調査目的は、図２（ａ），（ｂ）ともに高
い移動度を得るための適切なレーザ光のエネルギを評価
することである。さらに、図２（ａ）の場合、バッファ
層の膜厚の違いによる移動度の違いを評価し、さらに結
晶化時の基板温度の違いによる移動度の違いを評価する
ことにある。一方、図２（ｂ）の場合、全ての試料につ
いて基板温度が同じであり、バッファ層の膜厚の違いに
よる移動度の違いを評価することにある。

【００３３】図２（ａ）及び（ｂ）ともに縦軸は線形目
盛りで表した移動度（cm²/Vsec ）を示し、横軸は線形
目盛りで表したレーザ光のエネルギ（mJ/cm²）を示す。

【００３４】図２（ａ）中、括弧内の数字は前の方がバ
ッファ層の膜厚を示し、後の方が結晶化時の基板温度を
示す。また、図２（ｂ）中、左上の符号に対する数字は
前の方がバッファ層の膜厚を示し、後の方が結晶化時の
基板温度を示す。

【００３５】調査に用いた試料について説明する。図２
（ａ）と（ｂ）で、調査試料はともにトップゲート型の
薄膜トランジスタの構造を有し、その活性半導体層とし
て用いられる多結晶シリコン膜にこの発明を適用してい
る。

【００３６】但し、主な製造条件が以下のように異なっ
ており、ともに多結晶シリコン膜の平坦化処理はなされ
ていない。図２（ａ）の場合 ●印 ○印 ×印結晶化時の基板加熱温度（℃）：３００３００２５０バッファ層の膜厚（ｎｍ）：４００２００４００非晶質シリコン膜の膜厚（ｎｍ）：４５４５４５上記３種類の条件についてそれぞれレーザ光のエネルギ
を２９５，３１５，３３０mJ/cm²の３条件で振った試料
を作成し、データを取得した。図２（ｂ）の場合 ●印 ○印 △印結晶化時の基板加熱温度（℃）：３００３００３００バッファ層の膜厚（ｎｍ）：７００５００３００非晶質シリコン膜の膜厚（ｎｍ）：４５４５４５上記３種類の条件についてそれぞれレーザ光のエネルギ
を３００，３１５，３３５mJ/cm²の３条件で振った試料
を作成し、データを取得した。

【００３７】図２（ａ）に示す結果によれば、２００cm
²/Vsec 以上の移動度を得るためには、レーザ光のエネ
ルギは２９５ｍＪ／ｃｍ²よりも大きく、かつ、バッフ
ァ層の膜厚４００ｎｍ以上、結晶化時の基板温度が２５
０℃よりも高いことが必要であることが分かる。

【００３８】図２（ｂ）に示す結果によれば、図２
（ａ）で導かれた条件で行えば、２００cm²/Vsec 以上
の移動度を得ることができることを示している。（グレ
インサイズとラフネスの関係についての調査）次に、図
３はグレインサイズとラフネスの関係についての調査結
果を示すグラフである。

【００３９】図３において、縦軸は線形目盛りで表した
ラフネス（ｎｍ）を示し、横軸は線形目盛りで表したグ
レインサイズ（ｎｍ）を示す。ラフネスとは、凹部の底
と凸部の頂上の間の距離をいう。

【００４０】調査試料として図１の試料をそのまま用い
た。

【００４１】図３によれば、グレインサイズが大きくな
るに伴って、ラフネスが急激に大きくなる。グレインサ
イズ３００ｎｍでラフネス８．８〜９．０ｎｍとなり、
グレインサイズ３７０ｎｍでラフネス１５ｎｍとなる。

【００４２】また、図４（ａ）は多結晶シリコン膜の表
面を電子顕微鏡で観察した写真であり、図４（ｂ）は図
４（ａ）の部分拡大写真である。この場合、多結晶シリ
コン膜の表面の凹凸は凡そ１０ｎｍに達していた。

【００４３】このような多結晶シリコン膜の表面の凹凸
はあまり好ましくなく、キャリアのラフネス散乱の原因
となるため、場合によってはキャリアの移動度を低下さ
せる。

【００４４】また、形成された多結晶シリコン膜に絶縁
ゲート型トランジスタを形成する場合、多結晶シリコン
膜表面の凹凸がある場合には、電界集中或いはゲート絶
縁膜の膜厚の不均一を緩和するため、ゲート絶縁膜の膜
厚を厚くする必要がある。このため、場合によっては微
細化した薄膜トランジスタを形成することが難しくな
る。

【００４５】従って、非晶質シリコン膜を溶融して冷却
時に結晶化させた多結晶シリコン膜を用いる場合、多結
晶シリコン膜の表面を適当な精度で平坦化することが重
要になる。近年、多結晶シリコン膜の膜厚が薄くなる傾
向にあり、可能な限り表面の凸部のみを有効に、かつ精
度よく除去し、表面を平坦化することが必要である。（研磨後の多結晶半導体層表面の観察）次に、研磨前後
の多結晶半導体層表面状態の観察結果について図５乃至
図７を参照して説明する。

【００４６】図５（ａ），（ｂ）は研磨前後の多結晶シ
リコン膜の表面状態を観察した電子顕微鏡写真である。

【００４７】図６は紫外線を照射し、その反射を利用し
て研磨前後の多結晶シリコン膜の表面の凹凸を調査した
グラフである。図６の縦軸は線形目盛りで表した反射率
を示し、横軸は線形目盛りで表した波数（／Å）を示
す。

【００４８】また、図７は研磨前後の多結晶シリコン膜
の表面に光照射したときに明暗によりその表面の凹凸を
観察した写真である。左側が研磨前の試料で、右側が研
磨後の試料である。光っているところが凹凸が生じてい
る箇所である。

【００４９】調査試料として以下に示す成膜条件のもの
を用いた。この場合、表面の凹凸は凡そ１０ｎｍに達し
ていた。結晶化時の基板加熱温度（℃）：３００バッファ層の膜厚（ｎｍ）：５００非晶質シリコン膜の膜厚（ｎｍ）：６０さらに、酸化マンガン系スラリ（ＭｎＯ，ＭｎＯ₂，Ｍ
ｎ₂Ｏ₃，又はＭｎ₃Ｏ₄）を含む研磨材を用いてこの
試料の表面を研磨した。研磨材として、例えば酸化マン
ガンと水とを酸化マンガン：Ｈ₂Ｏ＝５〜２０：１００
（ｗｔ％）の組成比で混合した混合液を用いた。この混
合液による研磨レートは１ｎｍ／ｓｅｃであった。

【００５０】図５の調査結果によれば、研磨前に生じて
いる凹凸は研磨後突起の除去により殆ど均されて、平坦
な表面が生じていることを示している。

【００５１】図６の調査結果によれば、研磨前に波数が
小さいところ（２００〜２５０Å^-1）で曲線の形状が左
肩下がりとなり、単結晶シリコンウエハの場合と全く異
なるものとなっている。一方、研磨後は同じ箇所で曲線
の形状がほぼ水平或いは若干左肩上がりになり、単結晶
シリコンウエハの場合と同じ傾向になってきている。こ
のことは、研磨前には単結晶シリコンウエハの表面と異
なり、表面の凹凸が顕著であったが、研磨により、表面
の凹凸が除去され、単結晶シリコンウエハの表面の平坦
性とほぼ同じ位に平坦になったことを示している。ま
た、研磨により新たに凹凸が生じていないことを示して
いる。

【００５２】図７の調査結果によれば、左側の試料の表
面全体が光っており、凹凸が顕著である。一方、右側の
試料では表面が暗く、凹凸がなく平坦であることを示し
ている。

【００５３】以上のように、多結晶シリコン膜の結晶粒
径を大きくしたことにより、多結晶シリコン膜を形成直
後に多結晶シリコン膜の表面の凹凸は一層顕著になる
が、表面処理、例えば表面研磨することにより、多結晶
シリコン膜の表面を平坦化することが可能である。

【００５４】これにより、多結晶シリコン膜の表面を平
坦化して、結晶化により向上した移動度を回復させ、維
持することができる。

【００５５】さらに、トップゲート型の薄膜トランジス
タの活性半導体層に適用した場合、ゲート絶縁膜の膜厚
を薄くでき、このため、スケーリング則にしたがって薄
膜トランジスタを微細化することができる。これによ
り、トランジスタの高速化および省電力化を図ることが
できる。

【００５６】また、酸化マンガン系スラリを含む研磨材
を用いてこの試料の表面を研磨しているため、研磨レー
トが小さく、このため薄い膜厚の多結晶シリコン膜に対
して十分に精度の良い研磨を行うことができ、多結晶シ
リコン膜の表面の凹凸をラフネスが多結晶シリコン膜の
膜厚の１０％以下となるような精度で平坦化することが
できる。（２）第２の実施の形態次に、本発明の第２の実施の形
態に係る、上記多結晶半導体層の作成方法を用いた薄膜
トランジスタ（ＴＦＴ）の製造方法について図８乃至図
１０を参照して説明する。作成されたＴＦＴは液晶表示
装置の液晶駆動用薄膜トランジスタとして用いられる。

【００５７】まず、図８（ａ）に示すように、透明ガラ
ス基板（透明絶縁性基板）１上に膜厚４００ｎｍのシリ
コン酸化膜からなるバッファ層２をプラズマ励起ＣＶＤ
法（ＰＥＣＶＤ法）により形成する。

【００５８】次いで、図８（ｂ）に示すように、ＰＥＣ
ＶＤ法により、ＳｉＨ₄とＨ₂を含むガスを用いて温度
３５０℃の条件で、バッファ層２上に膜厚５０ｎｍの非
晶質シリコン膜（非晶質半導体層）３を形成する。

【００５９】次に、非晶質シリコン膜３中に含まれてい
る水素を放出させるために、窒素雰囲気中、温度４５０
℃で２時間の熱処理を行う。このとき、雰囲気ガスとし
て窒素の代わりに酸素、或いは希ガスを用いてもよく、
又は特定のガスを用いずに減圧雰囲気中で熱処理を行っ
てもよい。

【００６０】続いて、非晶質シリコン膜３表面の自然酸
化膜を希弗酸溶液により除去する。

【００６１】次いで、図８（ｃ）に示すように、窒素雰
囲気中で温度３００℃に透明ガラス基板１を加熱した状
態で保持した後、エキシマレーザ光を照射する。レーザ
光の照射はオーバラッピングスキャン方式であり、エネ
ルギ３００ｍＪ／ｃｍ²、照射領域１００×１．２ｍｍ
²、ステップ間隔０．０５ｍｍで行った。

【００６２】この状態を保持すると、非晶質シリコン膜
３の一部が溶融しはじめ、さらに非晶質シリコン膜３の
全体にわたって溶融する。続いて、レーザ光の照射を止
めて冷却する。

【００６３】温度が下がってきて結晶化温度に達したら
結晶化が始まる。この状態を保持すると全体が固体化
し、多結晶シリコン膜３ａが形成される。この場合、融
液が固化するときに体積膨張が生じるが、体積膨張によ
るミスマッチを解消するため、多結晶シリコン膜（多結
晶半導体層）３ａの表面に突起が生じる。

【００６４】次いで、図８（ｄ）に示すように、多結晶
シリコン膜３ａの表面の突起を除去し、表面を平坦化す
るため多結晶シリコン膜３ａの表面を１０ｎｍ程度研磨
する。研磨剤として、ＭｎＯ₂：Ｈ₂Ｏ＝５〜２０：１
００（ｗｔ％）の組成比で二酸化マンガンと水とを混合
した混合液を用いる。好ましくは、二酸化マンガンを１
０ｗｔ％含むものを用いるとよい。

【００６５】これにより、研磨速度を遅くすることがで
き、凹部の底と凸部の頂上の距離が多結晶シリコン膜３
ａの膜厚の１０％以下とすることが可能となる。

【００６６】次に、Ｈ₂Ｏ₂：ＨＣｌ：Ｈ₂Ｏ＝１：
１：４８の組成の混合溶液に２分間浸漬することにより
二酸化マンガンスラリを溶解し、除去する。

【００６７】次いで、図９（ａ）に示すように、形成さ
れた多結晶シリコン膜３ａをパターニングし、活性半導
体層３ｂを形成する。

【００６８】次いで、図９（ｂ）に示すように、ゲート
絶縁膜となる膜厚１２０ｎｍのシリコン酸化膜４をＰＥ
ＣＶＤ法により形成した後、その上にゲート電極／配線
となる膜厚３００ｎｍのＡｌ膜５を形成する。

【００６９】次に、図９（ｃ）に示すように、Ａｌ膜５
及びシリコン酸化膜４をパターニングし、ゲート電極／
配線５ａとゲート絶縁膜４ａを形成する。

【００７０】次いで、図９（ｄ）に示すように、ゲート
電極／配線５ａの両側に露出する活性半導体層３ｂにｎ
型導電型を付与する不純物（導電型不純物と称す
る。）、例えばリンをイオン注入により導入する。その
後、加熱して活性化し、ｎ型のＳ／Ｄ領域３０１ａ，３
０１ｂを形成する。

【００７１】次に、図１０（ａ）に示すように、これら
を被覆して例えばシリコン窒化膜からなる層間絶縁膜６
を形成した後、図１０（ｂ）に示すように、ゲート電極
／配線５ａ上、Ｓ／Ｄ領域３０１ａ，３０１ｂ上にビア
ホール７ａ，７ｂを形成する。次いで、ビアホール７
ａ，７ｂを通してゲート電極／配線５ａ、Ｓ／Ｄ領域３
０１ａ，３０１ｂと接続するゲート引出電極／配線８ｃ
及びＳ／Ｄ電極／配線８ａ，８ｂを形成する。

【００７２】以上のように、この発明の第２の実施の形
態の半導体装置の製造方法によれば、透明ガラス基板１
上にバッファ層２と非晶質シリコン膜３とをこの順に形
成し、非晶質シリコン膜３にレーザ光を照射して溶融
し、結晶化させて多結晶シリコン膜３ａを形成する際
に、バッファ層２の膜厚を調整することにより、多結晶
シリコン膜３ａの結晶粒径を調整している。

【００７３】従って、多結晶シリコン膜３ａの膜厚の厚
薄にかかわらずに、多結晶シリコン膜３ａの結晶粒径を
調整することができる。特に、バッファ層２の膜厚を４
００ｎｍ以上とすると、多結晶シリコン膜３ａの結晶粒
径を３００ｎｍ以上とすることができ、これにより、２
００cm²/Vsec以上の高移動度を得ることができる。

【００７４】この場合、レーザ光の照射時に非晶質シリ
コン膜３を２５０℃以上の温度に加熱することでこれを
容易に達成することができる。

【００７５】また、多結晶シリコン膜３ａの結晶粒径が
大きくなるとそれに対応して多結晶シリコン膜３ａの表
面により大きな凹凸が形成されるが、表面研磨等によ
り、多結晶シリコン膜３ａの表面の平坦化を図ることが
できる。

【００７６】この場合、研磨材として二酸化マンガン
（ＭｎＯ₂）を含むものを用いることによりラフネスを
多結晶シリコン膜３ａの膜厚の１０％以下とすることが
できるので、より一層の平坦度の向上を図ることができ
る。

【００７７】以上により、絶縁性基板上に高移動度を有
する多結晶半導体層を形成することができ、液晶表示装
置や太陽電池、又は半導体集積回路装置等に適用するこ
とにより性能のよいデバイスを得ることができる。以
上、実施の形態によりこの発明を詳細に説明したが、こ
の発明の範囲は上記実施の形態に具体的に示した例に限
られるものではなく、この発明の要旨を逸脱しない範囲
の上記実施の形態の変更はこの発明の範囲に含まれる。

【００７８】例えば、上記第２の実施の形態では液晶表
示装置のＴＦＴの活性半導体層にこの発明を適用してい
るが、太陽電池及び半導体集積回路装置への適用も可能
である。

【００７９】また、バッファ層の膜厚を４００ｎｍとし
ているが、４００ｎｍ以上であればよい。

【００８０】さらに、非晶質半導体層の材料としてシリ
コンを用いているが、これに限られない。

【００８１】また、その膜厚を４５，５０ｎｍとしてい
るが、これに限られないが、３０ｎｍ以上、１００ｎｍ
以下とすることが望ましい。３０ｎｍを下限とするのは
これ以下だとＴＦＴの接触抵抗が高くなるからであり、
１００ｎｍを上限とするのはこれ以上だとオフ電流が高
くなるからである。

【００８２】また、非晶質層の結晶化時にレーザ光とし
てエキシマレーザを用いているが、これに限られず、他
の種類のレーザ光を用いてもよい。

【００８３】さらに、非晶質層の結晶化時の基板加熱温
度を２５０℃よりも高い温度の３００℃としているが、
これに限られず、２５０℃よりも高い任意の温度でよ
い。

【００８４】研磨材中の酸化マンガン系のスラリーとし
て、ＭｎＯ₂を用いているが、その代わりに、ＭｎＯ，
Ｍｎ₂Ｏ₃，又はＭｎ₃Ｏ₄のうち何れか一を用いても
よい。また、他の半導体用研磨剤を用いてもよい。

【００８５】

【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、バッファ層上に非晶質半導体層を形成
し、その非晶質半導体層を溶融し、結晶化させて多結晶
半導体層を形成する際に、バッファ層の膜厚を調整する
ことにより、多結晶半導体層の結晶粒径を調整している
ので、多結晶半導体層の膜厚の厚薄にかかわらずに、多
結晶半導体層の結晶粒径を調整して高移動度を得ること
ができる。

【００８６】また、多結晶半導体層を形成直後に多結晶
半導体層の結晶粒径が大きくなったことにより、多結晶
半導体層の表面に凹凸が形成される。表面処理、例えば
表面研磨することにより、多結晶半導体層の表面の平坦
化を図ることができる。この場合、特に、研磨材とし
て、酸化マンガン系のスラリーを用いることにより、研
磨速度を遅くすることができるので、より一層平坦度の
向上を図ることができる。

【００８７】以上により、絶縁性基板上に高移動度を有
する多結晶半導体層を形成することができ、液晶表示装
置や太陽電池、又は半導体集積回路装置等に適用するこ
とにより性能のよいデバイスを得ることができる。

【図面の簡単な説明】

【図１】図１（ａ），（ｂ）は、本発明の第１の実施の
形態に係る移動度とグレインサイズの関係についての調
査結果を示すグラフである。

【図２】図２（ａ），（ｂ）は、本発明の第１の実施の
形態に係る移動度とレーザ光エネルギの関係についての
調査結果を示すグラフである。

【図３】本発明の第１の実施の形態に係るラフネスとグ
レインサイズの関係について示すグラフである。

【図４】図４（ａ），（ｂ）は、本発明の第１の実施の
形態に係る多結晶シリコン層の表面状態を電子顕微鏡に
より観察した結果について示す写真である。

【図５】図５（ａ），（ｂ）は、本発明の第１の実施の
形態に係る研磨前後の多結晶シリコン層の表面状態を電
子顕微鏡により観察した結果について示す写真である。

【図６】本発明の第１の実施の形態に係る紫外線反射に
より研磨前後の多結晶シリコン層の表面状態を調査した
結果について示すグラフである。

【図７】本発明の第１の実施の形態に係る研磨前後の多
結晶シリコン層の表面状態を調査した結果について示す
写真である。

【図８】図８（ａ）〜（ｄ）は、本発明の第２の実施の
形態に係る半導体装置の製造方法について示す断面図
（その１）である。

【図９】図９（ａ）〜（ｄ）は、本発明の第２の実施の
形態に係る半導体装置の製造方法について示す断面図
（その２）である。

【図１０】図１０（ａ），（ｂ）は、本発明の第２の実
施の形態に係る半導体装置の製造方法について示す断面
図（その３）である。

【符号の説明】１透明ガラス基板（透明絶縁性基板）、２バッファ層、３非晶質シリコン膜（非晶質半導体層）、３ａ多結晶シリコン膜（多晶質半導体層）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者岸井貞浩神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5F052 AA02 CA04 CA08 DA02 DB03 EA11 JA01 JA09 5F053 AA25 BB58 DD01 FF01 GG02 HH05 LL05 LL10 PP02 PP03 PP08 PP12 RR20 5F110 AA01 AA18 CC02 DD02 DD13 EE03 FF02 FF30 GG02 GG13 GG14 GG16 GG25 GG45 GG58 HJ13 NN24 PP03 PP35 QQ11 QQ19

Claims

【特許請求の範囲】

【請求項１】基板上にバッファ層と非晶質半導体層と
をこの順に形成する工程と、前記非晶質半導体層にエネ
ルギを加えて溶融し、結晶化させて多結晶半導体層を形
成する工程とを有し、前記バッファ層の膜厚を調整することにより、前記多結
晶半導体層の移動度を調整することを特徴とする半導体
装置の製造方法。
【請求項２】前記バッファ層がシリコン酸化膜から構
成されており、その膜厚が４００ｎｍ以上であることを
特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】前記非晶質半導体層が非晶質シリコン膜
から構成されており、その膜厚が３０ｎｍ以上、１００
ｎｍ以下の範囲にあることを特徴とする請求項１又は２
記載の半導体装置の製造方法。
【請求項４】前記非晶質半導体層に加えるエネルギ
は、レーザ光のエネルギであることを特徴とする請求項
１乃至３の何れか一に記載の半導体装置の製造方法。
【請求項５】前記非晶質半導体層にレーザ光のエネル
ギを加える際、前記非晶質半導体層を２５０℃よりも高
い温度に加熱した状態で前記非晶質半導体層に前記レー
ザ光のエネルギを加えることを特徴とする請求項４記載
の半導体装置の製造方法。
【請求項６】前記多結晶半導体層の平均結晶粒径が３
００ｎｍ以上であることを特徴とする請求項１乃至５の
うち何れか一に記載の半導体装置の製造方法。
【請求項７】前記多結晶半導体層を形成する工程の
後、該多結晶半導体層を形成する工程で前記多結晶半導
体層表面に生じた凹凸を、前記多結晶半導体層の表面を
処理して均す工程を有することを特徴とする請求項１乃
至６のうち何れか一に記載の半導体装置の製造方法。
【請求項８】前記多結晶半導体層の表面を処理して均
す工程は、前記多結晶半導体層の表面を研磨する工程で
あることを特徴とする請求項７記載の半導体装置の製造
方法。
【請求項９】前記多結晶半導体層の表面を研磨する際
の研磨材は酸化マンガン系のスラリーであることを特徴
とする請求項８記載の半導体装置の製造方法。
【請求項１０】前記多結晶半導体層の表面を処理して
均す工程の後の前記多結晶半導体層の表面の平坦度は、
前記凹部の底と前記凸部の頂上の距離が前記多結晶半導
体層の膜厚の１０％以下であることを特徴とする請求項
７乃至９のうち何れか一に記載の半導体装置の製造方
法。