JP2008166802A - チャンネル膜を有する半導体装置の製造方法 - Google Patents

チャンネル膜を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP2008166802A
JP2008166802A JP2007336416A JP2007336416A JP2008166802A JP 2008166802 A JP2008166802 A JP 2008166802A JP 2007336416 A JP2007336416 A JP 2007336416A JP 2007336416 A JP2007336416 A JP 2007336416A JP 2008166802 A JP2008166802 A JP 2008166802A
Authority
JP
Japan
Prior art keywords
film
single crystal
silicon film
crystal silicon
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007336416A
Other languages
English (en)
Other versions
JP2008166802A5 (ja
JP5291929B2 (ja
Inventor
Jong Heun Lim
鐘欣 林
Changki Hong
昌基 洪
Fugen In
普彦 尹
Seong Kyu Yun
▲星▼圭 尹
Suk-Hun Choi
錫憲 崔
Sang Yeob Han
相曄 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008166802A publication Critical patent/JP2008166802A/ja
Publication of JP2008166802A5 publication Critical patent/JP2008166802A5/ja
Application granted granted Critical
Publication of JP5291929B2 publication Critical patent/JP5291929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract


【課題】 結晶欠陥が小さくかつ表面粗さの特性が良好なチャンネル膜を有する半導体装置の製造方法を提供する。
【解決手段】 チャンネル膜を有する半導体装置の製造方法は、チャンネルシリコン膜を形成するために、まず単結晶シリコン基板１００上に、上部表面から延長して突出した部位を含む第１単結晶シリコン膜１１０を形成する。第１単結晶シリコン膜１１０の上部表面に犠牲膜１１２を形成する。第１単結晶シリコン膜１１０の前記突出した部位及び犠牲膜１１２の一部が除去されるように第１単結晶シリコン膜１１０及び犠牲膜１１２を１次研磨して第２単結晶シリコン膜及び犠牲膜パターンを形成する。前記犠牲膜パターンを除去し、前記第２単結晶シリコン膜を研磨してチャンネルシリコン膜を形成する。前記工程によると、単結晶シリコン膜の研磨厚さを減少させることができ、チャンネルシリコン膜は表面粗さの特性が良好であり、厚さが平坦となる。
【選択図】 図４

Description

本発明は、チャンネル膜を有する半導体装置の製造方法に関する。
半導体装置を高度に集積化するために、チップ上に形成されるパターンの大きさ及び前記形成されたパターン間の距離は次第に減少している。しかし、パターンの大きさを減少させる場合、抵抗が非常に増加するなどの問題が発生する。そのため、パターンの大きさを減少させることで集積度を増加させるには限界がある。したがって、最近は半導体装置を高度に集積化するために、基板上にＭＯＳトランジスタのような半導体単位素子が多層に積層されたスタック型半導体装置が開発されている。
特に、メモリ装置のうち、ＳＲＡＭ装置の場合、単位セルが６つのトランジスタで具現されるので、セル面積が非常に大きくなる。セルの面積が増加すると、単位基板当たり生産可能なチップの数が減少して半導体装置の製造原価が非常に高くなる。そのため、前記ＳＲＡＭ装置の場合、単位セルを具現する各トランジスタを垂直方向に積層させることでセルの面積を減少させている。
前記スタック型メモリ装置を具現するためには、単結晶シリコン基板上にチャンネルシリコンに提供するための単結晶シリコン膜を形成しなければならない。特に、前記基板上に具備される単結晶シリコン膜は、トランジスタのチャンネル膜に提供するのに足りるよう結晶欠陥が非常に小さなければならない。また、前記単結晶シリコン膜上に形成されるパターンが傾くなどの不良が発生しないよう、前記単結晶シリコン膜は平坦な上部面を有しなければならない。
前記単結晶シリコン膜を形成する方法についての一例は、特許文献１（ｉｓｓｕｅｄ ｔｏ Ｋｏｂａｙａｓｈｉ）に開示されている。特許文献１によると、単結晶シリコン基板上に非晶質シリコン膜を形成し、前記非晶質シリコン膜を単結晶シリコン膜に転換するために約６００〜６２０℃の温度で熱処理する。特に、前記非晶質シリコン膜を形成する過程で窒素ガスを部分的に用いる。
しかし、前記のように非晶質シリコン膜を熱処理して単結晶シリコン膜に形成する場合、上部面に突出した部位が生成され、表面粗さの特性が良好ではない。そのため、上部面が平坦な単結晶シリコン膜を形成する方法が継続して提案されつつある。一例として、特許文献２によると、単結晶シリコン膜を形成した後、上部表面を酸化させて酸化膜を形成し、前記生成された酸化膜を除去することで単結晶シリコン膜の表面平坦度を高めている。しかし、前記方法を行っても単結晶シリコン膜の表面に突出した部位を十分除去しにくい。
米国特許許第５４９４８２３号明細書 特開平１０−１０６９５１号公報
したがって、本発明の目的は、結晶欠陥が小さく、かつ表面粗さの特性の良好なチャンネルシリコン膜の形成方法を含むチャンネル膜を有する半導体装置の製造方法を提供することにある。
本発明の他の目的は、前記チャンネルシリコン膜を含むスタック型の半導体装置の形成方法を提供することにある。
前記の目的を達成するために、本発明の一態様によるチャンネル膜を有する半導体装置の製造方法は、単結晶シリコン基板上に、上部表面から延長して突出した部位を含む単結晶シリコン膜を形成する。前記単結晶シリコン膜の上部表面に犠牲膜を形成する。前記突出した部位の多結晶シリコン膜及び犠牲膜の一部が除去されるように前記単結晶シリコン膜及び犠牲膜を１次研磨して前記突出した部位の一部が残留する単結晶シリコン膜及び犠牲膜パターンを形成する。前記犠牲膜パターンを除去する。前記単結晶シリコン膜を研磨して前記突出した部位に残留する一部分を除去し、平坦なチャンネルシリコン膜を形成する。
前記単結晶シリコン膜を形成する前に、単結晶シリコン基板の表面を部分的に露出させる開口部を有する絶縁膜パターンを形成する工程、及び前記開口部の内部に単結晶シリコンパターンを形成する工程と、更に行うことができる。
前記単結晶シリコンパターンは、前記開口部の底面に露出された基板をシードに用いる選択的エピタキシャル成長工程を通じて形成されることが可能である。
前記第１単結晶シリコン膜を形成するために、前記絶縁膜パターン及び単結晶シリコンパターン上に非晶質シリコン膜を形成する工程、及び前記単結晶シリコンパターンをシードに用いて非晶質シリコン膜を結晶化して単結晶シリコンに相変化させる工程を行うことができる。
前記非晶質シリコン膜は、５００〜５０００Åの厚さに蒸着することができる。
前記相変化させる段階は、レーザビームを前記非晶質シリコン膜に照射することによって行うことができる。
前記犠牲膜は、１０〜１０００Åの厚さに形成することができる。
前記犠牲膜は、シリコン酸化物またはシリコン窒化物を含むことができる。
前記１次研磨は、前記犠牲膜に比べて前記単結晶シリコン膜の研磨率の高いスラリーを用いて行うことができる。
前記犠牲膜としてシリコン酸化物を形成する場合、前記１次研磨はシリカ研磨剤０．５〜２０重量％、アミン化合物０．００１〜１．０重量％、界面活性剤０．００１〜１．０重量％、及び余分の水を含み、ｐＨが８〜１２のスラリー組成物を用いることができる。
前記第２単結晶シリコン膜の突出部位が前記第１単結晶シリコン膜の最初突出の高さの５〜５０％が残るように前記第１研磨工程を行うことが望ましい。
前記チャンネルシリコン膜の上部表面の粗さ二乗平均平方根（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）が０．５〜５Åになるまで前記第２研磨工程を行うことができる。
前記犠牲膜パターンを除去する工程は、湿式エッチング工程を通じて行うことができる。
前記目的を達成するために本発明の一態様による半導体素子の製造方法として、まず、単結晶シリコン基板上に前記基板表面を部分的に露出させる開口部を有する絶縁膜パターンを形成する。前記開口部の内部を満たすように単結晶シリコンを成長させて前記開口部の内部に単結晶シリコンパターンを形成する。前記絶縁膜パターン及び単結晶パターン上に上部の表面から延長して突出した部位を含む単結晶シリコン膜を形成する。前記単結晶シリコン膜の上部表面に犠牲膜を形成する。前記突出した部位の単結晶シリコン膜及び犠牲膜の一部が除去されるように前記単結晶シリコン膜及び犠牲膜を１次研磨して前記突出した部位の一部が残留する単結晶シリコン膜及び犠牲膜パターンを形成する。前記犠牲膜を除去する。前記突出した部位の一部が残留する単結晶シリコン膜を研磨して平坦なチャンネルシリコン膜を形成する。その後、前記チャンネルシリコン膜上に上部トランジスタを形成する。
前記単結晶シリコン基板上に下部トランジスタを形成する段階を更に含むことができる。
前記１次研磨は、前記犠牲膜に比べて前記第１単結晶シリコン膜の研磨率の高いスラリーを用いて行うことができる。
前記第２単結晶シリコン膜の突出部位が前記第１単結晶シリコン膜の最初突出した部位の高さの５〜５０％が残るように前記第１研磨工程を行うことができる。
前記チャンネルシリコン膜の上部表面の粗さ二乗平均平方根が０．５〜５Åになるまで前記第２研磨工程を行うことができる。
前記の目的を達成するために本発明の一態様による半導体装置の製造方法として、表面から突出た部位を有する単結晶半導体層を半導体基板上に形成する。前記突出した部位の一部が除去されるように第１研磨工程を前記単結晶半導体層に行って前記突出した部位の一部が残留する単結晶半導体層を形成する。第１研磨工程と異なる第２研磨工程を行って前記残留する突出した部位を除去して均一の厚さを有する平坦な単結晶半導体層を形成する。
前記説明した方法によると、単結晶シリコン膜の研磨厚さが減少しつつも表面粗さの特性及び厚さの均一性の優秀なチャンネル膜を形成することができる。そのため、前記チャンネルシリコン膜上に形成されるトランジスタの特性を向上させることができるので、高性能を有するメモリ装置を製造することができる。
以下、本発明の望ましい実施例を図面を参照して詳細に説明する。
（チャンネルシリコン膜の形成方法）
図１から図７は、本発明の一実施例によるチャンネルシリコン膜の形成方法を示す断面図である。
図１を参照すると、単結晶シリコンからなる基板上に層間絶縁膜１０２を形成する。層間絶縁膜１０２は、シリコン酸化物を化学気相蒸着法によって蒸着して形成することができる。層間絶縁膜１０２は、高密度プラズマ酸化膜またはＢＰＳＧ膜に形成することができる。
層間絶縁膜１０２の一部分をエッチングして基板１００の表面を露出する開口部１０４を形成する。ここで、前記開口部の底面には自然酸化膜を生成することができる。そのため、開口部１０４を形成した後でＨＦ溶液などを用いて基板１００の表面上に生成された自然酸化膜を除去する湿式表面処理工程を更に行うことができる。
図２を参照すると、開口部１０４の底面に露出する基板の表面をシードとする選択的エピタキシャル成長工程を通じて単結晶シリコンを成長させることで、開口部１０４の内部を満たすエピタキシャルパターン１０６を形成する。
具体的に、エピタキシャルパターン１０６を形成するとき、工程温度が約７５０℃未満であると成長が容易に行われなく、前記工程の温度が約１２５０℃を超過するとエピタキシャルパターン１０６の成長による工程制御が容易でない。したがって、エピタキシャルパターン１０６の形成工程は、約７５０℃〜１２５０℃の温度にて行うことが望ましく、約８００〜９００℃の温度にて行うことがより望ましい。
エピタキシャルパターン１０６を形成するための前記反応ガスは、シリコンソースガスを含む。前記シリコンソースガスの例としては、シリコンテトラクロライド（ＳｉＣｌ4）、シラン（ＳｉＨ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロ塩化シラン（ＳｉＨＣｌ3）などを挙げることができる。これらは、単独に用いることが望ましく、場合によっては二つ以上を混合して用いることができる。
その後、層間絶縁膜１０２及びエピタキシャル膜パターン１０６上に化学気相蒸着工程によって非晶質シリコン膜１０８を形成する。非晶質シリコン膜１０８を５００Å以下の厚さに形成する場合、後続工程によって形成されるチャンネルシリコン膜の厚さが薄い。また、非晶質シリコン膜１０８を５０００Å以上の厚さに形成する場合、後続工程によって形成されるチャンネルシリコン膜に欠陥が発生しやすい。そのため、非晶質シリコン膜１０８は、５００〜５０００Åの厚さに形成することが望ましい。しかし、形成しようとするチャンネルシリコン膜の厚さによって非晶質シリコン膜１０８の厚さが前記の範囲から外れてもよい。
図３を参照すると、非晶質シリコン膜１０８を相変化させることで第１単結晶シリコン膜１１０に転換する。具体的に、非晶質シリコン膜１０８にレーザビームを照射することで非晶質シリコン膜１０８を第１単結晶シリコン膜１１０に転換する。
即ち、前記レーザビームを照射して非晶質シリコン膜１０８を溶かすことによって非晶質シリコン膜１０８を固相から液相に変化させる。液相に変化した非晶質シリコン膜１０８にエピタキシャル膜パターン１０６の結晶構造である単結晶がシードとして作用し、その結果、非晶質シリコン膜１０８の結晶構造が単結晶に変換する。また、非晶質シリコン膜１０８の相変化と結晶構造が単結晶に変換する。また、非晶質シリコン膜１０８の相変化と結晶構造の変換は、数ナノ秒（ｎｓ）間進行するため、非晶質シリコン膜１８０が液相に変わっても周辺に流れる状況は発生しない。
なお、前記レーザビームの照射では、非晶質シリコン膜１０８を液相に相変化しなければならないので、非晶質シリコン膜１０８を溶かしうる温度で照射すべきである。そのため、非晶質シリコン膜１０８の溶融点である約１、４１０℃の温度で前記レーザビームを照射しなければならない。
また、前記レーザビームを照射するための部材としては、気体レーザの一種であるエキシマレーザーを例に挙げることができる。また、前記レーザビームを照射するための部材は、スキャンの可能な方式の構造を有することが望ましい。これは、短時間内に前記レーザビームの照射を達成するためである。
そして、前記レーザビームを照射するとき、単結晶シリコン基板１００を過熱することが望ましい。このように、単結晶シリコン基板１００を過熱することは、前記レーザビームを照射して非晶質シリコン膜１０８を相変化させるときに相変化の起こる部位における温度勾配を減少させるためである。具体的に、前記レーザビームを照射するとき、単結晶シリコン基板１００を約４００℃で過熱することができる。
このように、非晶質シリコン膜１０８にレーザビームを照射してそれの結晶構造を単結晶シリコンに変換させることで層間絶縁膜１０２及びエピタキシャルパターン膜１０６上に第１単結晶シリコン膜１１０が形成される。
しかし、相変化を通じて形成される第１単結晶シリコン膜１１０は、上部表面に突出した部位１１０ａを含む。具体的に、非晶質シリコン膜１０８がエピタキシャル膜パターン１０６の結晶構造である単結晶がシードとして作用して非晶質シリコン膜１０８の結晶構造が単結晶に変換するので、エピタキシャルパターン１０６の形成されている部位を中心に先に結晶化が行われるようになる。そのため、エピタキシャルパターン１０６間の部位には粒界が多く重なることによって表面の突出した形状を有するようになる。
このように、第１単結晶シリコン膜１１０は、表面の突出した形状を有するので、それの上部に半導体単位素子をすぐ形成することができない。そのため、第１単結晶シリコン膜１１０の表面を平坦化する後続過程が要求される。
図４を参照すると、第１単結晶シリコン膜１１０上に犠牲膜１１２を形成する。犠牲膜１１２は、後続研磨工程時に研磨阻止膜として用いられる。犠牲膜１１２は、第１単結晶シリコン膜１１０の表面プロファイルに沿って形成される。即ち、犠牲膜１１２は、第１単結晶シリコン膜１１０の表面上に均一の厚さに形成され、前記突出部位間のギャップ部位が埋め立てきれないように形成される。
犠牲膜１１２が１０Åより薄く形成されると、後続の研磨工程時に研磨阻止膜としての機能を果たしにくく、犠牲膜１１２が１０００Åより厚く形成されると、前記突出した部位の第１単結晶シリコン膜１１０の研磨速度が非常に遅くなるおそれがある。そのため、犠牲膜１１２は１０〜１０００Åの厚さに形成されることが望ましい。
犠牲膜１１２は、単結晶シリコンに対して高い研磨選択比を有する物質を用いて形成する。したがって、研磨工程時に犠牲膜１１２に比べて前記単結晶シリコンが更に速く研磨されるようにする。具体的に、犠牲膜１１２はシリコン酸化物またはシリコン窒化物を蒸着して形成することができる。
図５を参照すると、第１単結晶シリコン膜１１０の突出した部位及び犠牲膜の一部が除去されるように、第１単結晶シリコン膜１１０及び犠牲膜１１２を１次化学機械的研磨することで、第２単結晶シリコン膜１１４及び犠牲膜パターン１１２ａを形成する。
前記１次研磨工程を通じて第１単結晶シリコン膜１１０の突出した部位が主に除去されなければならない。そのため、前記１次研磨工程は犠牲膜１１２に比べて第１単結晶シリコン膜１１０の研磨率の高いスラリーを用いて工程を行わなければならない。
例えば、犠牲膜１１２がシリコン酸化物で形成された場合には、前記１次研磨工程時にシリカ研磨剤０．５〜２０重量％、アミン化合物０．００１〜１．０重量％、界面活性剤０．００１〜１．０重量％、及び余分の水を含み、ｐＨが８〜１２のスラリー組成物を用いることが望ましい。
具体的に、第１単結晶シリコン膜１１０の突出した表面部位には犠牲膜１１２が相対的に狭い部位に形成されている。また、研磨工程時に突出した部位に加えられる圧力が突出していない部位に加えられる圧力より更に大きい。そのため、第１単結晶シリコン膜１１０の突出した表面上に形成された犠牲膜１１２は前記第１次研磨工程中に容易に除去することができる。したがって、第１単結晶シリコン膜１１０の突出部位の多くが除去されるのである。
反面、第１単結晶シリコン膜１１０で突出されない部位は、犠牲膜１１２が相対的に広く形成されており、研磨時の圧力も相対的に小さい。そのため、第１単結晶シリコン膜１１０で突出しない部位に形成された犠牲膜１１２は、前記研磨工程の遂行中にほぼ除去されない。これによって、第１単結晶シリコン膜１１０で突出しない部位は、犠牲膜１１２によって覆われるようになってほぼ研磨されないようになる。
第１単結晶シリコン膜１１０の突出部位が第１単結晶シリコン膜１１０の最初の突出部位の高さの５％より低くなるように過度に前記１次工程を行うと、第１単結晶シリコン膜１１０の突出していない部位も一部除去される可能性がある。したがって、後続工程を行っても単結晶シリコン膜の表面の均一度が低くなり、不必要に単結晶シリコン膜が消耗されるおそれがある。
また、第１単結晶シリコン膜１１０の突出部位が第１単結晶シリコン膜１１０の最初突出部位の高さの５０％より高く残るように前記１次研磨工程を行うと、前記１次研磨工程の後にも前記突出した部位と突出しない部位との段差が多少大きくて、後続工程を行っても単結晶シリコン膜の表面の均一度が悪くなるおそれがある。したがって、前記第１次研磨工程は、第２単結晶シリコン膜１１４の突出部位１１４ａが第１単結晶シリコン膜１１０の最初突出部位１１０ａの高さの５〜５０％程度になるように行うことが望ましい。ここで、前記突出部位の高さは、第１単結晶シリコン膜１１０の突出していない平坦な上部面から突出部位の上部面までの高さを示す。
このように、前記１次研磨工程を通じて第１単結晶シリコン膜１１０の突出した部位が主に除去されるので、第２単結晶シリコン膜１１４の上部表面は第１単結晶シリコン膜１１０の上部面に比べて非常に平坦である。また、第１単結晶シリコン膜１１０から突出した部位が主に除去されるので、犠牲膜１１２を形成されない状態のまま研磨工程を行って平坦化工程を行う場合に比べて残っている第２単結晶シリコン膜１１４の厚さが非常に厚い。
図６を参照すると、第１研磨工程の後に残っている犠牲膜パターン１１２ａを除去する。
犠牲膜パターン１１２ａを除去するとき、第２単結晶シリコン膜１１４の表面損傷を最小化しなければならない。しかし、プラズマを用いる乾式エッチング工程を行って犠牲膜パターン１１２ａを除去する場合、第２単結晶シリコン膜１１４の表面にアタックが加えられる可能性がある。そのため、犠牲膜パターン１１２ａの除去は、湿式エッチング工程を通じて行うことが望ましい。一例として、犠牲膜パターン１１２ａがシリコン窒化物で形成された場合、リン酸を含むエッチング液で除去することができ、犠牲膜パターン１１２ａがシリコン酸化物で形成された場合、ＬＡＬエッチング液で除去することができる。
犠牲膜パターン１１２ａを除去すると、第１単結晶シリコン膜１１０に比べて突出部位の高さが非常に低くなった第２単結晶シリコン膜１１４が露出される。
図７を参照すると、第２単結晶シリコン膜１１４の表面を２次化学機械的研磨して平坦な上部面を有するチャンネルシリコン膜１１６を形成する。
前記第２次化学機械的研磨工程は、チャンネルシリコン膜１１６の表面粗さの二乗平均平方根が０．５〜５Åになるまで行われる。望ましくは、前記第２次化学的機械的研磨工程は、チャンネルシリコン膜１１６の表面粗さの二乗平均平方根の値が約０．５〜２Åになるまで行うことができる。
従来の方法では、第１単結晶シリコン膜１１０を形成した後、単に１回の化学機械的研磨工程を行って平坦なチャンネルシリコン膜を形成した。しかし、この場合には、第１単結晶シリコン膜１１０の突出した部位が完全に除去されるようにするために、第１単結晶シリコン膜１１０の突出しない部位も相当厚さで除去しなければならない。前記のように、化学機械的研磨工程時に第１単結晶シリコン膜１１０の除去量が非常に増加するため、前記チャンネルシリコン膜を形成するためには、第１単結晶シリコン膜１１０の厚さを非常に厚く形成しなければならない。しかし、第１単結晶シリコン膜１１０の厚さを増加させる場合、第１単結晶シリコン膜１１０に欠陥が増加するようになり、前記チャンネルシリコン膜に形成される半導体素子（即ち、ＭＯＳトランジスタ）の特性が劣化するようになる。
一方、従来の方法においては、突出した部位１１０ａを除去するために前記化学機械的研磨工程で研磨される厚さが増加することによって完成したチャンネルシリコン膜の厚さが非常に低くなる。前記チャンネルシリコン膜の厚さが低くなることによって前記チャンネルシリコン膜に形成されるトランジスタのオン電流が減少する問題が発生する。これに対しては後述する比較実験１を通じてわかる。
しかし、本実施例の方法によると、最初に形成された第１単結晶シリコン膜１１０の表面に除去量を減少させかつ突出しない部位を除去しないで平坦な上部面を有するチャンネルシリコン膜１１６を形成することができる。即ち、研磨によって除去される単結晶シリコン膜の厚さが減少するため、チャンネルシリコン膜１１６を形成するために最初に形成すべき第１単結晶シリコン膜１１０の厚さを減少させることができる。また、第１単結晶シリコン膜１１０の厚さが減少することによってチャンネルシリコン膜１１６の欠陥を減少させることができる。
（スタック型メモリ素子の製造方法）
図８から図１４は、本発明の一実施例によるスタック型メモリ素子の製造方法を説明するための断面図である。
図８を参照すると、単結晶シリコン基板２００上にシャロートレンチ素子分離工程を行い阻止分離膜２０２を形成する。前記工程によって下部のアクティブ領域が定義される。
前記下部アクティブ領域に該当する単結晶シリコン基板２００上に第１ゲート酸化膜２０４、第１ゲート電極２０６を含むゲート構造物２０８及び第１不純物領域２１０を形成する。その結果、単結晶シリコン基板２００上にはスイッチング素子である第１トランジスタが形成される。
具体的に、単結晶シリコン基板２００を酸化させることでシリコン酸化物からなる第１ゲート酸化膜２０４を形成する。第１ゲート酸化膜２０４上に第１導電膜（図示せず）を形成し、これをパターニングして第１ゲート電極２０６を形成する。前記第１導電膜をパターニングするために前記第１導電膜上に第１ハードマスクパターンを形成する工程を更に含むことができる。前記第１導電膜はＮ型不純物がドープされたポリシリコン物質で形成することができる。
第１ゲート電極２０６の両側に第１スペーサ２１２を形成する。第１スペーサ２１２、第１ゲート電極２０６の上部面及び単結晶シリコン基板２００上には後続工程でエッチング阻止膜として用いるための窒化膜ライナー（図示せず）を形成する。
第１ゲート電極２０６の両側の基板の下に不純物を注入した後、熱処理することでソース／ドレインに提供される第１不純物領域２１０を形成する。前記第１トランジスタがＮ型トランジスタである場合、不純物としてリン（Ｐ）または砒素（Ａｓ）を用いる。
図９を参照すると、単結晶シリコン基板２００上に前記第１トランジスタを埋没する第１層間絶縁膜２１４を形成する。具体的に、前記第１トランジスタを埋立てるようにシリコン酸化物のような絶縁物質を形成した後、その上部面が平坦になるよう前記絶縁物質の表面を研磨することで形成することができる。
第１層間絶縁膜２１４を部分的にエッチングして前記単結晶シリコン基板の表面を露出させる第１開口部２１６を形成する。具体的に、第１開口部２１６の底面には一部の第１不純物領域２１０が露出される。
その後、図４及び図５を参照して説明した工程に同一に行うことによって図１０に示した構造を形成する。
図１０を参照してより詳細に説明すると、第１開口部２１６内部を満たす第１エピタキシャルパターン２１８を形成する。第１エピタキシャル膜パターン２１８及び第１層間絶縁膜２１４上に非晶質シリコン膜（図示せず）を形成する。前記非晶質シリコン膜をレーザビームを用いて単結晶シリコンで相変化することで、表面に突出部位２２０ａを有する第１単結晶シリコン膜２２０を形成する。その後、第１単結晶シリコン膜２２０上に研磨素子膜として用いられる犠牲膜２２２を形成する。
図１１を参照すると、第１単結晶シリコン膜２２０の突出された部位２２０ａ及び犠牲膜２２２の一部が除去されるよう、第１単結晶シリコン膜２２０及び犠牲膜２２２を１次化学機械的研磨することで、突出した部位２２０ａの一部が残留する第２単結晶シリコン膜２２４及び犠牲膜パターン２２２ａを形成する。
前記第１研磨工程を通じて第１単結晶シリコン膜２２０の突出した部位２２０ａを主に除去しなければならない。そのため、前記１次研磨工程は前記犠牲膜に比べて第１単結晶シリコン膜２２０の研磨率の高いスラリーを用いて工程を行わなければならない。
例えば、犠牲パターン２２２ａがシリコン酸化物で形成された場合には前記１次研磨工程時にシリカ研磨剤０．５〜２０重量％、アミン化合物０．００１〜１．０重量％、界面活性剤０．００１〜１．０重量％、及び余分の水を含み、ｐＨが８〜１２のセリアスラリー組成物を用いることが望ましい。
前記１次研磨工程は、第２単結晶シリコン膜２２４の突出部位が第１単結晶シリコン膜２２０の最初突出部位の高さの５〜５０％程度になるように行うことが望ましい。
図１２を参照すると、犠牲膜パターン２２２ａを除去する。犠牲膜パターン２２２ａの除去は、湿式エッチング工程を通じて行うことが望ましい。その後、第２単結晶シリコン膜２２４の表面を２次化学機械的研磨して平坦な上部面を有するチャンネルシリコン膜２２６を形成する。
前記第２次化学機械的研磨工程は、チャンネルシリコン膜２２６の表面粗さの二乗平均平方根が０．５〜５Åになるまで行われる。望ましくは、前記２次化学的機械的研磨工程はチャンネルシリコン膜２２６の表面粗さの二乗平均平方根が約０．５〜２Åになるまで行うことができる。
図１３を参照すると、チャンネルシリコン膜２２６上に第２ハードマスクパターン（図示せず）を形成する。前記第２ハードマスクパターンは、パッド酸化膜パターン及びシリコン窒化膜パターンの積層された形状を有することができる。前記第２ハードマスクパターンは、チャンネルシリコン膜２２６で上部アクティブ領域になる部位をマスキングするように形成される。
前記第２ハードマスクパターンをエッチングマスクに用いてチャンネルシリコン膜２２６を異方性エッチングすることによってチャンネルシリコン膜パターン２２６ａを形成する。
チャンネルシリコン膜パターン２２６ａ上に第２トランジスタを形成する。具体的に、チャンネルシリコン膜パターン２２６ａ上に第２ゲート酸化膜２３０を形成する。また、前記第２ゲート酸化膜上に第２導電膜（図示せず）を形成し、前記第２導電膜をパターニングすることで第２ゲート電極２３２を形成する。前記第２ゲート電極の両側に露出されたチャンネルシリコン膜２２６ａに不純物を注入することでソース／ドレインに提供される第２不純物領域２３４を形成する。前記第２トランジスタは、前記第１トランジスタとは異なる導電型を有することができる。例えば、前記第２トランジスタがＰ型トランジスタである場合、第２不純物領域２３４を形成するための不純物としてホウ素（Ｂ）を用いる。
チャンネルシリコン膜パターン２２６ａ上に前記第２トランジスタを埋立てる第２層間絶縁膜２３６を形成する。
図１４を参照すると、第２層間絶縁膜２３６に第３ハードマスクパターン（図示せず）を形成する。前記第３ハードマスクパターンは、単結晶シリコン基板２００を露出させるコンタクトホールを形成するためのエッチングマスクとして用いられる。
前記ハードマスクパターンをエッチングマスクに用いて第２層間絶縁膜２３６、チャンネルシリコン膜２２６ａ及びエピタキシャル膜パターン（図示せず）を順次エッチングすることでコンタクトホール２３８を形成する。コンタクトホール２３８の側面にはチャンネルシリコン膜パターン２２６ａの側壁が露出されており、コンタクトホール２３８の底面には単結晶シリコン基板２００が露出されている。
コンタクトホール２３８の内部に導電物質を満たしてコンタクト２４０を形成する。コンタクト２４０は、前記第１トランジスタの一部の第１不純物領域２１０と前記第２トランジスタの一部の第２不純物領域２３４を互いに電気的に接続させる役割を果たす。
また、示していないが、前記第２トランジスタの第２不純物領域のみを電気的に接続する第２コンタクトホールを更に含むことができる。
前述した方法を通じて２層に積層された構造のトランジスタを形成することができる。本実施例では、単にトランジスタを形成する方法及びこれを電気的に接続させる方法について説明したが、これを応用して半導体メモリ素子を形成することができる。特に、本実施例による方法は、単位セル内に６つのトランジスタを含むＳＲＡＭ装置を形成するときに積極的に適用することができる。
また、説明していないが、前記第２層間絶縁膜上に図９から図１２で説明した工程を同一に行うことによって、前記第２層間絶縁膜上に平坦な上部面を有する第２チャンネルシリコン膜を更に形成することができる。これによって３層またはその以上に積層されたチャンネルシリコンパターンを含む半導体素子を形成することができる。
（チャンネル膜の厚さによるトランジスタの電流測定）
（実験例１）
基板上に２９．５ｎｍの厚さを有するチャンネルシリコン膜を形成し、前記シリコン膜上に第１トランジスタを形成した。
（実験例２）
基板上に２５．９ｎｍの厚さを有するチャンネルシリコン膜を形成し、前記チャンネルシリコン膜上に第２トランジスタを形成した。
（実験例３）
基板上に１９．６ｎｍの厚さを有するチャンネルシリコン膜を形成し、前記チャンネルシリコン膜上に第３トランジスタを形成した。
（実験例４）
基板上に１６．３ｎｍの厚さを有するチャンネルシリコン膜を形成し、前記チャンネルシリコン膜上に第４トランジスタを形成した。
（比較実験１）
実験例１から４に開示されている第１から第４トランジスタでターンオン状態の電流を測定して表１に示した。
Figure 2008166802
表１に示したように、チャンネルシリコン膜の厚さが約２０ｎｍ以下になる場合、前記チャンネルシリコン膜上に形成されるトランジスタのオン状態の電流が非常に減少する。これによって、前記チャンネルシリコン膜に形成されるトランジスタの動作速度が減少して、スタック型半導体装置の動作特性が劣化することがわかる。
（チャンネルシリコン膜の研磨量測定）
（実施例１）
図１から図３を参照して説明したことと類似の方法を行って基板上に第１単結晶シリコン膜を形成した。前記第１単結晶シリコン膜で突出しない部位は約５１６Åの厚さを有し、粗さの二乗平均平方根は約２４０Åであった。その後、実施例１の図４から図７で説明したような方法で前記第１単結晶シリコン膜を平坦化することによって二乗平均平方根（以下、ＲＭＳ）が５Åであるチャンネルシリコン膜を形成した。
（比較例１）
実施例１の図１から図３を参照して説明したような方法を行って基板上に第１単結晶シリコン膜を形成した。前記第１単結晶シリコン膜で突出しない部位は約５１６Åの厚さを有し、粗さの二乗平均平方根は約２４０Åであった。その後、前記第１単結晶シリコン膜に化学機械的研磨工程を行うことで、ＲＭＳが５Åであるチャンネルシリコン膜を形成した。即ち、比較例１の方法では、実施例１とは違って１回の化学機械的研磨工程のみを行い、犠牲膜を形成しなかった。
（比較例２）
実施例１の図１から図３に説明したような方法を行って基板上に第１単結晶シリコン膜を形成した。前記第１単結晶シリコン膜で突出しない部位は、約５１６Åの厚さを有し、粗さの二乗平均平方根は約２４０Åであった。その後、前記第１単結晶シリコン膜に化学機械的研磨工程を行うことでＲＭＳが９Åであるチャンネルシリコン膜を形成した。即ち、比較例２の方法では、実施例１とは異なって１回の化学機械的研磨工程のみを行い、犠牲膜を形成しなかった。
（比較実験２）
実施例１及び比較例１、２の方法によって基板上に形成されたチャンネルシリコン膜の厚さ、第１単結晶シリコン膜の研磨厚さを測定した。
また、実施例１及び比較例１、２の方法によって基板上に形成されたチャンネルシリコン膜において、基板の各領域別にチャンネルシリコン膜の厚さ範囲（ｔｈｉｃｋｎｅｓｓ ｒａｎｇｅ）を測定した。ここで、前記各領域別にチャンネルシリコン膜の厚さの範囲は最も厚い部位の厚さと最も薄い厚さとの差を示す。
Figure 2008166802
表２に示したように、実施例１によるとＲＭＳが５Åであるチャンネルシリコン膜を得るために前記第１単結晶シリコン膜を約１４６Åを研磨した。反面、比較例１によると、ＲＭＳが５Åであるチャンネルシリコン膜を取得するために前記第１単結晶シリコン膜を約１９８Åを研磨した。
即ち、実施例１の方法によってＲＭＳが５Åであるチャンネルシリコン膜を形成する場合、比較例１による従来の方法に比べて第１単結晶シリコン膜の研磨厚さを約５０Å減少させることができる。そのため、比較例１によって形成されたチャンネルシリコン膜より実施例１のチャンネルシリコン膜が約５０Å更に厚い。
また、比較例２によると、実施例１と類似な研磨厚さに前記第１単結晶シリコン膜を研磨する場合、チャンネルシリコン膜のＲＭＳが９Åである。
前記比較実験結果で示されるように、実施例１の方法によると、研磨厚さを減少しつつも平坦な上部面を有するチャンネルシリコン膜を形成することができる。そのため、前記チャンネルシリコン膜を十分厚く形成することができ、これによってスタック型半導体装置の動作特性を向上させることができる。
なお、実施例１によって形成されたチャンネルシリコン膜の基板位置別厚さの範囲は２９Åであり、比較例１によるとチャンネルシリコン膜の基板位置別厚さの範囲は４０Åであった。このように、実施例１の方法によって形成されたチャンネルシリコン膜は比較例１の方法によって形成されたチャンネルシリコン膜に比べて基板の領域別に厚さの差が大きく発生しなく、基板の全領域で非常に均一な厚さを有することがわかる。
前述したような本発明の実施例によると、単結晶シリコン膜のシリコン膜の研磨厚さが減少しつつも表面粗さの特性および厚さ均一性の優秀なチャンネルシリコン膜を形成することができる。そのため、前記チャンネルシリコン膜上に形成されるトランジスタの特性を向上させることができ、これによって高性能を有するスタック型メモリ装置を製造することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例によるチャンネル膜を有する半導体装置の製造方法において、チャンネルシリコン膜の形成方法を示す断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 本発明の一実施例による半導体素子の製造方法を説明するための断面図である。
符号の説明
１００：基板、１０２：層間絶縁膜、１０４：開口部、１０６：エピタキシャル膜パターン、１０８：非晶質シリコン膜、１１０：第１単結晶シリコン膜、１１２：犠牲膜、１１４：第２単結晶シリコン膜

Claims (20)

  1. 単結晶シリコン基板上に、上部表面から延長して突出した部位を含む単結晶シリコン膜を形成する段階と、
    前記単結晶シリコン膜の上部表面に犠牲膜を形成する段階と、
    前記突出した部位の多結晶シリコン膜及び犠牲膜の一部が除去されるように前記単結晶シリコン膜及び犠牲膜を１次研磨して前記突出した部位の一部が残留する単結晶シリコン膜及び犠牲膜パターンを形成する段階と、
    前記犠牲膜パターンを除去する段階と、
    前記単結晶シリコン膜を研磨して前記突出した部位に残留する一部分を除去し、平坦なチャンネルシリコン膜を形成する段階と、を含むことを特徴とするチャンネル膜を有する半導体装置の製造方法。
  2. 前記単結晶シリコン膜を形成する前に、
    単結晶シリコン基板の表面を部分的に露出させる開口部を有する絶縁膜パターンを形成する段階と、
    前記開口部の内部に単結晶シリコンパターンを形成する段階と、を更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記単結晶シリコンパターンは、前記開口部の底面に露出された基板をシードに用いる選択的エピタキシャル成長工程を通じて形成されることを特徴とする請求項２に記載のチャンネル膜を有する半導体装置の製造方法。
  4. 前記単結晶シリコン膜を形成する段階は、
    前記絶縁膜パターン及び単結晶シリコンパターン上に非晶質シリコン膜を形成する段階と、
    前記単結晶シリコンパターンをシードに用いて非晶質シリコン膜を結晶化して単結晶シリコンに相変化させる段階と、を含むことを特徴とする請求項２に記載のチャンネル膜を有する半導体装置の製造方法。
  5. 前記非晶質シリコン膜は、５００〜５０００Åの厚さに蒸着することを特徴とする請求項４に記載のチャンネル膜を有する半導体装置の製造方法。
  6. 前記相変化させる段階は、レーザビームを前記非晶質シリコン膜に照射することによって行われることを特徴とする請求項４に記載のチャンネル膜を有する半導体装置の製造方法。
  7. 前記犠牲膜は、１０〜１０００Åの厚さに形成されることを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  8. 前記犠牲膜は、シリコン酸化物またはシリコン窒化物を蒸着して形成することを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  9. 前記１次研磨は、前記犠牲膜に比べて前記単結晶シリコン膜の研磨率の高いスラリーを用いて行われることを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  10. 前記犠牲膜としてシリコン酸化物を形成する場合、前記１次研磨はシリカ研磨剤０．５〜２０重量％、アミン化合物０．００１〜１．０重量％、界面活性剤０．００１〜１．０重量％、及び余分の水を含み、ｐＨが８〜１２のスラリー組成物を用いることを特徴とする請求項９に記載のチャンネル膜を有する半導体装置の製造方法。
  11. 前記第２単結晶シリコン膜の突出部位が前記単結晶シリコン膜の最初突出の高さの５〜５０％が残るように前記第１研磨工程を行うことを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  12. 前記チャンネルシリコン膜の上部表面粗さの二乗平均平方根が０．５〜５Åになるまで前記第２研磨工程を行うことを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  13. 前記犠牲膜パターンを除去する工程は、湿式エッチング工程を通じて行われることを特徴とする請求項１に記載のチャンネル膜を有する半導体装置の製造方法。
  14. 単結晶シリコン基板上に前記基板表面を部分的に露出させる開口部を有する絶縁膜パターンを形成する段階と、
    前記開口部の内部を満たすように単結晶シリコンを成長させて前記開口部の内部に単結晶シリコンパターンを形成する段階と、
    前記絶縁膜パターン及び単結晶パターン上に上部の表面から延長して突出した部位を含む単結晶シリコン膜を形成する段階と、
    前記単結晶シリコン膜の上部表面に犠牲膜を形成する段階と、
    前記突出した部位の単結晶シリコン膜及び犠牲膜の一部が除去されるように前記単結晶シリコン膜及び犠牲膜を１次研磨して前記突出した部位の一部が残留する単結晶シリコン膜及び犠牲膜パターンを形成する段階と、
    前記犠牲膜を除去する段階と、
    前記突出した部位の一部が残留する単結晶シリコン膜を研磨して平坦なチャンネルシリコン膜を形成する段階と、
    前記チャンネルシリコン膜上に上部トランジスタを形成する段階と、を含むことを特徴とする半導体素子の製造方法。
  15. 前記層間絶縁膜を形成する前に、前記単結晶シリコン基板上に下部トランジスタを形成する段階を更に含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記１次研磨は、前記犠牲膜に比べて前記第１単結晶シリコン膜の研磨率の高いスラリーを用いて行われることを特徴とする請求項１４に記載の半導体素子の製造方法。
  17. 前記単結晶シリコン膜の突出部位が前記第１単結晶シリコン膜の最初突出した高さの５〜５０％が残るように前記第１研磨工程を行うことを特徴とする請求項１４に記載の半導体素子の製造方法。
  18. 前記チャンネルシリコン膜の上部表面の粗さ二乗平均平方根が０．５〜５Åになるまで前記第２研磨工程を行うことを特徴とする請求項１４に記載の半導体素子の製造方法。
  19. 表面から突出した部位を有する単結晶半導体層を半導体基板上に形成する段階と、
    前記突出した部位の一部が除去されるように第１研磨工程を前記単結晶半導体層に行って前記突出した部位の一部が残留する単結晶半導体層を形成する段階と、
    第１研磨工程と異なる第２研磨工程を行って前記残留する突出した部位を除去して均一の厚さを有する平坦な単結晶半導体層を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
  20. 第１研磨工程は、
    前記単結晶半導体層上に犠牲膜を形成する段階と、
    前記犠牲膜をエッチング阻止膜に用いて前記突出した部位を主に除去するように第１研磨工程を行って前記突出した部位に隣接する前記単結晶半導体層の表面に犠牲膜パターンを形成する段階と、
    第２研磨工程を行う前に、前記犠牲膜パターンを除去する段階と、を含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
JP2007336416A 2006-12-27 2007-12-27 チャンネル膜を有する半導体装置の製造方法 Active JP5291929B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0134399 2006-12-27
KR1020060134399A KR100829616B1 (ko) 2006-12-27 2006-12-27 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법

Publications (3)

Publication Number Publication Date
JP2008166802A true JP2008166802A (ja) 2008-07-17
JP2008166802A5 JP2008166802A5 (ja) 2011-01-27
JP5291929B2 JP5291929B2 (ja) 2013-09-18

Family

ID=39510064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007336416A Active JP5291929B2 (ja) 2006-12-27 2007-12-27 チャンネル膜を有する半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7678625B2 (ja)
JP (1) JP5291929B2 (ja)
KR (1) KR100829616B1 (ja)
CN (1) CN101256960A (ja)
DE (1) DE102007063551A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099335A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US7981778B2 (en) * 2009-07-22 2011-07-19 Applied Materials, Inc. Directional solid phase crystallization of thin amorphous silicon for solar cell applications
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7964916B2 (en) * 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9202788B2 (en) * 2013-10-02 2015-12-01 Taiwan Semiconductor Manufacturing Company Limited Multi-layer semiconductor device structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015155656A1 (en) * 2014-04-11 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US10510622B1 (en) * 2018-07-27 2019-12-17 Globalfoundries Inc. Vertically stacked complementary-FET device with independent gate control
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166839A (ja) * 1991-10-17 1993-07-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08255916A (ja) * 1995-03-16 1996-10-01 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH1131823A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11251599A (ja) * 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146078B2 (ja) 1992-10-21 2001-03-12 島久薬品株式会社 微生物を培養する装置
JP3389022B2 (ja) 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
US6162368A (en) * 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
KR100761346B1 (ko) 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
KR100663349B1 (ko) 2004-02-24 2007-01-02 삼성전자주식회사 선택적 에피택시얼 성장 기술 및 부분 평탄화 기술을사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들
KR100718265B1 (ko) * 2005-05-23 2007-05-14 삼성전자주식회사 반도체 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166839A (ja) * 1991-10-17 1993-07-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH08255916A (ja) * 1995-03-16 1996-10-01 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH1131823A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11251599A (ja) * 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099335A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8653520B2 (en) 2010-02-12 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20080160726A1 (en) 2008-07-03
JP5291929B2 (ja) 2013-09-18
KR100829616B1 (ko) 2008-05-14
US7678625B2 (en) 2010-03-16
CN101256960A (zh) 2008-09-03
DE102007063551A1 (de) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5291929B2 (ja) チャンネル膜を有する半導体装置の製造方法
US11380589B2 (en) Selective removal of semiconductor fins
TWI396252B (zh) 提供電性隔離之方法及包含該方法之半導體結構
US8741758B2 (en) Cross-hair cell wordline formation
KR101718191B1 (ko) 핀형 전계효과 트랜지스터 구조체와 그 형성방법
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
JP2001057427A (ja) 垂直トランジスタを製造する方法
TW201210001A (en) Enhanced capacitance deep trench capacitor for eDRAM
CN108630691B (zh) 三维存储器及其制造方法
TW200830430A (en) Method for fabricating semiconductor device with recess gate
JP2007299991A (ja) 半導体装置及びその製造方法
US8419853B2 (en) Stacked semiconductor device and related method
KR100455725B1 (ko) 반도체소자의 플러그 형성방법
US8933509B2 (en) Semiconductor device and method for fabricating the same
US7898025B2 (en) Semiconductor device having recess gate
KR100839351B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
US8552494B2 (en) Semiconductor devices including elevated source and drain regions
KR100525912B1 (ko) 반도체 소자의 제조 방법
JP2006501667A (ja) 分離材料で満たされた溝より成るフィールド分離領域を有する半導体装置の製造方法
KR19990029403A (ko) 3차원 디바이스 레이아웃
CN115732314A (zh) 多晶薄膜的制备方法
JPH11251423A (ja) 半導体素子の隔離方法
JP2007201400A (ja) 半導体素子の製造方法
KR20070026929A (ko) 스택형 반도체 소자의 제조 방법
KR20070069368A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Ref document number: 5291929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250