CN101256960A - 包括沟道层的半导体器件的制造方法 - Google Patents

包括沟道层的半导体器件的制造方法 Download PDF

Info

Publication number
CN101256960A
CN101256960A CNA2007101691543A CN200710169154A CN101256960A CN 101256960 A CN101256960 A CN 101256960A CN A2007101691543 A CNA2007101691543 A CN A2007101691543A CN 200710169154 A CN200710169154 A CN 200710169154A CN 101256960 A CN101256960 A CN 101256960A
Authority
CN
China
Prior art keywords
layer
monocrystalline silicon
glossing
silicon layer
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101691543A
Other languages
English (en)
Inventor
林钟欣
洪昌基
尹普彦
尹煋圭
崔锡宪
韩相晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101256960A publication Critical patent/CN101256960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种包含沟道层的半导体器件的制造方法，其包括在半导体衬底上形成单晶半导体层。该单晶半导体层具有从其表面延伸的突起。对单晶半导体层执行第一抛光工艺以除去部分突起，使得单晶半导体层包括突起的保留部分。执行不同于第一抛光工艺的第二抛光工艺以除去突起的保留部分并定义具有基本均匀厚度的大致平坦的单晶半导体层。在单晶半导体层上形成牺牲层并用作第一抛光工艺的抛光停止以定义牺牲层图案，该牺牲层图案可以在第二抛光工艺之前移除。也论述了堆叠半导体存储器件的相关制造方法。根据本发明，形成具有改善表面粗糙特性和大致均匀厚度的硅沟道层，因而，形成在硅沟道层上的晶体管可以具有改善的特性。

Description

包括沟道层的半导体器件的制造方法
技术领域
本发明涉及半导体器件，更具体的，涉及半导体器件中沟道层的形成方法。
背景技术
在半导体器件中，为了实现更高的集成度，可以减小形成在芯片上的图案的尺寸和/或相邻图案之间的距离。当减小图案的尺寸时，图案具有增加的电阻。因而，通过减小图案尺寸来提高集成度具有局限性。因此，为了实现更高的集成度研发了其中在衬底上堆叠单位元件(例如金属-氧化物-半导体(MOS)晶体管)的堆叠半导体器件，代替减小图案尺寸。
更具体地说，因为SRAM器件的单元包括六个晶体管，因此静态随机存储器(SRAM)器件可以具有相对大的单元尺寸。当单元尺寸增加时，制造在衬底上的芯片的数量可能降低，由此可能增加了SRAM器件的制造成本。因此，包含在单元中的晶体管可以垂直地堆叠以便SRAM器件中的单元可以具有小尺寸。
用作沟道的单晶硅层可以形成在用于形成堆叠存储器件的单晶硅衬底上。为了使单晶硅层用作晶体管中的沟道，该单晶硅层可以包括相对少的晶体缺陷。另外，单晶硅层可以具有相对平坦的上表面以使得单晶硅层上的图案不会倾斜。
Kobayashi的美国专利No.5,494,823公开了形成单晶硅层的方法。根据美国专利No.5,494,823，在单晶硅衬底上形成非晶硅层，并且在大约600℃至大约620℃的温度下热处理非晶硅层以转变为单晶硅层。当形成非晶硅层时，使用氮气。
然而，当通过热处理将非晶硅层转变为单晶硅层时，会在单晶硅层的上部上形成突起以致单晶硅层具有相对差的表面粗糙度特性。因而，一些最近的研究集中在研发具有基本平坦的上表面的单晶硅的形成方法。例如，日本专利公开No.1998-106951公开了通过氧化单晶硅层的顶表面以形成氧化层以及随后除去氧化层来形成具有高平整度的单晶硅层的方法。然而，通过日本专利公开No.1998-106951公开的方法不能完全地除去单晶硅层上部上的突起。
发明内容
本发明的一些实施例提供了相对于通过传统方法形成的硅沟道层具有较少的晶体缺陷和改善的粗糙特性的硅沟道层的形成方法。本发明的一些实施例还提供了包括上述硅沟道层的堆叠半导体器件的制造方法。
根据本发明的一些实施例，在包含沟道层的半导体器件的制造方法中，在单晶硅衬底上形成单晶硅层。单晶硅层包括从其表面延伸的突起。在单晶硅层上形成牺牲层。在第一抛光工艺中除去部分的牺牲层和单晶硅层的部分突起以定义牺牲层图案和突起的保留部分。除去牺牲层图案。在第二抛光工艺中平坦化第二单晶硅层的表面以除去突起的保留部分并定义出基本平坦的硅沟道层。
在一些实施例中，在形成单晶硅层之前，在单晶硅衬底上形成绝缘夹层，该绝缘夹层具有通过其延伸的开口。该开口可以暴露单晶硅衬底的表面。可以在单晶硅衬底的暴露表面上形成单晶硅图案以填充该开口。
在其他的实施例中，可以通过使用单晶硅衬底的暴露表面作为籽晶的选择性外延生长(SEG)工艺形成单晶硅图案。
在一些实施例中，形成单晶硅层可以包括在绝缘夹层和单晶硅图案上形成非晶硅层，并使用单晶硅图案作为籽晶结晶该非晶硅层以形成单晶硅层。
在其他的实施例中，可以将非晶硅层形成为约
Figure A20071016915400061
至约
Figure A20071016915400062
的厚度。
在一些实施例中，可以通过在非晶硅层上扫描激光束来使非晶硅层结晶。
在其他的实施例中，可以将牺牲层形成为约
Figure A20071016915400063
至约
Figure A20071016915400064
的厚度。
在一些实施例中，牺牲层可以由氧化硅和/或氮化硅形成。
在其他实施例中，可以使用对于单晶硅层具有比牺牲层更高抛光速率的浆料来执行第一抛光工艺。
在一些实施例中，可以使用包含重量百分比大约0.5％至大约20％的硅石研磨剂、重量百分比大约0.001％至大约1.0％的胺化合物、和/或重量百分比大约0.001％至大约1.0％的表面活性剂和水的浆料执行第一抛光工艺。当牺牲层包括氧化硅时，该浆料可以具有大约8至大约12的pH值。
在其他的实施例中，可以执行第一抛光工艺直到单晶硅层的突起的保留部分为突起的初始高度的大约5％至大约50％。
在一些实施例中，可以执行第二抛光工艺直到硅沟道层具有大约
Figure A20071016915400071
至大约
Figure A20071016915400072
的表面粗糙度RMS。
在其他的实施例中，可以通过湿法蚀刻工艺除去牺牲层图案。
根据本发明的其他实施例，在堆叠存储器件的制造方法中，在单晶硅衬底上形成绝缘夹层，该绝缘夹层具有通过其延伸的开口。该开口暴露单晶硅衬底的表面。在单晶硅衬底的暴露表面上形成单晶硅图案以填充开口。在绝缘夹层和单晶硅图案上形成单晶硅层。单晶硅层包括从其表面延伸的突起。在单晶硅层上形成牺牲层。在第一抛光工艺中除去部分的牺牲层和单晶硅层的部分突起以定义牺牲层图案和突起的保留部分。除去牺牲层图案。在第二抛光工艺中平坦化单晶硅层的表面以除去突起的保留部分并定义出基本平坦的硅沟道层。在硅沟道层上形成晶体管。
在一些实施例中，在单晶硅衬底上形成绝缘夹层之前，可以在单晶硅衬底上形成第二晶体管。
在其他实施例中，形成第一单晶硅层可以包括在绝缘夹层和单晶硅图案上形成非晶硅层，并使用单晶硅图案作为籽晶结晶该非晶硅层以形成单晶硅层。
在一些实施例中，可以通过在非晶硅层上扫描激光束来执行非晶硅层结晶。
在其他实施例中，可以使用对于单晶硅层具有比牺牲层更高抛光速率的浆料来执行第一抛光工艺。
在一些实施例中，可以执行第一抛光工艺直到单晶硅层的突起的保留部分为突起的初始高度的大约5％至大约50％。
在其他实施例中，可以执行第二抛光工艺直到硅沟道层具有大约
Figure A20071016915400073
至大约的表面粗糙度RMS。
根据本发明的再一个实施例，在半导体器件的制造方法中，在半导体衬底上形成单晶半导体层。单晶半导体层具有从其表面延伸的突起。对单晶半导体层执行第一抛光工艺以除去部分突起以便单晶半导体层包括突起的保留部分。执行不同于第一抛光工艺的第二抛光工艺以除去突起的保留部分并定义具有基本均匀厚度的大致平坦的单晶半导体层。
在一些实施例中，可以在单晶半导体层上形成牺牲层，以及可以使用牺牲层作为抛光停止层执行第一抛光工艺以除去大多数突起并在邻近突起的保留部分的单晶半导体层的表面上定义牺牲层图案。可以在执行第二抛光工艺之前除去牺牲层图案。
因而，根据本发明的一些实施例，即使在形成硅沟道层的抛光工艺中可以除去相对薄的单晶硅层的相对小的部分，也可以形成具有改善表面粗糙特性和大致均匀厚度的硅沟道层。因而，形成在硅沟道层上的晶体管可以具有改善的特性，并且具有上述晶体管的堆叠存储器件可以具有改善的性能。因此，根据本发明的一些实施例，使用双掩膜图案可以简单地形成精细图案并可以减少精细图案中的缺陷生成，从而在制造半导体器件中可以采用本发明的一些实施例。
附图说明
图1-7为说明根据本发明的一些实施例的硅沟道层的形成方法的截面图；以及
图8-14是说明根据本发明的一些实施例的堆叠存储器件的制造方法的截面图。
具体实施方式
在下文参照附图更全面地描述本发明，其中显示本发明的示范性实施例。然而，可以用许多不同的形式实施本发明，不应当解释为局限于在此阐明的实施例。相反，提供这些示范性实施例以便本公开充分和完整，并完全地将本发明的范围传达给本领域的技术人员。在附图中，为了清楚起见，可以夸大层和区的尺寸和相对尺寸。
应当理解当将元件或层称作在另一元件或层上，连接到另一元件或层，或耦合到另一元件或层时，可以是直接在另一元件或层上，直接连接到另一元件或层，或直接耦合到另一元件或层，或者可以存在插入元件或层。相反地，当将一个元件称作直接在另一元件或层上，直接连接到另一元件或层，或耦合到另一元件或层，则不存在插入元件或层。全文中，相同的数字表示相同的元件。如这里使用的，术语“和/或”包括相关列表条目的一个或多个的任意和全部组合。
可以理解，尽管这里可以使用术语第一、第二、第三等描述不同的元件、组件、区、层和/或部分，但这些元件、组件、区、层和/或部分不限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区分开来。因而，在不脱离本发明教导的情况下，下面论述的第一元件、组件、区域、层或部分可以称作第二元件、组件、区域、层或部分。
为了易于描述在此使用空间相对术语，例如“在...之下”、“在...下面”、“下面”、“在...之上”、“上面”等来描述附图中说明的一个元件或特征与另一元件或特征的相互关系。可以理解空间相对术语用于包含除附图指示的方位之外使用或工作中的器件的不同方位。例如，如果倒置附图中的器件，描述为在另一元件或部件下面或之下的元件则定位为在另一元件或部件之上。因而，示范性术语“在...之下”包含在...之上和在...之下两个方位。可以另外定位(旋转90度或其他方位)器件以及这里使用的空间相对描述符可以按照前面描述解释。
这里使用的术语仅仅是描述具体示范实施例的目的并且并不是限制本发明。如这里所述，单数形式“一”、“一个”、“该”也包含复数形式，除非上下文以其他方式清楚地指出。还应当理解当用于说明书的术语“包含”和/或“包含”说明描述的特征、整体、步骤、操作、元件、和/或组件的存在，但不排除一个或更多的其他特征、整体、步骤、操作、元件、组件、和/或其组合的存在或增加。
在下文参照截面图描述本发明的示范性实施例，截面图是本发明的理想示范性实施例(和中间结构)的示意图。同样地，由于，例如，制造技术和/或容许偏差产生的图示形状的变化是可预期的。因而，本发明的示范性实施例不应当解释为局限于在此描述的区域的具体形状，而是包括由于，例如，制造导致的形状的偏差。例如，描述为矩形的注入区典型地具有倒圆的或弯曲特征和/或在其边缘的注入浓度的梯度而不是从注入区到非注入区的二元变化。同样地，通过注入形成的埋入区可能导致在埋入区与通过其进行注入的表面之间的区域中产生一些注入。因而，图示的区域实际上是示意性的并且他们的形状不解释为说明器件的区域的实际形状和对本发明的范围的限定。
除非另有限定，这里使用的全部术语(包括技术和科学术语)具有与本领域普通技术人员通常理解相同的含义。还应当理解将术语，例如通常使用的字典中定义的那些术语，解释为具有与相关上下文意义一致的含义并且不按照理想的或极度正式的意义解释，除非在此清楚地如此限定。
下面，参照附图详细解释本发明。
图1-7是说明根据本发明的一些实施例的硅沟道层的形成方法的截面图。
参照图1，在包含单晶硅的衬底100上形成绝缘夹层102。可以通过使用氧化硅的化学气相沉积(CVD)工艺形成绝缘夹层102。例如，使用氧化硅例如高等离子体密度化学气相沉积(HDP-CVD)氧化物、硼磷硅酸盐玻璃(BPSG)氧化物、未掺杂的硅酸盐玻璃(USG)氧化物、玻璃上旋涂(SOG)氧化物、磷硅酸盐玻璃(PSG)氧化物等形成绝缘夹层102。这些可以单独或结合使用。
通过蚀刻工艺部分地除去绝缘夹层102以形成暴露衬底100的上部的开口104。当形成开口104时，可以在衬底100的暴露部分上形成自然氧化物。可以执行使用氢氟酸(HF)溶液的湿法处理工艺以除去衬底100上的自然氧化物层。
参照图2，执行使用衬底100的暴露的上部作为其中生长单晶硅的籽晶的选择性外延生长(SEG)工艺，由此形成填充开口104的外延层图案106。
当在低于大约750℃的温度执行SEG工艺时，外延层图案106不能容易地生长。当在超过大约1250℃的温度执行SEG工艺时，不能够容易地执行外延层图案106的控制生长。因而，可以在大约750℃至大约1250℃的温度执行SEG工艺。例如，在一些实施例中，可以在大约800℃至大约900℃的温度执行SEG工艺。
用于形成外延层图案106的反应气体可以包括硅源气体。硅源气体的实例可以包括四氯化硅(SiCl4)气体、硅烷(SiH4)气体、二氯硅烷(SiH2Cl2)气体、三氯硅烷(SiHCl3)气体等。可以单独或组合使用它们。
在绝缘夹层102和外延层图案106上形成非晶硅层108。可以通过CVD工艺形成非晶硅层108。当非晶硅层108形成为具有小于大约
Figure A20071016915400101
的厚度时，从非晶硅层108连续形成的硅沟道层116(见图7)可能没有足够的厚度来可靠地用作沟道层。另外，当非晶硅层108形成为具有超过大约
Figure A20071016915400102
的厚度时，硅沟道层116可能具有更大的缺陷密度。因而，将非晶硅层108形成为具有大约
Figure A20071016915400111
至大约
Figure A20071016915400112
的厚度。然而，在一些实施例中，非晶硅层108可以具有不包含在基于硅沟道层116的理想厚度的上述厚度范围内的厚度。
参照图3，将非晶硅层108相变为单晶硅层，以便可以形成第一单晶硅层110。在本发明的示范实施例中，将激光束照射在非晶硅层108上，以便非晶硅层108可以转变为第一单晶硅层110。
更具体地，将激光束照射在非晶硅层108上以便非晶硅层108可以基本熔化。因此，固相非晶硅层108可以转变为液相非晶硅层(未示出)。具有单晶硅的外延层图案106用作液相非晶硅层的籽晶，以便液相非晶硅层可以转变为单晶硅层，即，第一单晶硅层110。即使固相非晶硅层108已经转变为液相非晶硅层，液相非晶硅层也不会流下，因为非晶硅层108的相变和晶体结构变化可能仅需要几纳秒。
可以照射激光束以将固相非晶硅层108加热到固相非晶硅层108可以转变为液相非晶硅层的温度。例如，激光束可以照射在固相非晶硅层108上以达到非晶硅的熔点，即，大约1410℃。
在本发明的示范实施例中，受激准分子激光束可以照射在非晶硅层108上。因为在扫描工艺中激光束可以照射相对短的时间，因此可以通过扫描工艺对非晶硅层108照射激光束。
当激光束照射在非晶硅层108上时单晶硅衬底100也可能被加热。加热单晶硅衬底100可以降低在激光束照射工艺中产生相变处的一部分非晶硅层108的温度梯度。例如，在激光束照射工艺中可以将单晶硅衬底100加热到大约400℃的温度。
如上所述，通过将激光束照射到非晶硅层108上以转变其晶体结构而将非晶硅层108转变为绝缘夹层102和外延层图案106上的第一单晶硅层110。
通过相变形成的第一单晶硅层110包括从第一单晶硅层110的顶表面突出的多个突起110a。更具体地，邻近具有单晶硅结构并用作籽晶的外延层图案106的部分非晶硅层108首先结晶，因而外延层图案106之间的部分非晶硅层108可以具有突起110a，因为许多结晶晶粒堆积在其中。
因为单晶硅层110具有突起110a，所以单位元件不能直接形成在第一单晶硅层110上。因而，可能需要单晶硅层110的顶表面平坦化。
参照图4，在单晶硅层110上形成牺牲层112。牺牲层112可以在随后抛光工艺中用作抛光停止层。牺牲层112共形地形成在单晶硅层110的顶表面上。也就是说，牺牲层112形成在单晶硅层110上以具有基本均匀的厚度并没有完全填满突起110a之间的空间。
当牺牲层112具有小于大约
Figure A20071016915400121
的厚度时，牺牲层112不能用作抛光停止层。当牺牲层112具有大于大约
Figure A20071016915400122
的厚度时，第一单晶硅层110的突起110a可能被抛光得很慢。因而，将牺牲层112可以形成为大约
Figure A20071016915400123
至大约
Figure A20071016915400124
的厚度。
可以使用对单晶硅具有抛光选择性的材料形成牺牲层112。在本发明的示范实施例中，可以使用比单晶硅更慢抛光的材料形成牺牲层112。例如，可以通过使用氧化硅或氮化硅的沉积工艺形成牺牲层112。
参照图5，通过第一抛光工艺除去突起110a的一部分和突起110a上的牺牲层112的一部分，以便形成包含突起110a的保留部分和保留的牺牲层图案112a的第二单晶硅层114。第一抛光工艺可以包括化学机械抛光(CMP)工艺和/或回蚀刻(etch back)工艺。
在第一抛光工艺中首先除去部分的突起110a，而不是牺牲层112。例如，在第一抛光工艺中可以使用抛光第一单晶硅层110比牺牲层112程度更大的浆料。更具体地，当牺牲层112包括氧化硅时，在第一抛光工艺中可以使用包含重量百分比大约0.5％至大约20％的硅石研磨剂、重量百分比大约0.001％至大约1.0％的胺化合物、和/或重量百分比大约0.001％至大约1.0％表面活性剂和水的浆料。该浆料可以具有大约8至大约12的pH值。
突起110a上的牺牲层112的第一部分具有比突起110a之间的牺牲层112的第二部分(即，其下没有形成突起110a)小的面积。另外，施加于牺牲层112的第一部分的压力可以大于施加于牺牲层112的第二部分的压力，因为，突起部分的压力可以一般大于基本平坦的部分。因而，通过第一抛光工艺可以更容易地除去突起110a上的牺牲层112的第一部分。结果，可以几乎完全除去第一单晶硅层110的突起110a。
牺牲层112的第二部分相对宽地形成在不是垂直突出的第一单晶硅层110的突起上，并可以在其上施加相对低压力。因而，在第一抛光工艺中可以几乎不除去突起110a之间的牺牲层112的第二部分。结果，在第一抛光工艺中可以相对小地对没有突出并且被牺牲层112的第二部分覆盖的第一单晶硅层110抛光。
当通过第一抛光工艺对突起110a抛光到小于初始高度的大约5％时，可以除去没有突出的部分的第一单晶硅层110。结果，即使执行随后工艺，第二单晶硅层114也可能具有相对差的平坦度/厚度均匀性。另外，部分的第一单晶硅层110可能被不必要地除去从而降低第二单晶硅层114的厚度。当通过第一抛光工艺将突起110a抛光到大于大约初始高度的50％时，由于保留的突起110a与没有突出的第一单晶硅层110的部分之间的高度差，即使执行随后工艺，第二单晶硅层114也可能具有相对差的平坦度/厚度均匀性。因而，根据本发明的一些实施例，在第一抛光工艺中，可以将突起110a降低到初始高度的大约5％至大约50％。这里，突起110a的高度指的是从没有突出的第一单晶硅层110的部分的顶表面到突起110a的峰值的高度。
因为可以通过第一抛光工艺除去第一单晶硅层110的大部分突起110a，所以第二单晶硅层114可以具有比第一单晶硅层110更平的顶表面。此外，其上具有牺牲层112的第二单晶硅层114可以具有比不使用牺牲层112形成的单晶硅层更大的厚度，因为通过上述第一抛光工艺可以基本上除去突起110a。
参照图6，从第二单晶硅层114除去在第一抛光工艺之后保留的牺牲层图案112a。采用使得对第二单晶硅层114的顶表面的破坏较小和/或降低至最小的方式可以除去牺牲层图案112a。例如，当执行干法蚀刻工艺除去牺牲层图案112a时，可能破坏第二单晶硅层114的顶表面。因而，在本发明的一些实施例中，可以通过对第二单晶硅层114的顶表面的破坏减小和/或降低至最小的湿法蚀刻工艺除去牺牲层图案112a。例如，当牺牲层图案112a包括氮化硅时，包括磷酸的蚀刻溶液可以用于除去牺牲层图案112a。另外，当牺牲层图案112a包括氧化硅时，包括内毒素检测(Limulus Amebocyte Lysate，LAL)溶液的蚀刻溶液可以用于除去牺牲层图案112a。
当从第二单晶硅层114除去牺牲层图案112a时，第二单晶硅层114可以包括具有远远低于第一单晶硅层110的突起110a的高度的突起。
参照图7，通过第二抛光工艺抛光第二单晶硅层114的顶表面，以便可以形成具有基本平坦的上表面的硅沟道层116。在本发明的一些实施例中，可以通过CMP工艺和/或回蚀刻工艺执行第二抛光工艺。
可以执行第二抛光工艺直到硅沟道层116具有大约
Figure A20071016915400131
至大约
Figure A20071016915400132
的表面粗糙度均方根(RMS)。在一些实施例中，可以执行第二抛光工艺直到硅沟道层116具有大约
Figure A20071016915400141
至大约
Figure A20071016915400142
的表面粗糙度RMS。
在传统方法中，仅可以执行一次用于平坦化第一单晶硅层110的CMP工艺。如此，为了完全地从第一单晶硅层110除去突起110a，不仅可能除去第一单晶硅层110的突起110a，而且可能除去第一单晶硅层110的非突起部分。因而，可以将第一单晶硅层110初始形成具有相对大的厚度以便在抛光工艺之后硅沟道层116具有预定的厚度，因为在抛光工艺中可能除去第一单晶硅层110的相当大的部分。然而，当第一单晶硅层110具有相对大的厚度时，单晶硅层110可能具有数量增加的缺陷。因而，根据上述传统方法，例如形成在硅沟道层116上的MOS晶体管的单位元件可能具有较差的工作特性。
另外，在一些传统方法中，由于抛光第一单晶硅层110除去突起110a，所以硅沟道层116可能具有相对薄的厚度。在这种情况下，可能降低形成在硅沟道层116上的晶体管的导通电流，如参照下面的比较例进一步论述的。
根据本发明的一些实施例，可以在基本上不除去第一单晶硅层110的非突起部分的情况下形成具有基本平坦顶表面的硅沟道层116。可以将抛光以形成硅沟道层116的第一单晶硅层110初始形成为相对小和/或其他理想厚度，因为在随后的抛光工艺中很少除去第一单晶硅层110。另外，因为第一单晶硅层110形成为相对小的厚度，所以硅沟道层116可以具有降低的缺陷密度。
图8-14是说明根据本发明的一些实施例的堆叠存储器件的制造方法的截面图。
参照图8，例如通过浅沟槽隔离(STI)工艺在单晶硅衬底200上形成隔离层202，由此定义下部有源区。
在单晶硅衬底200的下部有源区上形成包含第一栅绝缘层图案204和第一栅电极206的第一栅结构208，和第一杂质区210。结果，在单晶硅衬底200上形成用作开关器件的第一晶体管。在本发明的一些实施例中，在单晶硅衬底200上形成多个晶体管。
更具体地，氧化单晶硅衬底200的上部以形成包含氧化硅的第一栅绝缘层。在第一栅绝缘层上形成第一导电层。图案化第一栅绝缘层和第一导电层以形成连续堆叠在单晶硅衬底200上的第一栅绝缘层204和第一栅电极206。为了图案化第一导电层和第一栅绝缘层可以进一步执行在第一导电层上形成第一硬掩膜(未显示)的工艺。使用掺杂n型杂质的多晶硅形成第一导电层。
在栅电极206的侧壁上形成第一间隙壁212。在第一间隙壁212、第一栅电极206和单晶硅衬底200上形成在随后工艺中用作蚀刻停止层的衬垫。可以使用氮化物形成衬垫。
在将杂质注入到邻近第一栅电极206的单晶硅衬底200的上部之后，在单晶硅衬底200的上部执行热处理以形成第一杂质区210。当第一晶体管是n型晶体管时，杂质可以包括磷(P)、砷(As)等。
参照图9，在单晶硅衬底200上形成第一绝缘夹层214以覆盖第一晶体管。更具体地，在单晶硅衬底200上形成绝缘层以覆盖第一晶体管之后，平坦化绝缘层的顶表面。因而，可以在单晶硅衬底200上形成覆盖第一晶体管的第一绝缘夹层214。
部分的除去第一绝缘夹层214以形成贯穿其中的第一开口216。第一开口216可以暴露单晶硅衬底200的上部。更具体地，第一开口216可以暴露单晶硅衬底200的第一杂质区210的上部。
执行与根据图4和5所示基本相似的工艺，从而形成图10所示的结构。
更具体地，参照图10，在第一杂质区210的暴露的上部上形成第一外延层图案218以填充第一开口216。在第一外延层图案218和第一绝缘夹层214上形成非晶硅层。该非晶硅层相变为单晶硅层，即，具有突起220a的第一单晶硅层220。在本发明的一些实施例中，通过激光束照射工艺将非晶硅层相变为第一单晶硅层220。在第一单晶硅层220上形成用作抛光停止层的牺牲层222。
参照图11，通过第一抛光工艺除去部分的突起110a和突起110a上的部分牺牲层222，以便形成包含突起220a的保留部分和牺牲层图案222a的第二单晶硅层224。第一抛光工艺可以包括CMP工艺和/或回蚀刻工艺。
在第一抛光工艺中主要除去部分的突起220a，而不是牺牲层222。例如，在第一抛光工艺中可以使用抛光第一单晶硅层220比牺牲层222程度更大的浆料。更具体地，当牺牲层222包括氧化硅时，在第一抛光工艺中可以使用包含重量百分比大约0.5％至大约20％的硅石研磨剂、重量百分比大约0.001％至大约1.0％的胺化合物、和/或重量百分比大约0.001％至大约1.0％表面活性剂和水的浆料。该浆料可以具有大约8至大约12的pH值。在第一抛光工艺中可以将突起110a抛光到初始高度的大约5％至大约50％。
参照图12，从第二单晶硅层224除去牺牲层图案222a。通过第二抛光工艺抛光第二单晶硅层224的顶表面，以便可以形成具有基本平坦的顶表面的硅沟道层226。
可以执行第二抛光工艺直到硅沟道层226具有大约
Figure A20071016915400161
至大约的表面粗糙度RMS。在一些实施例中，可以执行第二抛光工艺直到硅沟道层226具有大约
Figure A20071016915400163
至大约
Figure A20071016915400164
的表面粗糙度RMS。
参照图13，在硅沟道层226上形成第二硬掩膜(未显示)。第二硬掩膜可以包括顺序堆叠的垫氧化物层图案和氮化硅层图案。可以在硅沟道层226上形成第二硬掩膜以覆盖用作上有源区的部分硅沟道层226。
通过使用第二硬掩膜作为蚀刻掩膜的各向异性蚀刻工艺部分地除去硅沟道层226以形成硅沟道层图案226a。
在硅沟道层图案226a上形成第二晶体管。更具体地，在硅沟道层图案226a上形成第二栅绝缘层。在第二栅绝缘层上形成第二导电层。图案化第二导电层和第二栅绝缘层以形成顺序堆叠的第二栅绝缘层图案230和第二栅电极232。将杂质注入到邻近第二栅电极232的沟道硅图案226a的上部以形成第二杂质区234。第二杂质区234可以用作源/漏区。第二晶体管可以具有与第一晶体管不同的杂质类型。在一些实施例中，当第二晶体管是p型晶体管时，用于形成第二杂质区234的杂质可以包括硼(B)。
在硅沟道层图案226a和第一绝缘夹层214上形成第二绝缘夹层236以覆盖第二晶体管。
参照图14，在第二绝缘夹层236上形成第三硬掩膜(未显示)。第三硬掩膜可以用作蚀刻掩膜以形成部分暴露单晶硅衬底200的第二开口238。
更具体地，使用第三硬掩膜作为蚀刻掩膜顺序地蚀刻第二绝缘夹层236、硅沟道层图案226a、和第一外延层图案216以形成第二开口238。通过第二开口238暴露硅沟道层图案226a的侧壁和单晶硅衬底200的上部。
第二开口238被填充导电材料以形成第一插塞240。第一插塞240可以将第一杂质区210电连接到第二杂质区234。
还可以形成电连接到第二杂质区234的第二插塞(未显示)。
如上所述，可以形成两层堆叠的晶体管。尽管上面描述了形成晶体管的方法和电连接晶体管的方法，但本发明的一些实施例的上述优点可以用于制造半导体存储器件的方法。例如，在制造在一个单位单元中具有六个晶体管的静态随机存取存储器(SRAM)器件中可以使用本发明的一些实施例。
另外，可以执行与图9-12所示的基本相似的工艺以在第二绝缘夹层236上形成具有基本平坦的上表面的第二硅沟道层图案。因而，可以形成具有三个或更多堆叠硅沟道层图案的堆叠结构的半导体器件。
根据硅沟道层的厚度测量晶体管中导通电流
实例1
在衬底上形成具有大约29.5nm厚度的硅沟道层，和在硅沟道层上形成第一晶体管。
实例2
在衬底上形成具有大约25.9nm厚度的硅沟道层，和在硅沟道层上形成第二晶体管。
实例3
在衬底上形成具有大约19.6nm厚度的硅沟道层，和在硅沟道层上形成第三晶体管。
实例4
在衬底上形成具有大约16.3nm厚度的硅沟道层，和在硅沟道层上形成第四晶体管。
实验1
分别测量第一、第二、第三和第四晶体管的导通电流，以及表1显示导通电流的结果。
[表1]
  实例1   实例2   实例3   实例4
 电流(μA)   7.76   9.78   0.08   0.02
如表1所示，当硅沟道层具有小于大约20nm的厚度时，形成在硅沟道层上的晶体管的导通电流可能减小。结果，硅沟道层上的晶体管的运行速度可能下降，并且因而包括该晶体管的堆叠半导体器件可能具有相对差的工作特性。
在抛光工艺中测量第一单晶硅层的移除厚度
本发明的示范性实施例
通过与图1-3所示基本相似的工艺在衬底上形成第一单晶硅层。第一单晶硅层的非突出部分具有大约
Figure A20071016915400181
的厚度，并且第一单晶硅层具有大约
Figure A20071016915400182
的表面粗糙度RMS。通过与图4-7所示基本相似的工艺平坦化第一单晶硅层的上部，从而形成具有大约
Figure A20071016915400183
的表面粗糙度RMS的硅沟道层。
比较实例1
通过与图1-3所示基本相似的工艺在衬底上形成第一单晶硅层。没有突出的第一单晶硅层部分具有大约的厚度，并且第一单晶硅层具有大约
Figure A20071016915400185
的表面粗糙度RMS。通过传统的CMP工艺平坦化第一单晶硅层的上部，从而形成具有大约的表面粗糙度RMS的硅沟道层。在这种情况下，仅执行一次CMP工艺，以及在第一单晶硅层上没有形成牺牲层。
比较实例2
通过与图1-3所示基本相似的工艺在衬底上形成第一单晶硅层。没有突出的第一单晶硅层部分具有大约
Figure A20071016915400187
的厚度，并且第一单晶硅层具有大约
Figure A20071016915400188
的表面粗糙度RMS。
通过传统的CMP工艺平坦化第一单晶硅层的上部，从而形成具有大约
Figure A20071016915400189
的表面粗糙度RMS的硅沟道层。在这种情况下，仅执行一次CMP工艺，以及在第一单晶硅层上没有形成牺牲层。
实验2
分别测量在示范性实施例和比较实例1和2中的第一单晶硅层的抛光工艺中硅沟道层的厚度和除去厚度。
另外，分别测量示范性实施例和比较实例1和2中的硅沟道层的厚度范围。硅沟道层的厚度范围指的是硅沟道层中具有最大厚度的部分与具有最小厚度的部分之间的厚度差。
[表2]
Figure A200710169154001810
如表2所示，根据示范性实施例，为了形成具有大约
Figure A20071016915400191
的表面粗糙度RMS的硅沟道层在抛光工艺中除去大约的第一单晶硅层。然而，根据比较实例1，为了形成具有大约
Figure A20071016915400193
的表面粗糙度RMS的硅沟道层在抛光工艺中除去具有大约
Figure A20071016915400194
厚度的第一单晶硅层的上部。
也就是说，当形成具有大约的表面粗糙度RMS的硅沟道层时，根据示范性实施例在抛光工艺中第一单晶硅层的除去厚度小于比较实例1大约
Figure A20071016915400196
因而，在示范性实施例中形成的硅沟道层具有比比较实例1大大约的厚度。
另外，当在抛光工艺中除去比较实例2的第一单晶硅层的上部达到与示范性实施例相似的程度时，比较实例2形成的硅沟道层具有大约
Figure A20071016915400198
的表面粗糙度RMS，其比示范性实施例差。
如上所示，根据示范性实施例，即使在抛光工艺中除去第一单晶硅衬底的相对小的部分，也可以形成具有基本平坦的顶表面的硅沟道层。因而，可以将硅沟道层形成为具有足够大的厚度，以便包括硅沟道层的堆叠半导体器件可以具有改善的工作特性。
在示范性实施例中形成的硅沟道层的厚度范围为大约
Figure A20071016915400199
在比较实例2中形成的硅沟道层的厚度范围为大约
Figure A200710169154001910
在示范性实施例中形成的硅沟道层可以具有小于比较实例1的厚度范围，这意味着在示范性实施例中形成的硅沟道层在所有位置可以具有基本均匀的厚度。
根据本发明的一些实施例，即使在用于形成硅沟道层的抛光工艺中可以除去部分相对薄的第一单晶硅层，也可以形成具有改善了表面粗糙特性和基本均匀厚度的硅沟道层。因而，形成在硅沟道层上的晶体管可以具有改善了的工作特性，以便具有该晶体管的堆叠存储器件可以具有改善了的性能。
上述为本发明的示例并不是对本发明的限制。尽管描述本发明的一些实施例，但本领域的技术人员会容易地理解在不脱离本发明的教导和优点的情况下对示范性实施例可以进行许多修改。因此，所有的修改都落在如所附权利要求所限定的本发明的范围内。
本申请要求2006年12月27日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2006-0134399的优先权，其整个内容引用在此处作为参考。

Claims (20)

1.一种包含沟道层的半导体器件的制造方法，该方法包括：
在单晶硅衬底上形成单晶硅层，该单晶硅层包括从其表面延伸的突起；
在所述单晶硅层上形成牺牲层；
在第一抛光工艺中除去部分的牺牲层和单晶硅层的部分突起，以定义牺牲层图案和突起的保留部分；
除去牺牲层图案；以及之后
在第二抛光工艺中平坦化所述单晶硅层的表面以除去突起的保留部分并定义出基本平坦的硅沟道层。
2.根据权利要求1的方法，在形成所述单晶硅层之前，还包括：
在所述单晶硅衬底上形成绝缘夹层，该绝缘夹层具有通过其延伸的开口，该开口暴露单晶硅衬底的表面；和
在单晶硅衬底的暴露表面上形成单晶硅图案以填充该开口。
3.根据权利要求2的方法，其中形成单晶硅图案包括：
使用单晶硅衬底的暴露表面作为籽晶执行选择性外延生长工艺。
4.根据权利要求2的方法，其中形成单晶硅层包括：
在绝缘夹层和单晶硅图案上形成非晶硅层；和
使用单晶硅图案作为籽晶结晶所述非晶硅层以形成单晶硅层。
5.根据权利要求4的方法，其中将所述非晶硅层形成为约
Figure A20071016915400021
至约
Figure A20071016915400022
的厚度。
6.根据权利要求4的方法，其中结晶所述非晶硅层包括：
在所述非晶硅层上扫描激光束。
7.根据权利要求1的方法，其中将所述牺牲层形成为约
Figure A20071016915400023
至约的厚度。
8.根据权利要求1的方法，其中所述牺牲层包括氧化硅和/或氮化硅。
9.根据权利要求1的方法，其中使用对于单晶硅层具有比牺牲层更高抛光速率的浆料来执行第一抛光工艺。
10.根据权利要求9的方法，其中所述牺牲层包括氧化硅，并且其中使用包含重量百分比大约0.5％至大约20％的硅石研磨剂、重量百分比大约0.001％至大约1.0％的胺化合物、和/或重量百分比大约0.001％至大约1.0％表面活性剂和水的浆料执行第一抛光工艺，该浆料具有大约8至大约12的pH值。
11.根据权利要求1的方法，其中执行第一抛光工艺直到单晶硅层的突起的保留部分为突起的初始高度的大约5％至大约50％。
12.根据权利要求1的方法，其中执行第二抛光工艺直到硅沟道层具有大约
Figure A20071016915400031
至大约
Figure A20071016915400032
的表面粗糙度RMS。
13.根据权利要求1的方法，其中通过湿法蚀刻工艺除去所述牺牲层图案。
14.一种半导体器件的制造方法，该方法包括：
在单晶硅衬底上形成绝缘夹层，该绝缘夹层具有通过其延伸的开口，该开口暴露单晶硅衬底的表面；
在单晶硅衬底的暴露表面上形成单晶硅图案以填充所述开口；
在所述绝缘夹层和单晶硅图案上形成单晶硅层，该单晶硅层具有从其表面延伸的突起；
在所述单晶硅层上形成牺牲层；
在第一抛光工艺中除去部分的牺牲层和单晶硅层的部分突起，以定义牺牲层图案和突起的保留部分；
除去所述牺牲层图案；
在第二抛光工艺中平坦化第二单晶硅层的表面以除去突起的保留部分并定义出基本平坦的硅沟道层；和
在所述硅沟道层上形成晶体管。
15.根据权利要求14的方法，还包括：
在单晶硅衬底上形成绝缘夹层之前，在单晶硅衬底上形成第二晶体管。
16.根据权利要求14的方法，其中使用对于单晶硅层具有比牺牲层更高抛光速率的浆料来执行第一抛光工艺。
17.根据权利要求14的方法，其中执行第一抛光工艺直到单晶硅层的突起的保留部分为突起的初始高度的大约5％至大约50％。
18.根据权利要求14的方法，其中执行第二抛光工艺直到硅沟道层具有大约
Figure A20071016915400033
至大约
Figure A20071016915400034
的表面粗糙度RMS。
19.一种半导体器件的制造方法，该方法包括：
在半导体衬底上形成单晶半导体层，该单晶半导体层具有从其表面延伸的突起；
对单晶半导体层执行第一抛光工艺以除去部分突起，使得该单晶半导体层包括突起的保留部分；和
执行不同于第一抛光工艺的第二抛光工艺以除去突起的保留部分并定义具有基本均匀厚度的基本平坦的单晶半导体层。
20.根据权利要求19的方法，其中执行第一抛光工艺包括：
在单晶半导体层上形成牺牲层；
使用该牺牲层作为抛光停止层执行第一抛光工艺以除去大多数突起并在邻近突起的保留部分的单晶半导体层的表面上定义牺牲层图案；和
在执行第二抛光工艺之前除去所述牺牲层图案。
CNA2007101691543A 2006-12-27 2007-12-27 包括沟道层的半导体器件的制造方法 Pending CN101256960A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR134399/06 2006-12-27
KR1020060134399A KR100829616B1 (ko) 2006-12-27 2006-12-27 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법

Publications (1)

Publication Number Publication Date
CN101256960A true CN101256960A (zh) 2008-09-03

Family

ID=39510064

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101691543A Pending CN101256960A (zh) 2006-12-27 2007-12-27 包括沟道层的半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7678625B2 (zh)
JP (1) JP5291929B2 (zh)
KR (1) KR100829616B1 (zh)
CN (1) CN101256960A (zh)
DE (1) DE102007063551A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783273A (zh) * 2018-07-27 2020-02-11 格芯公司 具有独立栅极控制的垂直堆叠互补场效应晶体管装置

Families Citing this family (203)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US7981778B2 (en) * 2009-07-22 2011-07-19 Applied Materials, Inc. Directional solid phase crystallization of thin amorphous silicon for solar cell applications
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US7964916B2 (en) * 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
WO2011099335A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9202788B2 (en) * 2013-10-02 2015-12-01 Taiwan Semiconductor Manufacturing Company Limited Multi-layer semiconductor device structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015155656A1 (en) * 2014-04-11 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166839A (ja) * 1991-10-17 1993-07-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3146078B2 (ja) 1992-10-21 2001-03-12 島久薬品株式会社 微生物を培養する装置
JP3471966B2 (ja) * 1995-03-16 2003-12-02 株式会社半導体エネルギー研究所 薄膜半導体装置の作製方法
JP3389022B2 (ja) 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11251599A (ja) * 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
US6162368A (en) * 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
KR100761346B1 (ko) 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
KR100663349B1 (ko) 2004-02-24 2007-01-02 삼성전자주식회사 선택적 에피택시얼 성장 기술 및 부분 평탄화 기술을사용하여 박막 트랜지스터들을 갖는 반도체 집적회로를제조하는 방법들 및 그에 의해 제조된 반도체 집적회로들
KR100718265B1 (ko) * 2005-05-23 2007-05-14 삼성전자주식회사 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783273A (zh) * 2018-07-27 2020-02-11 格芯公司 具有独立栅极控制的垂直堆叠互补场效应晶体管装置
CN110783273B (zh) * 2018-07-27 2023-08-22 格芯(美国)集成电路科技有限公司 具有独立栅极控制的垂直堆叠互补场效应晶体管装置

Also Published As

Publication number Publication date
US7678625B2 (en) 2010-03-16
DE102007063551A1 (de) 2008-07-17
JP2008166802A (ja) 2008-07-17
US20080160726A1 (en) 2008-07-03
KR100829616B1 (ko) 2008-05-14
JP5291929B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
CN101256960A (zh) 包括沟道层的半导体器件的制造方法
CN108630691B (zh) 三维存储器及其制造方法
US8324051B2 (en) Methods of manufacturing NOR-type nonvolatile memory devices including impurity expansion regions
JP2008511996A (ja) 半導体の構造とトランジスタ、および半導体の構造とトランジスタとを形成する方法
US20140306278A1 (en) Semiconductor device with buried bit line and method for fabricating the same
CN103681675B (zh) 半导体器件及其制造方法
US5792685A (en) Three-dimensional device layout having a trench capacitor
KR100623175B1 (ko) 스택형 반도체 장치 및 그 제조 방법
US11978634B2 (en) Reduce well dopant loss in FinFETs through co-implantation
US8419853B2 (en) Stacked semiconductor device and related method
US20230377979A1 (en) Embedded stressors in epitaxy source/drain regions
US8350336B2 (en) Semiconductor device and method of manufacturing the same
KR100493018B1 (ko) 반도체 장치의 제조방법
WO2020198738A1 (en) Extended drain mos with dual well isolation
US9431286B1 (en) Deep trench with self-aligned sinker
US20220384569A1 (en) Epitaxy Regions Extending Below STI Regions and Profiles Thereof
CN102569160B (zh) 半导体器件制作方法
US6884693B2 (en) Silicon-on-insulator wafer and method of manufacturing the same
CN102054844B (zh) 非易失性存储器及其制造方法
EP0901168A2 (en) DRAM cell with trench capacitor
US20110073941A1 (en) Semiconductor Devices Including Elevated Source and Drain Regions
CN116489995A (zh) 闪存浮栅的制作方法
CN117238917A (zh) 半导体装置
CN103219240A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080903