JPH07262009A - パイプライン処理コンピュータ装置 - Google Patents

パイプライン処理コンピュータ装置

Info

Publication number
JPH07262009A
JPH07262009A JP4684994A JP4684994A JPH07262009A JP H07262009 A JPH07262009 A JP H07262009A JP 4684994 A JP4684994 A JP 4684994A JP 4684994 A JP4684994 A JP 4684994A JP H07262009 A JPH07262009 A JP H07262009A
Authority
JP
Japan
Prior art keywords
register
data
integer
floating point
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4684994A
Other languages
English (en)
Inventor
Yasushi Umezawa
靖 梅澤
Akira Yasusato
彰 安里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4684994A priority Critical patent/JPH07262009A/ja
Publication of JPH07262009A publication Critical patent/JPH07262009A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【目的】 パイプライン処理コンピュータ装置に関し,
少ないレジスタで効率的にレジスタリネーミングを行う
ことを目的とする。 【構成】 整数レジスタ(1) もしくは該浮動小数点レジ
スタ(2) の替わりに使用する代替レジスタ(3) と,リネ
ーミングテーブル(4) を備え,整数レジスタ(1)もしく
は浮動小数点レジスタ(2) に書き込みをできない場合
に,リネーミングを行い,代替レジスタ(3) に書き込み
を行うパイプライン処理装置において,代替レジスタ
(3) に書き込むデータが整数データであるか浮動小数点
データであるかを識別するフラグを保持するフラグ保持
部(5) を備え,代替レジスタ(3) は整数データと浮動小
数点データを共用し,フラグ保持部(5) に保持されたフ
ラグにより代替レジスタ(3) に保持されたデータが整数
データであるか浮動小数点データであるか区別する構成
をもつ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,パイプライン処理コン
ピュータ装置に関する。パイプライン処理は,複数の処
理を開始点を少しずつ(1クロックずつ)ずらしてオー
バラップして実行する技術である。これにより理想的に
は1クロックサイクル当たりに1命令を実行することが
可能になる。しかし,実際には,そのような理想的命令
実行を妨げる要因(ハザード)がある。ハザードには構
造ハザード(ハードウェア資源が限られていることによ
り生じる),制御ハザード(ある命令の実行がパイプラ
イン内の先行分岐命令に制御依存している場合に生じ
る),データハザード(ある命令の実行がパイプライン
内の先行分岐命令に依存している場合に生じる)の3種
類がある。これらのハザードのうち,データハザードは
レジスタ名を動的に変更するレジスタリネーミングを行
うことにより解消することができる。
【0002】本発明は,少ないハードウェアによりリネ
ーミングを行うことのできるパイプライン処理コンピュ
ータ装置に関するものである。
【0003】
【従来の技術】図5によりレジスタリネーミングにより
データハザードを解消する方法について,命令列の例を
用いて説明する。
【0004】図5は本発明のレジスタリネーミングによ
りデータハザートを解消する方法の説明図である。図5
において,100は命令iであって,レジスタ番号rに
データを書き込む命令である。
【0005】101は命令i+1であって,書き込まれ
たレジスタ番号rのデータを使用する命令である。10
2は命令i+2であって,レジスタ番号rにデータを書
き込む命令である。
【0006】命令i,命令i+1,命令i+2は命令列
である。105はレジスタ番号rである。106はレジ
スタ番号r’である。
【0007】107はリネーミングテーブルである。命
令i+1は命令iがレジスタrにデータを書き込むまで
は実行できない(フロー依存)。また,命令i+2は命
令i+1がレジスタrを読み込む前に書き込むことがで
きない(逆依存)。さらに,命令i+2は命令iがレジ
スタ番号rに書き込む前に書き込むこともできない(出
力依存)。
【0008】このような場合に,命令i+2のレジスタ
番号rをリネーミングして書き込み先のレジスタをレジ
スタ番号rからレジスタ番号r’に変更する。そして,
レジスタ番号r’にデータを書き込み,リネーミングテ
ーブル107にレジスタ番号rからレジスタ番号r’に
レジスタ番号を変更して書き込んだことを記録する。
【0009】このようにレジスタ番号をリネーミングす
ることによりデータ依存によるハザードのうち逆依存,
出力依存を解消することができる。図6は従来のパイプ
ライン処理装置の構成を示す。
【0010】図6において,145は整数用装置であっ
て,整数データを処理するための部分である。146は
浮動小数点用装置であって,浮動小数点データ用の部分
である。
【0011】150は命令バッファであって,入力され
る命令を保持するものである。151はデコーダであっ
て,命令をデコードするものである。152はリザベー
ションステーションであって,入力された命令をすぐに
実行できない場合に,一時命令を保持するものである。
【0012】160は整数レジスタであって,整数デー
タを保持するものである。161はスコアボードであっ
て,整数レジスタ160のデータが書き込まれたレジス
タに対応してフラグをセットするものである。
【0013】162は代替レジスタであって,整数レジ
スタ160に書き込めない場合に,替わりにデータを書
き込むレジスタである。163はスコアボードであっ
て,代替レジスタ162のデータが書き込まれたレジス
タに対応してフラグをセットするものである。
【0014】164はリネーミングテーブルであって,
代替レジスタにデータを書き込む場合に元のレジスタ番
号と対応する代替レジスタ番号を書き込むものである。
170は浮動小数点レジスタであって,浮動小数点デー
タを保持するものである。
【0015】171はスコアボードであって,浮動小数
点レジスタ170のデータが書き込まれたレジスタに対
応してフラグをセットするものである。172は代替レ
ジスタであって,浮動小数点レジスタ170にデータを
書き込めない場合に,替わりにデータを書き込むレジス
タである。
【0016】173はスコアボードであって,代替レジ
スタ172のデータが書き込まれたレジスタに対応して
フラグをセットするものである。174はリネーミング
テーブルであって,代替レジスタにデータを書き込む場
合に元のレジスタ番号と対応する代替レジスタ番号を書
き込むものである。
【0017】(1) データをレジスタに書き込む場合(整
数用装置に書き込む場合を例として説明する)キャッシ
ュメモリからフェッチされた命令は,命令バッファ15
0に格納される。そして,リザベーションステーション
152のエントリに空きがあればデコーダ151でデコ
ードされる。デコーダ151でデコードされることによ
り書き込みレジスタ番号が判明する。そこで,信号線
(a)を経由してこの書き込みレジスタの番号に対応する
レジスタ番号のフラグをスコアボード161で調べる。
このフラグが立っていることは対等するレジスタに書き
込む命令がパイプライン中に存在することを表す。つま
り,後続の命令はこのレジスタに対してフロー依存,出
力依存があることを示しており,このレジスタに書き込
むことができない。フラグが立っていなければフラグを
立てて書き込み(h) を行い処理を続ける。
【0018】フラグが立っている場合は,信号線 (b)を
経由してスコアボード163を調べる。スコアボード1
63のフラグが全て立っている場合にはその旨がデコー
ダ151に通知され(d) ,デコードを止める。これは,
代替レジスタ162にエントリがないことを表している
からである。スコアボード163に立っていないフラグ
が存在する場合にはレジスタリネーミングが可能である
ので,まず,スコアボード163にフラグを立てる。こ
れにより代替レジスタが使用されていることを示すと同
時に,このレジスタに対してフロー依存,出力依存が存
在することを示す。その後,信号線 (c)を経由してリネ
ーミングテーブル164に元のレジスタの番号とリネー
ミング後のレジスタの番号を登録し,その内容が有効で
あることを知らせるビットを立てる。同時に新しいレジ
スタ番号を信号線 (i)を通じてデコーダ151に通知す
る。そして,代替レジスタ162に書き込みを行う。
【0019】(2) 命令がオペランドをフェッチするもの
である場合(整数用装置から読み出す場合について説明
する)命令がオペランドをフェッチするものである場合
は,信号線 (e)を通じてリネーミングテーブル164を
参照する。そして,リネーミングテーブル164にはリ
ネーミングされた元のレジスタ番号とリネーミング後の
レジスタ番号が登録されていて,その内容が有効である
かないかを知らせるビットが立てられているので,その
ビットと元のレジスタ番号により,オペランドをフェッ
チするレジスタがリネーミングされているかどうかを判
定することができる。そして,レジスタがリネーミング
されていれば,信号線 (f)を経由して代替レジスタ16
2からデータをフェッチする(i) 。リネーミング登録を
されていない場合には信号線 (g)を通じて,整数レジス
タ160からデータをフェッチする。
【0020】整数用装置145について説明したが,浮
動小数点用装置146においても,同様である。
【0021】
【発明が解決しようとする課題】上記のように,パイプ
ライン処理におけるレジスタリネーミングは,書き込み
レジスタを動的に代替レジスタに変更してデータ依存性
のハザードを解消するものであるので,効果的にレジス
タリネーミングを行うためにはより多くの代替レジスタ
を必要とする。
【0022】本発明は,少ないレジスタで効率的にレジ
スタリネーミングを行うことのできるパイプライン処理
コンピュータ装置を提供することを目的とする。
【0023】
【課題を解決するための手段】従来のパイプライン装置
において,リネーミング用に使用される代替レジスタ
は,整数レジスタ用,浮動小数点レジスタ用に別々に用
意していた。しかし,実際のプログラムでは,整数レジ
スタ,浮動小数点レジスタのどちらか一方を多く用いる
ことが多く,また,代替レジスタの個数は浮動小数点レ
ジスタのほうが多く必要なことがわかっている。そこ
で,リネーミング用代替レジスタを,特に整数用,浮動
小数点用と分けずに,共用することとし,代替レジスタ
に入っているデータが整数データが浮動小数点データで
あるかは,各代替レジスタにフラグを立てることにより
識別できるようにし,少ない代替レジスタで有効にレジ
スタリネーミングができるようにした。
【0024】図1は本発明の基本構成を示す。図1にお
いて,1は整数用レジスタである。
【0025】2は浮動小数点レジスタである。3は代替
レジスタである。4はリネーミングテーブルである。
【0026】5はフラグ保持部であって,代替レジスタ
3に保持したデータが整数データであるか,浮動小数点
データであるかを識別するためのものである。6はレジ
スタ選択部であって,整数レジスタ1,浮動小数点レジ
スタ2もしくは代替レジスタ3に書き込むかを選択する
ものである。
【0027】7はデコーダであって,命令をデコードす
るものである。
【0028】
【作用】図1の基本構成において, 1.書き込む場合 (1) 命令がデコーダ7に取り込まれ,デコードされる。
【0029】(2) ,(3) ,(4) レジスタ選択部6は,
書き込むデータが整数データであって,整数レジスタ1
が書き込み可能であるか判定し,書き込み可能であれば
整数レジスタ1にデータを書き込む。浮動小数点データ
であれば浮動小数点レジスタが書き込み可能であるか判
定し,書き込み可能であれば浮動小数点レジスタ2に書
き込む。
【0030】(5) ,(6) 整数データの場合であって,
整数レジスタ1が書き込み可能でない場合および浮動小
数点データの場合であって,浮動小数点レジスタ2が書
き込み可能でない場合には,レジスタ選択部6は代替レ
ジスタ3を選択する。そして,元のレジスタの番号rに
対応づけて変更後のレジスタ番号r’をリネーミングテ
ーブル4に書き込み,データが整数データであればフラ
グ保持部5のフラグを,例えば1とし,浮動小数点デー
タであれば,例えば0とする。
【0031】(7) 代替レジスタ3にデータを書き込
む。 2. 命令がレジスタからオペランドをフェッチするも
のである場合 (11) 命令がデコーダ7に取り込まれ,デコードされ
る。
【0032】(12),(13) レジスタ選択部6は,リネー
ミングテーブル4を参照し,レジスタ番号がリネーミン
グされているか判定する。 (14),(15) (16) リネーミングされていてかつ,リネ
ーミングが有効であれば,代替レジスタ3からデータを
取り出す。そして,フラグ保持部5に保持されているフ
ラグにより,代替レジスタ3から取り出したデータが整
数データであるか,小数データであるかを判定し,デー
タ処理をする。
【0033】(17),(18),(19),(20) リネーミング
されていない場合には,指定されたレジスタ(整数レジ
スタもしくは浮動小数点レジスタ)からそれぞれのデー
タを取り出す。
【0034】図2は本発明の実施例構成を示す。図2に
おいて,50は命令バッファである。
【0035】51はデコーダである。51’はフラグ生
成部であって,整数命令の場合に「0」を出力し,浮動
小数点データの場合に「1」を出力するものである。
【0036】52はリザベーションステーションであ
る。53はセレクタである。60は整数レジスタであっ
て,整数データを保持するものである。
【0037】61は整数レジスタ60のスコアボードで
ある。62は浮動小数点レジスタであって,浮動小数点
データを保持するものである。
【0038】63はスコアホードであって,浮動小数点
レジスタのスコアボードである。64は代替レジスタで
ある。65はスコアボードである。
【0039】66はリネーミングテーブルである。70
はフラグ保持部であって,代替レジスタ64に保持する
データが整数データの場合「1」,浮動小数点データの
場合「0」を保持するものである。
【0040】図2の構成の動作は後述する。図3は本発
明の命令データの構成とフラグ生成部の構成の例を示
す。図3 (a)は,命令データの構成例であって,32ビ
ット命令である。
【0041】Aは制御命令の識別部である。rdはデス
ティネーションレジスタ(書き込みレジスタ)のレジス
タ番号である。
【0042】op3は浮動小数点命令等の命令の種類を
表すものである。rs1はソースレジスタ1(読み込み
元)のレジスタ番号である。opfは命令の種類であっ
て,詳細に命令の種類を指定するものである。
【0043】rs2はソースレジスタ2(読み込み元)
のレジスタ番号である。以上の構成において,op3が
「110101」もしくは「110100」の時,命令
が浮動小数点命令であることから,扱うデータが浮動小
数点であることを判定することができる。
【0044】図3 (b)はフラグ生成部の構成を示し,フ
ラグ保持部に保持するフラグを生成するものである。o
p3コードを入力し,op3コードが「110101」
もしくは「110100」の時,浮動小数点データであ
ることを示す「0」を出力し,それ以外では整数データ
であることを示す「1」を出力する。
【0045】図4は本発明のデータの種類の判別方法を
示す。図4において,53はセレクタであって,Pはフ
ラグ保持部70からの信号線,Qはリネーミクグテーブ
ル66からの信号線,Aは整数レジスタ60への信号
線,Bは浮動小数点レジスタ62への信号線,Cは代替
レジスタへの信号線である。
【0046】60は整数レジスタである。62は浮動小
数点レジスタである。64は代替レジスタである。
【0047】66はリネーミングテーブルである。70
はフラグ保持部である。80はセレクタの入出力論理表
である。
【0048】図4の構成において,代替レジスタ64に
保持するデータ,リネーミングテーブル66のリネーミ
ングデータ,フラグ保持部70のフラグは格納位置が対
応付けられていて(例えば,格納位置の最上位からの位
置を同じにする等),フラグ保持部70の対応するフラ
グ位置の内容から代替レジスタ64のデータの種類を判
定する。
【0049】代替レジスタ64に書き込みをする場合
は,リネーミングテーブル66にリネーミング情報を書
き込み,リネーミング信号を1として代替レジスタ64
にデータを書き込む。また,そのとき整数データであれ
ば,デコーダのフラグ生成部(図示せず)の信号1をフ
ラグ保持部70に保持する。また,浮動小数点データで
あれば,フラグ保持部70に0を保持する。
【0050】整数レジスタ60,浮動小数点レジスタ6
2もしくは代替レジスタ64からデータを読み出す場合
は,セレクタ53はセレクタの入出力論理表80の論理
に従った動作をする。
【0051】リネーミングされていない場合は,リネー
ミングテーブル66はリネーミング信号0を出力する。
そのとき,セレクタ53の実行線Pにデコーダのフラグ
生成部で生成されたフラグ信号がフラグ保持部70を通
過して入力される。その時,セレクタ53は信号線Pが
1(整数データであってフラグ信号が1の場合)のとき
出力線Aに1,出力線Bに0を出力する。そして,整数
レジスタ60からデータが読み出される。また,浮動小
数点の場合は,信号線Pが0であって,信号線Aは0,
信号線Bは1を出力する。そして,浮動小数点レジスタ
62からデータが読み出される。
【0052】図2の構成の動作を説明する。 1.レジスタにデータを書き込む場合 (1) ,(2) デコーダ51は命令バッファ50に保持さ
れた命令をデコードする。命令をすぐに実行できなけれ
ば命令を一時リザベーションステーション52に格納す
る。
【0053】(3) ,(4) 整数データ命令であれば,整
数レジスタ60のスコアボード61のフラグを判定し,
浮動小数点命令であれば浮動小数点レジスタ62のスコ
アボード63のフラグを判定する。その結果,書き込み
可能であることを判定したら整数レジスタ60もしくは
浮動小数点レジスタ62にデータを書き込む。
【0054】(5) ,(6) 整数データ命令の場合におい
て整数レジスタ60に書き込みできない場合もしくは,
浮動小数点命令において,浮動小数点レジスタ62に書
き込みできない場合には,もしくは代替レジスタ64の
スコアボード65のフラグを調べる。フラグが全て立て
られているのでなければ,代替レジスタ64が使用でき
る状態にあるので,リネーミングし,全てのフラグが立
てられているのであれば,代替レジスタ64を使用でき
ないので処理を一時中断する。
【0055】(7) ,(8) ,(9) 代替レジスタ64を
使用できれば,元のレジスタ番号と変更したレジスタ番
号をリネーミングテーブル66に書き込み,代替レジス
タ64にデータを書き込む。そのとき,フラグ保持部7
0に浮動小数点データであれば「0」,整数データであ
れば「1」を書き込む。 2. オプランドをフェッチする場合 (11),(12) デコーダ51は命令バッファ50に保持さ
れた命令をデコードする。命令をすぐに実行できなけれ
ば命令を一時リザベーションステーション52に格納す
る。
【0056】(13),(14),(15) リネーミングテーブル
66を調べる。レジスタ番号がリネーミングされていれ
ば,リネーミング信号1を出力し(図4参照),レジス
タ番号の代替レジスタ64からデータを取り出す。その
とき,フラグ保持部70のフラグを参照してデータの種
類を判定する。
【0057】(16),(17) リネーミングされていなけれ
ば,リネーミングテーブル66はリネーミング信号0を
出力し,セレクタ53はフラグ生成部51’で生成され
たフラグ信号に応じて整数レジスタ60もしくは浮動小
数点レジスタ62を選択する信号を出力する。そして,
選択した側のレジスタからデータを取り出す。
【0058】本実施例の装置構成と従来の装置構成とで
ハードウェエア量を比較する。従来の装置構成の場合,
リネーミングに必要なハードウェア数の概算は,代替整
数レジスタを16本,代替浮動小数点レジスタを64本
とした場合に,それぞれに対応するスコアボード,整数
用リネーミングテーブルに16エントリ,浮動小数点用
リネーミングテーブルに64エントリが必要になる。
【0059】本実施例の場合には,代替レジスタは64
本で充分であり,それに対応するスコアボード,リネー
ミングテーブル,フラグ保持部だけで良い。従って,従
来の構成と比較すると整数用の代替レジスタ,スコアボ
ード,リネーミングテーブルを大幅に省略することがで
きる。
【0060】
【発明の効果】本発明によれば,パイプライン処理にお
けるリネーミングを少ないハードウェアにより行うこと
ができる。そのため,装置のコストパフォーマンスを向
上させることができる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す図である。
【図2】本発明の実施例構成を示す図である。
【図3】命令データの構成とフラグ生成部の構成を示す
図である。
【図4】本発明のデータの種類の判別方法を示す図であ
る。
【図5】レジスタリネーミングによりデータハザードを
解消する方法の説明図である。
【図6】従来のパイプライン処理装置の構成を示す図で
ある。
【符号の説明】
1:整数レジスタ 2:浮動小数点レジスタ 3:代替レジスタ 4:リネーミングテーブル 5:フラグ保持部 6:レジスタ選択部 7:デコーダ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 整数データを保持する整数レジスタ(1)
    と,浮動小数点データを保持する浮動小数点レジスタ
    (2) と,該整数レジスタ(1) もしくは該浮動小数点レジ
    スタ(2) の替わりに使用する代替レジスタ(3) と,代替
    レジスタ(3) に書き込みを行う場合に書き込みを行う代
    替レジスタ(3) の番号と元のレジスタ番号を対応付けて
    保持するリネーミングテーブル(4) を備え,整数レジス
    タ(1) もしくは浮動小数点レジスタ(2) に書き込みをで
    きない場合に,元のレジスタ番号を代替レジスタ(3) の
    番号に変更するリネーミングを行い,代替レジスタ(3)
    に書き込みを行うパイプライン処理装置において,代替
    レジスタ(3) に書き込むデータが整数データであるか浮
    動小数点データであるかを識別するフラグを保持するフ
    ラグ保持部(5) を備え,代替レジスタ(3) は整数データ
    と浮動小数点データを共用し,フラグ保持部(5) に保持
    されたフラグにより代替レジスタ(3) に保持されたデー
    タが整数データであるか浮動小数点データであるか区別
    することを特徴とするパイプライン処理コンピュータ装
    置。
JP4684994A 1994-03-17 1994-03-17 パイプライン処理コンピュータ装置 Withdrawn JPH07262009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4684994A JPH07262009A (ja) 1994-03-17 1994-03-17 パイプライン処理コンピュータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4684994A JPH07262009A (ja) 1994-03-17 1994-03-17 パイプライン処理コンピュータ装置

Publications (1)

Publication Number Publication Date
JPH07262009A true JPH07262009A (ja) 1995-10-13

Family

ID=12758792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4684994A Withdrawn JPH07262009A (ja) 1994-03-17 1994-03-17 パイプライン処理コンピュータ装置

Country Status (1)

Country Link
JP (1) JPH07262009A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104239A1 (ja) * 2004-04-23 2005-11-03 Ulvac, Inc. 薄膜トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104239A1 (ja) * 2004-04-23 2005-11-03 Ulvac, Inc. 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
US4882701A (en) Lookahead program loop controller with register and memory for storing number of loop times for branch on count instructions
US6209079B1 (en) Processor for executing instruction codes of two different lengths and device for inputting the instruction codes
US6009509A (en) Method and system for the temporary designation and utilization of a plurality of physical registers as a stack
JPH0283735A (ja) 命令先取り装置
US6003126A (en) Special instruction register including allocation field utilized for temporary designation of physical registers as general registers
JP3776732B2 (ja) プロセッサ装置
US5978900A (en) Renaming numeric and segment registers using common general register pool
EP0378415A2 (en) Multiple instruction dispatch mechanism
JPH01310441A (ja) データ処理装置
JP2004529405A (ja) 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ
US5678016A (en) Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization
EP0223150A2 (en) Information processing apparatus
JPH07253887A (ja) スーパースカラ・プロセッサにおける命令の前復号および操向機構
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
US5850563A (en) Processor and method for out-of-order completion of floating-point operations during load/store multiple operations
US5784606A (en) Method and system in a superscalar data processing system for the efficient handling of exceptions
JP4160705B2 (ja) プロセッサ及びプロセッサシステム
JPH07262009A (ja) パイプライン処理コンピュータ装置
JP3490005B2 (ja) 命令制御装置及びその方法
JP3534987B2 (ja) 情報処理装置
JP2894438B2 (ja) パイプライン処理装置
JP2814683B2 (ja) 命令処理装置
JP2843844B2 (ja) 並列演算処理装置
US6289439B1 (en) Method, device and microprocessor for performing an XOR clear without executing an XOR instruction
JP2856784B2 (ja) 電子計算機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605