CN104600082A - 一种阵列基板、显示面板及阵列基板的制作方法 - Google Patents
一种阵列基板、显示面板及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN104600082A CN104600082A CN201510018887.1A CN201510018887A CN104600082A CN 104600082 A CN104600082 A CN 104600082A CN 201510018887 A CN201510018887 A CN 201510018887A CN 104600082 A CN104600082 A CN 104600082A
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- drain
- source
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开一种阵列基板、显示面板及阵列基板的制作方法，涉及显示技术领域，为解决阵列基板的制作过程中因掩膜次数较多而导致制作阵列基板的效率较低的问题。所述阵列基板包括：衬底基板，设于衬底基板上方的有源层，设于有源层上方的源/漏极，在有源层和源/漏极之间设有使源/漏极与有源层导通的欧姆接触层。所述显示面板包括上述技术方案所提的阵列基板。此外，本发明还公开了上述阵列基板的制作方法。制作本发明提供的阵列基板或显示面板时，可以减少阵列基板制作过程中掩膜的次数，提高制作阵列基板的效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
目前，随着电子设备的迅速发展，显示面板越来越多的应用于电子设备中，显示面板包括阵列基板和彩膜基板，阵列基板是显示面板的重要组成之一。
目前，在制作阵列基板的过程中，为了防止在刻蚀源/漏极时，刻蚀液体或刻蚀气体破坏位于源/漏极下方的有源层，在源/漏极和有源层之间设有刻蚀阻挡层，以保护有源层免于受到刻蚀破坏。但是，由于刻蚀阻挡层为绝缘材料层，而源/漏极需要与有源层导通，因此，为了便于使源/漏极与有源层导通，常需要利用掩膜工艺在刻蚀阻挡层上形成过孔，这样一来，导致在阵列基板的制作过程中掩膜次数较多，降低了制作阵列基板的效率。
发明内容
本发明的目的在于提供一种阵列基板、显示面板及阵列基板的制作方法，用于提高制作阵列基板的效率。
为了实现上述目的，本发明提供如下技术方案：
一种阵列基板，包括：衬底基板，设于所述衬底基板上方的有源层，设于所述有源层上方的源/漏极，在所述有源层和所述源/漏极之间设有使所述源/漏极与所述有源层导通的欧姆接触层。
进一步地，所述有源层为铟镓锌氧化物层或铟锡锌氧化物层。
进一步地，在衬底基板和所述有源层之间设有栅极绝缘层；所述栅极绝缘层为二氧化硅层，或，为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层；其中，所述栅极绝缘层中的二氧化硅层与所述有源层接触。
进一步地，在所述源/漏极上设有第一保护层，所述第一保护层为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。
进一步地，所述第一保护层上方设有第二保护层，所述第二保护层为氮化硅层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。
一种显示面板，包括上述技术方案所述的阵列基板。
一种上述阵列基板的制作方法，包括：
在衬底基板的上方形成有源层；
在所述有源层上形成欧姆接触层；
在所述欧姆接触层上形成源/漏极导电层，通过构图工艺在所述源/漏极导电层上形成包括源/漏极的图形；
对欧姆接触层与源/漏极之间的狭缝对应的区域进行刻蚀，形成所述欧姆接触层的最终图案。
进一步地，所述有源层为铟镓锌氧化物层或铟锡锌氧化物层。
进一步地，在衬底基板的上方形成有源层的步骤之前，在衬底基板的上方形成栅极绝缘层，所述栅极绝缘层为二氧化硅层，或，为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层；其中，所述栅极绝缘层中的二氧化硅层与所述有源层接触。
进一步地，在形成所述有源层的最终图案的步骤之后，在所述源/漏极上形成第一保护层，制作所述第一保护层时所对应的环境温度低于200℃。
进一步地，在所述源/漏极上形成所述第一保护层的步骤之后，对所述第一保护层进行退火处理。
进一步地，在对所述第一保护层进行退火处理的步骤之后，在所述第一保护层上方形成第二保护层；在形成所述第二保护层的步骤之后，对所述阵列基板进行退火处理。
本发明提供的阵列基板中，在源/漏极和有源层之间设有欧姆接触层，利用欧姆接触层，可以在刻蚀源/漏极时防止刻蚀液体或刻蚀气体破坏有源层；并且，欧姆接触层能够使源/漏极与有源层导通；因此，与需设置刻蚀阻挡层、及在刻蚀阻挡层上设置过孔的现有技术相比，省去了在刻蚀阻挡层上制作过孔的步骤，从而减少了制作阵列基板的掩膜次数，提高了制作阵列基板的效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例一中阵列基板的结构示意图；
图2为本发明实施例二中阵列基板的一种制作方法的流程图；
图3为本发明实施例三中阵列基板的一种制作方法的流程图；
图3a、图3b、图3c、图3d、图3e、图3f、图3g、图3h、图3i、图3j、图3k、图3l、图3m为本发明实施例中阵列基板的制作过程示意图。
附图标记：
10-阵列基板， 11-衬底基板，
12-有源层， 13-源/漏极，
14-欧姆接触层， 15-栅极，
16-栅极绝缘层， 17-第一保护层，
18-树脂层， 19-像素电极，
20-第二保护层， 21-栅极导电层，
22-源/漏极导电层。
具体实施方式
为了进一步说明本发明实施例提供的阵列基板、显示面板及阵列基板的制作方法，下面结合说明书附图进行详细描述。
请参阅图1，本发明实施例一提供的阵列基板10包括：衬底基板11，设于衬底基板11上方的有源层12，设于有源层12上方的源/漏极13，在有源层12和源/漏极13之间设有使源/漏极13与有源层12导通的欧姆接触层14。
在上述实施例中，在源/漏极13和有源层12之间设有欧姆接触层14，利用欧姆接触层14，能够在刻蚀源/漏极13时防止刻蚀液体或刻蚀气体破坏有源层12，并且，欧姆接触层14能够使源/漏极13与有源层12导通；因此，与需设置刻蚀阻挡层、及在刻蚀阻挡层上设置过孔的现有技术相比，省去了在刻蚀阻挡层上制作过孔的步骤，从而减少了制作阵列基板10的掩膜次数，提高了制作阵列基板10的效率；而且，欧姆接触层14还能够进一步提高源/漏极13和有源层12的欧姆接触效果。
需要说明的是，为了能够满足阵列基板的高驱动频率，优选地，有源层12为铟镓锌氧化物层或铟锡锌氧化物层，利用金属氧化物层能够大幅度的提升阵列基板迁移率的特性，从而满足阵列基板的高驱动频率。其中，有源层12的厚度在40nm-50nm的范围内，欧姆接触层14的厚度在40nm-50nm的范围内。
值得一提的是，上述阵列基板10除了包括上述结构外，在衬底基板11与有源层12之间还设有栅极15和栅极绝缘层16，在源/漏极13上方还设有第一保护层17、树脂层18、像素电极19和第二保护层20。
为了保护栅极15，并隔离栅极15和源/漏极13，在衬底基板11和有源层12之间设有栅极绝缘层16，栅极绝缘层16为二氧化硅层，或，为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层；其中，栅极绝缘层16中的二氧化硅层与有源层12直接接触。例如，当栅极绝缘层16为包括二氧化硅层的复合层时，为了使二氧化硅层与有源层12直接接触，二氧化硅层位于复合层的最上层。由于二氧化硅层中的氢含量较少，能够最大限度的减少氢对有源层12的影响。
为了保护源/漏极13，在源/漏极13上设有第一保护层17，第一保护层17为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。在第一保护层17上方还设有像素电极19，为了保护像素电极19，在像素电极19上设有第二保护层20，第二保护层20为氮化硅层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。
本发明实施例还提供了一种包括上述阵列基板10的显示面板，该显示面板包括阵列基板、彩膜基板、触控基板等基板。
为了进一步说明上述实施例一所述的阵列基板，本发明实施例还提供了上述阵列基板的制作方法，详见实施例二。
请参考图2，本发明实施例二还提供了上述阵列基板10的制作方法，包括：
步骤201，在衬底基板11的上方形成有源层12。具体可以利用溅射、沉积、镀膜或蒸镀等方法制作有源层12，并通过构图工艺形成有源层12的初始图形。其中，有源层12的材料为铟镓锌氧化物或铟锡锌氧化物。
步骤202，在有源层12上形成欧姆接触层14。在有源层12制作完成后，可以利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，以下简称PECVD)，在有源层12上沉积厚度为40nm-50nm的欧姆接触层14，并在刻蚀形成源/漏极13之后，再对该欧姆接触层14进行刻蚀，形成欧姆接触层14最终的图案。
步骤203，在欧姆接触层12上形成源/漏极导电层22，通过构图工艺在源/漏极导电层22上形成包括源/漏极13的图形。源/漏极导电层22可以为厚度为200nm-300nm的复合层或单一金属层，当源/漏极导电层22为复合层时，源/漏极导电层22可以为或铜层和缓冲层的复合层；其中，缓冲层可以为铌化钼层、钨化钼层或钛化钼层等材料层，具体的，缓冲层的厚度为20-30nm；当源/漏极导电层22为单一金属层时，源/漏极导电层22可以为铜层，钼层、铝层、铬层或钨层等。
步骤204，对欧姆接触层14与源/漏极13之间的狭缝对应的区域进行刻蚀，形成欧姆接触层14的最终图案。源/漏极13形成后，在源/漏极13之间存在狭缝，对欧姆接触层14与狭缝对应的区域进行刻蚀，具体可通过干法刻蚀将欧姆接触层14与狭缝对应的部分刻蚀掉。在对欧姆接触层14与狭缝对应的区域进行刻蚀的过程中，不需要进行掩膜工艺。
本发明实施例二提供的阵列基板10的制作方法中，在有源层12和源/漏极13之间形成欧姆接触层14，对欧姆接触层14与源/漏极13之间的狭缝对应的区域进行刻蚀，形成欧姆接触层14的最终图案，利用欧姆接触层14能够在刻蚀形成源/漏极13时防止刻蚀气体或刻蚀液体破坏有源层12，并且，欧姆接触层14能够使源/漏极13与有源层12导通；与需设置刻蚀阻挡层、及在刻蚀阻挡层上设置过孔的现有技术相比，省去了在刻蚀阻挡层上制作过孔的步骤，从而减少了制作阵列基板10过程中的掩膜次数，提高了制作阵列基板10的效率；而且，欧姆接触层14还能够进一步提高源/漏极13和有源层12的欧姆接触效果。
上述实施例一中的阵列基板10还包括栅极15、栅极绝缘层16、第一保护层17、树脂层18、像素电极19和第二保护层20等结构，相应的，请参考图3，本发明实施例三提供了上述实施例一中的阵列基板10的制作方法，包括：
步骤301，在衬底基板11上形成栅极导电层21，通过构图工艺形成包括栅极15的图形。具体制作过程可参阅图3a和图3b，如图3a所示，在衬底基板11上形成栅极导电层21；如图3b所示，经过构图工艺，形成包括栅极15的图案。栅极导电层21可以为厚度为200nm-300nm的复合层或单一金属层，当栅极导电层21为复合层时，栅极导电层21可以为铜层和缓冲层的复合层；其中，缓冲层可以为铌化钼层、钨化钼层或钛化钼层等材料层，比如，栅极导电层21由下至上为铌化钼层和铜层的复合层，或者，栅极导电层21由下至上为铌化钼层、铜层和铌化钼层的复合层；需要注意的是，缓冲层的厚度常为20-30nm；当栅极导电层21为单一金属层时，栅极导电层21可以为钼层、铝层、铬层或钨层等。
步骤302，在衬底基板11和栅极15上形成栅极绝缘层16。具体制作方法可参阅图3c，如图3c所示，具体可以利用PECVD方法在衬底基板11和栅极15上形成栅极绝缘层16；其中，栅极绝缘层16的厚度为150nm-300nm。具体的，栅极绝缘层16可以为二氧化硅层，或二氧化硅层与氮化硅层的复合层，或二氧化硅层、氮氧化硅层与氮化硅层的复合层，其中，栅极绝缘层16中的二氧化硅层与有源层12接触，因为二氧化硅层中的含氢量较小，能够有效的提高有源层12的特性，尤其是提高氧化物有源层的特性。
步骤303，在栅极绝缘层16上形成有源层12，通过构图工艺保留与栅极15的位置对应的所述有源层12。具体制作过程请参阅图3d，如图3d所示，具体可以利用sputter方法在栅极绝缘层16上形成厚度为40-50nm的有源层12，之后通过构图工艺形成图案，并使用湿法刻蚀，保留与栅极15位置对应的有源层12。
步骤304，在栅极绝缘层16和有源层12上形成欧姆接触层14。具体制作过程请参见图3e，具体关于步骤304的描述请参考上述步骤202的说明内容，在此不再赘述。
步骤305，在欧姆接触层14上形成源/漏极导电层22，通过构图工艺在源/漏极导电层22上形成包括源/漏极13的图形。具体制作过程请参见图3f和图3g，具体关于步骤305的描述请参考上述步骤203的说明内容，在此不再赘述。
步骤306，对欧姆接触层14与源/漏极13之间的狭缝对应的区域进行刻蚀，形成欧姆接触层14的最终图案。具体制作过程请参见图3h，具体关于步骤306的描述请参考上述步骤204的说明内容，在此不再赘述。
步骤307，在源/漏极13和栅极绝缘层16上形成第一保护层17。具体制作过程请参阅图3i，如图3i所示，在源/漏极13和栅极绝缘层16上形成第一保护层17，且第一保护层17覆盖源/漏极13之间的狭缝。为了防止在形成第一保护层17时破坏有源层12，需要将形成第一保护层17时的环境温度控制在200℃以下。在形成第一保护层17之后，为了提高第一保护层17的稳定性，对第一保护层17进行退火处理，退火处理的温度控制在250℃-350℃之间。其中，第一保护层17可以为二氧化硅层和氮氧化硅层的复合层，也可以为二氧化硅层、氮氧化硅层和氮化硅层的复合层。
步骤308，在第一保护层17上形成树脂层18，并对树脂层18和第一保护层17进行刻蚀，形成过孔。具体制作过程请参阅图3j和图3k，如图3j所示，在第一保护层17上形成树脂层18；如图3k所示，通过曝光、后烘及干刻等方法对树脂层18和第一保护层17进行刻蚀，形成过孔；其中，对树脂层18的后烘温度控制在220℃-250℃之间。值得一提的是，树脂层18为树脂材料的光刻胶层，可以为正性光刻胶层，也可以为负性光刻胶层，在此并不限定。
步骤309，在过孔上形成像素电极层，通过构图工艺形成包括像素电极19的图案。具体制作过程请参阅图3l，如图3l所示，可以使用sputter方法在过孔上形成厚度约为40nm的像素电极层，之后通过构图工艺形成包括像素电极19的图案。
步骤310，在像素电极19和树脂层18上形成第二保护层20。具体制作过程请参阅图3m，如图3m所示，在树脂层18和像素电极19上形成第二保护层20；需要注意的是，在形成第二保护层20时的温度低于或等于树脂层18的后烘温度。在形成第二保护层20之后，还可以对阵列基板10进行退火处理，退火温度低于或等于树脂层18的后烘温度，控制在200℃-250℃之间。值得一提的是，第二保护层20可以为氮化硅层，也可以为氮化硅层、氮氧化硅层和二氧化硅层的复合层。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种阵列基板，其特征在于，包括：衬底基板，设于所述衬底基板上方的有源层，设于所述有源层上方的源/漏极，在所述有源层和所述源/漏极之间设有使所述源/漏极与所述有源层导通的欧姆接触层。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层为铟镓锌氧化物层或铟锡锌氧化物层。
3.根据权利要求2所述的阵列基板，其特征在于，在衬底基板和所述有源层之间设有栅极绝缘层；所述栅极绝缘层为二氧化硅层，或，为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层；其中，所述栅极绝缘层中的二氧化硅层与所述有源层接触。
4.根据权利要求1所述的阵列基板，其特征在于，在所述源/漏极上设有第一保护层，所述第一保护层为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。
5.根据权利要求4所述的阵列基板，其特征在于，在所述第一保护层上方设有第二保护层，所述第二保护层为氮化硅层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层。
6.一种显示面板，其特征在于，包括权利要求1-5中任意一项所述的阵列基板。
7.一种如权利要求1-5中任意一项所述的阵列基板的制作方法，其特征在于，包括：
在衬底基板的上方形成有源层；
在所述有源层上形成欧姆接触层；
在所述欧姆接触层上形成源/漏极导电层，通过构图工艺在所述源/漏极导电层上形成包括源/漏极的图形；
对欧姆接触层与源/漏极之间的狭缝对应的区域进行刻蚀，形成所述欧姆接触层的最终图案。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述有源层为铟镓锌氧化物层或铟锡锌氧化物层。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在衬底基板的上方形成有源层的步骤之前，在衬底基板的上方形成栅极绝缘层，所述栅极绝缘层为二氧化硅层，或，为由二氧化硅层和氮氧化硅层构成的复合层，或，为由二氧化硅层、氮氧化硅层和氮化硅层构成的复合层；其中，所述栅极绝缘层中的二氧化硅层与所述有源层接触。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，在形成所述有源层的最终图案的步骤之后，在所述源/漏极上形成第一保护层，制作所述第一保护层时所对应的环境温度低于200℃。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，在所述源/漏极上形成所述第一保护层的步骤之后，对所述第一保护层进行退火处理。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，在对所述第一保护层进行退火处理的步骤之后，在所述第一保护层上方形成第二保护层；在形成所述第二保护层的步骤之后，对所述阵列基板进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018887.1A CN104600082A (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板、显示面板及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510018887.1A CN104600082A (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板、显示面板及阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104600082A true CN104600082A (zh) | 2015-05-06 |
Family
ID=53125741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510018887.1A Pending CN104600082A (zh) | 2015-01-14 | 2015-01-14 | 一种阵列基板、显示面板及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600082A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134432A (zh) * | 2017-04-24 | 2017-09-05 | 惠科股份有限公司 | 一种阵列基板制程 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011158A (ko) * | 2002-07-29 | 2004-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| CN1577772A (zh) * | 2003-06-25 | 2005-02-09 | Lg.菲利浦Lcd株式会社 | 底栅控制型多晶硅薄膜晶体管的制造方法 |
| CN1740880A (zh) * | 2004-08-27 | 2006-03-01 | 统宝光电股份有限公司 | 薄膜晶体管的串联结构及其制作方法 |
| CN1888967A (zh) * | 2006-07-25 | 2007-01-03 | 友达光电股份有限公司 | 阵列基板的形成方法 |
| CN101022121A (zh) * | 2006-02-14 | 2007-08-22 | 三星电子株式会社 | 有机发光装置及其制造方法 |
| JP2012119691A (ja) * | 2004-04-23 | 2012-06-21 | Ulvac Japan Ltd | 薄膜トランジスタの製造方法 |
| CN103811502A (zh) * | 2014-02-17 | 2014-05-21 | 北京京东方光电科技有限公司 | 阵列基板、阵列基板的制备方法、显示装置 |
-
2015
- 2015-01-14 CN CN201510018887.1A patent/CN104600082A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011158A (ko) * | 2002-07-29 | 2004-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| CN1577772A (zh) * | 2003-06-25 | 2005-02-09 | Lg.菲利浦Lcd株式会社 | 底栅控制型多晶硅薄膜晶体管的制造方法 |
| JP2012119691A (ja) * | 2004-04-23 | 2012-06-21 | Ulvac Japan Ltd | 薄膜トランジスタの製造方法 |
| CN1740880A (zh) * | 2004-08-27 | 2006-03-01 | 统宝光电股份有限公司 | 薄膜晶体管的串联结构及其制作方法 |
| CN101022121A (zh) * | 2006-02-14 | 2007-08-22 | 三星电子株式会社 | 有机发光装置及其制造方法 |
| CN1888967A (zh) * | 2006-07-25 | 2007-01-03 | 友达光电股份有限公司 | 阵列基板的形成方法 |
| CN103811502A (zh) * | 2014-02-17 | 2014-05-21 | 北京京东方光电科技有限公司 | 阵列基板、阵列基板的制备方法、显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134432A (zh) * | 2017-04-24 | 2017-09-05 | 惠科股份有限公司 | 一种阵列基板制程 |
| WO2018196192A1 (zh) * | 2017-04-24 | 2018-11-01 | 惠科股份有限公司 | 阵列基板制程和阵列基板 |
| US10522571B2 (en) | 2017-04-24 | 2019-12-31 | HKC Corporation Limited | Array substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10186617B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| CN105914183B (zh) | Tft基板的制造方法 | |
| CN103000694B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN106057827A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| US20180114854A1 (en) | Metal oxide thin film transistor and method of preparing the same | |
| CN110867458A (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| CN105304646A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN105097710A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105185695A (zh) | 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 | |
| CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104658974A (zh) | 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 | |
| US9659975B2 (en) | Fabrication methods of transparent conductive electrode and array substrate | |
| CN109192886A (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
| US20150162489A1 (en) | Thin film transistor substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150506 |
|
| RJ01 | Rejection of invention patent application after publication |