TW200537573A - Thin-film transistor and production method thereof - Google Patents

Thin-film transistor and production method thereof Download PDF

Info

Publication number
TW200537573A
TW200537573A TW94112893A TW94112893A TW200537573A TW 200537573 A TW200537573 A TW 200537573A TW 94112893 A TW94112893 A TW 94112893A TW 94112893 A TW94112893 A TW 94112893A TW 200537573 A TW200537573 A TW 200537573A
Authority
TW
Taiwan
Prior art keywords
film
silicon
item
silicon oxide
gas
Prior art date
Application number
TW94112893A
Other languages
English (en)
Inventor
Sadatsugu Wakamatsu
Toru Kikuchi
Masanori Hashimoto
Takaomi Kurata
Shin Asari
Kazuya Saitou
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200537573A publication Critical patent/TW200537573A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

200537573 (1) 九、發明說明 【發明所屬之技術領域】 本發明’係有關用氧化矽膜作爲閘極絕緣層之薄膜電 晶體，及其製造方法。 【先前技術】 先前，液晶顯示器（LCD )或有機電激發光（OLED φ )等裝置中，係使用有由所謂非晶質矽（a-Si )或氮化矽 膜（SiNx)、氧化矽膜（SiOx )等薄膜所形成的薄膜電晶 體，亦即非晶質矽TFT ( a-SiTFT )，低溫多晶矽TFT ( LTPS-TFT )。其中低溫多晶矽TFT，可比非晶質矽TFT 更高移動率化，且可於透明絕緣基板，例如玻璃基板般的 基板上製作。 作爲低溫多晶矽TFT之代表性構造，例如可舉出第 18圖所示之共面（Coplanar)型電晶體。 # 共面型電晶體之構造，係如第1 8圖所示，在具有透 明性及絕緣性之玻璃基板1 〇〇上，形成作爲活性層1 〇 1之 多結晶矽薄膜。此活性層1 0 1，係被分爲摻雜有N型或P 型雜質的源極範圍102、通道範圍103、汲極範圍104，覆 蓋此活性層1 01地形成有絕緣層1 05，而將閘極電極1 06 形成在通道範圍103上。更且，在層間絕緣層107上配置 有源極電極1 0 8和汲極電極1 0 9。 然而，低溫多晶矽TFT之製造工程中，因所利用之半 導體元件必須有大面積，所以使用廉價之玻璃基板，其耐 -5- 200537573 (2) 熱性並不充分，故必須以比較性低溫（大約600 °C以下） 之處理溫度來製作。 另一方面，使用矽單結晶基板之矽TFT其製程中’是 在水蒸氣環境或氧氣環境中，將該表面以高溫（900 °C 〜1 1 〇〇 °C左右）來氧化，而形成閘極絕緣膜亦即氧化矽膜 。以此熱氧化而形成之閘極絕緣膜，係膜中缺陷較少的相 當高品質之膜；又活性層與閘極絕緣膜之界面亦保持在淸 # 潔狀態，故閘極絕緣膜與矽基板之界面特性亦爲優良。 對此，上述之先前的低溫多晶矽TFT之製造方法中， 係難以得到界面特性良好的閘極絕緣膜；但近年來，係提 案有於低溫多晶矽TFT，亦可得到界面特性良好之閘極絕 緣膜的製造方法（例如參考專利文件1 )。 上述專利文件1之閘極絕緣膜的製造方法中，係於多 結晶矽薄膜上形成氧化膜之後，堆積觸媒金屬，在60(TC 以下之氧化環境中熱處理者。 ® 〔專利文件1〕日本特開平1 0- 1 63 1 93號公報 【發明內容】 發明所欲解決之課題 然而’如上述專利文件1般先前的低溫多晶矽TFT之 Μ造方法中，具有塗佈觸媒金屬之工程及以熱處理形成絕 緣層之工程，更且考慮實用性，最後還有自活性層去除觸 媒金屬之工程，故生產性不良。 又’第1 8圖所示般先前的低溫多晶矽TFT (共面型 200537573 (3) 電晶體）之製造工程中，在閘極絕緣層1 〇5形成前，必須 有活性層1 〇 1 (源極範圍1 02、汲極範圍1 04、通道範圍 1 0 3 )之圖案化工程。故，此活性層1 0 1和閘極絕緣層1 0 5 之界面特性，難以得到如上述矽TFT之製程般良好的特性 〇 結果，會產生載體之缺陷及散亂，低溫多晶矽TFT之 特性之一的截止電壓（閾値電壓），其變位（偏移）會變 • 大，而會有次臨界電壓擺幅（Subthreshold Swing，S値） 變大的問題 所以，本發明係以提供一種具有確保良好之生產性， 且有優良特性與較高信賴性之閘極絕緣層的薄膜電晶體， 及其製造方法爲目的。 用以解決課題之手段 爲了達成上述目的，本發明之薄膜電晶體中’申請專 # 利範圍第1項所記載之發明，係於基板上包含具有源極範 圍、汲極範圍、通道範圍之活性層，和閘極電極層’和形 成於活性層與閘極電極層之間之閘極絕緣層的’薄膜電晶 體；其特徵係上述閘極絕緣層，包含接著活性層而形成之 第1氧化矽膜，和在此第1氧化矽膜與上述閘極電極層之 間，接著第1氧化矽膜而形成的氮化矽膜。 更且，申請專利範圍第2項所記載之發明，其特徵係 在上述構造以外，於氮化矽膜與閘極電極層之間’具有第 2氧化矽膜者。 200537573 (4) 申請專利範圍第3項所記載之發明，其特徵係活性層 係由多晶矽所形成者。 申請專利範圍第4項所記載之發明，其特徵係第丨氧 化矽膜與氮化矽膜，其膜厚之比例爲4〜5 : 1〜2者。 > 申請專利範圍第5項所記載之發明，其特徵係第1氧 • 化矽膜與氮化矽膜與第2氧化矽膜，其膜厚之比例爲4〜5 ：1〜2 : 4〜5者。 φ 申請專利範圍第6項所記載之發明，其特徵係第1氧 化矽膜之膜厚在40nm以上50nm以下者。 申請專利範圍第7項所記載之發明，其特徵係氮化矽 膜之膜厚在l〇nm以上20nm以下者。 申請專利範圍第8項所記載之發明，其特徵係閘極絕 緣層之整體層厚，在50nm以上200nm以下者。 本發明之薄膜電晶體之製造方法中，申請專利範圍第 9項所記載之發明，其特徵係包含於基板表面形成活性層 # 之工程，和於活性層上形成第1氧化矽膜之工程，和於第 1氧化矽膜上形成氮化矽膜之工程，和於氮化矽膜上形成 閘極電極層之工程。 更且申請專利範圍第1 〇項所記載之發明，其特徵係 在上述構造以外，形成閘極電極層之工程，是在於上述氮 化矽膜上形成第2氧化矽膜之後，再形成閘極電極層的工 程者。 又申請專利範圍第1 1項所記載之發明，其特徵係在 形成第1氧化矽膜之工程中，乃於被壓力調整之反應容器 -8 - 200537573 (5) 內，分別導入包含矽原子之第1矽賦予氣體、包含氧原子 之氧賦予氣體，各最少一種類，而用電漿化學氣相沉積法 來形成氧化矽膜；在形成氮化矽膜之工程中，係於被壓力 調整之反應容器內，分別導入包含矽原子之第2矽賦予氣 體、包含氮原子之氮賦予氣體、稀釋氣體，各最少一種類 ，而用電漿化學氣相沉積法來形成氮化矽膜。 申請專利範圍第1 2項所記載之發明，其特徵係第1 • 矽賦予氣體，是由四氧基正矽酸鹽、和六甲基二矽胺烷、 和單矽烷、和二矽烷所構成之群中，選擇任一種類的氣體 ;而氧賦予氣體，是由氧氣、亞氧化氮、臭氧、二氧化碳 、水所構成之群中，選擇任一種類的氣體者。 申請專利範圍第1 3項所記載之發明，其特徵係第1 矽賦予氣體與氧賦予氣體之組成比，爲1 ·· 30〜50者。 申請專利範圍第1 4項所記載之發明，其特徵係氧化 矽膜其成膜時之壓力爲80〜200Pa，而基板溫度爲3 3 0〜430 ,者。 申請專利範圍第1 5項所記載之發明，其特徵係第2 矽賦予氣體，是由四氧基正矽酸鹽、和六甲基二矽胺烷、 和單矽烷、和二矽烷所構成之群中，選擇任一種類的氣體 ;而氮賦予氣體，是由氨氣、一氧化氮、聯胺所構成之群 中，選擇任一種類的氣體者。 申請專利範圍第1 6項所記載之發明，其特徵係第2 矽賦予氣體、氮賦予氣體、稀釋氣體之組成比，係1 : 10 〜25 · 10 〜30 〇 -9- 200537573 (6) 申請專利範圍第1 7項所記載之發明，其特徵係氮化 矽膜其成膜時之壓力爲 200〜400Pa，而基板溫度爲 3 3 0〜430〇C 者。 申請專利範圍第1 8項所記載之發明，其特徵係以電 漿化學氣相沉積法分別形成第1氧化矽膜、第2氧化矽膜 、氮化矽膜時，施加於電極之高頻電壓的頻率爲27.1MHz 發明效果 若依本發明之薄膜電晶體，可減少閾値電壓及S値， 而可有優良之特性。 更且若依本發明之薄膜電晶體之製造方法，則會確保 良好之生產性，大幅度降低閘極絕緣層之膜中缺陷，和與 矽薄膜之界面之缺陷密度，而可得到具有介面特性良好之 閘極絕緣層的薄膜電晶體。 【實施方式】 以下，根據圖示之實施方式說明本發明。 第1圖，係作爲以本發明之製造方法所製造之薄膜電 晶體，表示低溫多晶矽TFT (以下稱爲多晶矽TFT )的槪 略剖面圖；（a )係鬧極絕緣層爲第1氧化砂膜、氮化砂 膜、第2氧化矽膜之三層層積構造者；（b)係第1氧化 矽膜及氮化矽膜之二層層積構造者。 參考第1圖（a )，本實施方式之薄膜電晶體，係具 -10- 200537573 (7) 備於基板上具有源極範圍1 7、汲極範圍1 9、通道範圍1 8 的活性層11，和閘極電極層1 6，和形成於活性層1 1與閘 極1 6之間的閘極絕緣層1 5 ;閘極絕緣層1 5，係具有形成 於活性層1 1側之第1氧化膜1 2，和形成於閘極電極層1 6 側之第2氧化矽膜14，和形成於第1氧化矽膜12與第2 氧化矽膜1 4之間的氮化矽膜1 3。 如此構成之本實施方式的薄膜電晶體，可減少閾値電 φ 壓及S値。 又如第1圖（b )所示，即使閘極絕緣層爲氧化矽膜 及氮化矽膜的二層構造，只要是滿足閘極絕緣膜之絕緣性 者，亦可不成膜有第1圖（a)所示之第2氧化矽膜。 其次說明本實施方式之製造裝置。 第2圖，係表示用以成膜此多晶矽TFT之閘極絕緣層 之電漿CVD (化學氣相沉積）裝置的槪略剖面圖。 此電漿CVD裝置1之反應容器2之上部，係設置有 • 連接上氣體鋼瓶等複數氣體源（未圖示）的氣體導入系3 :反應容器2之下部，設置有連接了真空泵（未圖示）等 的排氣系4。反應容器2內’相對配置有2個平板狀的上 部電極5和下部電極6 ;定位於上側之上部電極5，經由 脈衝調變高頻電力之調變器7 ’連接於外部之高頻電源8 :定位於下側之下部電極6上，放置有被成膜之基板9， 而下部電極6兼作爲支撐器。高頻電源8 ’係對上部電極 5施加27.12MHz之高頻電壓地’而被構成。另外高頻電 壓亦可爲13.56MHz’但上述27.12MHz之高頻電壓在氣體 -11 - 200537573 (8) 分解效率上較理想。 上部電極5，其前面側（下部電極6側）爲了設置淋 浴板1 0而具有中空部5 a ;與該中空部5 a相通地連接有氣 體導入系3之前端側，而自形成淋浴板1 0之多數氣體噴 出口 10a，對下部電極6上之基板9平均的噴出原料氣體 而構成之。又下部電極6，係內藏有將被放置之基板9加 熱至特定溫度的加熱器（未圖示），而在成膜中被維持於 φ 接地電位而構成之。 其次，說明本發明之多晶矽TFT之製造方法。 首先，以減壓熱CVD法或電漿CVD法等，在基板9 上將非晶質矽膜成膜爲50nm的厚度之後，藉由照射氙氯 (XeCl)準分子雷射（波長3 08nm )或氪氟（KrF )準分 子雷射（波長248nm )，可將非晶質矽膜結晶化，而得到 結晶性砂膜亦即多晶砂（P 〇 1 y - S i)。使用微影法或餘刻將 此圖案化，則形成活性層1 1。 # 然後將形成有活性層π之基板9，放置於上述之電漿 CVD裝置1其反應容器2之下部電極6上，對加熱器（未 圖示）通電來阻抗加熱，而將基板9加熱至特定溫度。此 時，透過排氣系4將反應容器2內排氣，調整爲特定壓力 〇 然後透過氣體導入系3,將作爲第1矽賦予氣體之四 氧基正矽酸鹽（TEOS )等矽烷矽氣體，和氧氣等氧賦予 氣體，其所構成之混合氣體（原料氣體）導入至反應容器 2內，自淋浴板10之多數氣體噴出口 10a，對下部電極6 -12- 200537573 (9) 上之基板9平均的噴出混合氣體。此時，由高頻電源8對 上部電極5施加27·12ΜΗζ之高頻電壓，在上部電極5與 下部電極6之間的空間產生放電，使上述混合氣體電漿化 ，而在活性層1 1上將第1絕緣層亦即第1氧化矽膜12， 成膜爲40〜50nm的厚度。 另外，將第1氧化矽膜12成膜時，作爲第1矽賦予 氣體，除了上述四氧基正矽酸鹽（TEOS)等矽烷系氣體 φ 之外，亦可使用由單矽烷、和二矽烷所構成之群中，選擇 任一種類的氣體；又，作爲氧賦予氣體除了氧氣之外，也 可使用由亞氧化氮、臭氧、二氧化碳、水所構成之群中， 選擇任一種類的氣體。 之後同樣的，導入作爲第2矽賦予氣體之單矽烷（ Si H4 )等矽烷系氣體、和氨氣等氮賦予氣體、和氮氣等稀 釋氣體所構成的混合氣體，藉由放電使上述混合氣體電漿 化，在第1氧化矽膜上將第2絕緣層亦即氮化矽膜1 3，成 Φ 膜爲1 0〜20nm之厚度。 另外，將氮化矽膜1 3成膜時，作爲第2矽賦予氣體 ’除了單矽烷之外亦可使用由例如四氧基正矽酸鹽、和六 甲基二矽胺烷、和二矽烷所構成之群中，選擇任一種類的 氣體；又，作爲上述氮賦予氣體，除了氨氣之外亦可使用 由例如一氧化氮、聯氨所構成之群中，選擇任一種類的氣 體。 之後，導入與第1氧化矽膜相同氣體系之混合氣體， 藉由放電使上述混合氣體電漿化，而在氮化矽膜1 3上將 -13- 200537573 (10) 第3絕緣層亦即第2氧化矽膜ι4，成膜爲5〇nm的厚度。 然後使用微影法及蝕刻法將此圖案化，來形成閘極絕緣層 1 5。有關本發明之特徵所在的閘極絕緣層1 5，詳細於後敘 述。 若滿足了閘極絕緣膜之絕緣性，則亦可不成膜此第2 氧化矽膜1 4。 另外’作爲形成第1、第2氧化矽膜12、14之混合氣 # 體’可分別由矽烷系氣體、氧賦予氣體各選出最少一種來 混合特定量，而使用爲混合氣體；作爲形成氮化矽膜13 之混合氣體’可分別由矽烷系氣體、氮賦予氣體、稀釋氣 體各選擇最少一種來混合特定量，而使用爲混合氣體。 其次在上述閘極絕緣層15(第2氧化矽膜14)上， 以濺鍍法將鋁膜成膜爲2 5 0 n m之厚度之後，再以濺鑛法成 膜有鉬膜50nm。此銘膜中含有0.2重量％之統。這是爲了 在之後工程中，抑制所謂丘狀（Hillock )或鬍鬚狀（ ® Whisker )之針狀突起物的形成。然後使用微影法及蝕刻 法將此圖案化，來形成閘極電極1 6。 然後形成閘極電極1 6之後，接著進行用以形成源極/ 汲極範圍的雜質（用以賦予一導電型的雜質）摻雜。在此 ，爲了得到N通道行之薄膜電晶體，是以電漿摻雜法進行 P (磷）的摻雜。於摻雜結束後，藉由進行退火，而進行 被摻雜之雜質的活性化，和摻雜時之損傷的退火。上述之 工程中，分別自我整合的形成有源極範圍1 7、通道範圍 1 8、汲極範圍1 9。 -14- 200537573 (11) 其次於閘極電極16與閘極絕緣層15上，以CVD法 (電漿CVD法、熱CVD法、ECR電漿CVD法等）將氧 化矽膜20成膜爲250nm之厚度。然後使用微影法及蝕刻 法，對此進行接觸孔之形成，而形成層間絕緣層2 1 ;之後 以濺鍍法將鉬膜成膜爲50nm厚之後，成膜3 00nm之鋁膜 ，形成源極電極22與汲極電極23，而得到第1圖所示之 本發明的多晶矽TFT。 φ 其次對以上述的觸媒CVD裝置1所製造的本發明之 閘極絕緣層1 5，說明其成膜條件等。 本發明之閘極絕緣層1 5的膜厚，係第1層（第1氧 化矽膜12):第2層（氮化矽膜13):第3層（第2氧 化砂膜14) = 50nm: 10nm: 50nm;而個別之成膜處理條 件，係如第3圖所示。另外爲了比較，一倂將先前之多晶 矽TFT之閘極絕緣層中，使用TEOS作爲原料氣體之氧化 矽膜的代表性成膜條件，表示於第3圖中。另外有關成膜 馨 速度、基板面內之膜厚分布，係在730mmx920mm尺寸之 玻璃基板上成膜時的結果。又，Vfb (單位：V )係作爲表 示閘極絕緣層中缺陷之量之指標的，平帶電壓（Flat Band Voltage ) ; Dit (單位：cm_2 · eV·1 )係作爲表示閘極絕緣 層與矽薄膜之界面中缺陷密度的，界面準位密度。又，此 時之基板，係使用P型之8丨[001]單結晶晶圓（1^ = 2>< 1016cnT3)。 如第3圖所示，先前之閘極絕緣中，以ΤΕ Ο S爲原料 氣體的氧化砍膜成膜速度爲80nm/min左右，而基板面內 -15- 200537573 (12) 之膜厚分布（1 0mm端）爲±7.5 %左右。又該膜厚爲 llOnm 時，Vfb = -1.5 — 2.0V，Dit = 8xlO】 knT2 · eV-1。 在此前提下，由後述第4圖〜第1 6圖所示之測定結果 ，德之本發明之閘極絕緣膜的成膜處理條件，係閘極絕緣 膜整體之成膜速度爲7 8〜8 3 nm/min左右，而基板面內之膜 厚分布（10 mm端）爲±5.5〜7.0 %左右。又該膜厚爲 llOnm 時，Vfb = -1.0〜-1.5V，Dit = 4.3 X 1010〜9.6 X 1010cnT2 • · eV.i 〇 第4圖，係針對作爲第1、第3層之氧化矽膜（第1 、第2氧化矽膜12、14)其形成時，表示成膜溫度與成膜 速度之關係的測定結果；第5圖，係針對氧化矽膜（第1 、第2氧化矽膜12、14)其形成時，表示成膜溫度與Dit 、Vfb之關係的測定結果。另外第5圖中，a係Dit，b係 Vfb。 由第4圖所示之測定結果可得知，若提高成膜溫度則 φ 成膜速度會降低，而降低生產性。又由第5圖所示之結果 可得知，當成膜溫度上升Dit會減少，而降低界面之缺陷 密度，但是在43 0°C左右以上則大槪爲一定値。另一方面 ，雖顯示出當成膜溫度升高Vfb會上升，而減少層內之缺 陷量，但是在4 3 0 °C以上則成爲一定値。另外，由基板之 耐熱度及裝置材料之狀況來看，係在4 5 0 °C以下爲佳。 故，爲了維持氧化矽膜（第1、第2氧化矽膜12、14 )之高成膜速度，以低Dit、高Vfb來成膜，則以3 3 0 °C 〜4 3 0 °C左右的範圍來成膜爲佳。 -16- 200537573 (13) 第6圖，係針對氧化矽膜（第1、第2氧化矽膜！ 2、 1 4 )其形成時，表示對矽賦予氣體測定其氧氣組成比與成 膜速度之關係的測定結果；第7圖，係針對氧化矽膜（第 1、第2氧化矽膜1 2、1 4 )其形成時，表示氧氣組成比與 Dit、Vfb之關係的測定結果。另外第7圖中，a係Dit，b 係 Vfb。 由第6圖所不之結果可得知，若提高氧氣組成比則成 φ 膜速度會降低，而降低生產性。又由第7圖所示之結果可 得知，當氧氣組成比上升Dit會減少，而降低界面之缺陷 密度，而氧氣組成比在3 0以下會急速降低，到5 0以上則 大槪爲一定値。另一方面，雖顯示出當氧氣組成比升高 V fb會上升，而減少層內之缺陷量，但是在3 0以下會急 速上升而在50以上則成爲一定値。 故，爲了維持氧化矽膜（第1、第2氧化矽膜12、14 )之高成膜速度，以低Dit、高Vfb來成膜，對矽賦予氣 # 體之氧氣組成比係以30〜50之範圍來成膜爲佳。 第8圖，係針對氧化矽膜（第1、第2氧化矽膜12、 14)其形成時，表示處理壓力和成膜速度及基板面內分布 之關係的測定結果。另外第8圖中，a係成膜速度，b係 基板面內分布。由此測定結果可得知，若提高處理壓力則 會減少成膜速度。又基板之面內分布，係在處理壓力爲 125Pa附近得到最小値。 故，爲了減少氧化矽膜（第1、第2氧化矽膜12、1 4 )之基扳面內分布，係以處理壓力80〜2OOPa左右之範圍 -17- 200537573 (14) 來成膜者爲佳。 第9圖，係針對氮化矽膜（作爲第2絕緣層之氮化 膜1 3 )其形成時，表示對砂賦予氣體，測定作爲氮賦予 體之氨氣組成比與成膜速度之關係的測定結果；第1〇 ，係針對氮化矽膜（作爲第2絕緣層之氮化矽膜1 3 )其 成時，表示氨氣組成比與D i t、V fb之關係的測定結果 另外弟10圖中’ a係Dit’ b係Vfb。
^ 由第9圖所不之結果可得知，若提高氨氣組成比貝IJ 膜速度會降低，而降低生產性。又由第1 0圖所示之結 可得知，當氨氣組成比上升Dit會減少，而降低界面之 陷密度，而氨氣組成比在2 0左右之前會急速降低，到 以上則大槪爲一定値。另一方面，雖顯示出當氨氣組成 升高Vfb會上升，而減少層內之缺陷量，但是在20之 會急速上升而在20以上則成爲一定値。 從而，爲了維持氮化矽膜（作爲第2絕緣層之氮化 # 膜13)之高成膜速度，以低Dit、高Vfb來成膜，氨氣 成比係以10〜25之範圍來成膜爲佳。 第1 1圖，係針對氮化矽膜（作爲第2絕緣層之氮 矽膜13)其形成時，表示對矽賦予氣體其氮氣（稀釋氣 )組成比，和成膜速度與基板面內分布之關係的測定結 。另外第Π圖中，a係成膜速度，b係基板面內分布。 由此測定結果可得知，若提高氮氣組成比則會減少 膜速度。又基板之面內分布，係在氮氣組成比2 0附近 到最小値。故，爲了減少氮化矽膜（作爲第2絕緣層之 矽 氣 圖 形 成 果 缺 20 比 刖 矽 組 化 體 果 成 得 氮 -18* 200537573 (15) 化矽膜13 )之基板面內分布，係以氮氣組成比1〇〜3〇左右 之範圍來成膜者爲佳。 第12圖，係針對氮化砂膜（作爲第2絕緣層之氮化 矽膜13)其形成時，表示處理壓力和成膜速度及基板面內 分布之關係的測定結果。另外第1 2圖中，a係成膜速度， b係基板面內分布。 由此測定結果可得知，若提高處理壓力則會減少成膜 φ 速度，而基板面內分布在處理壓力爲250Pa附近得到最小 値。故，爲了減少氮化矽膜（作爲第2絕緣層之氮化矽膜 13)之基板面內分布，係以處理壓力200〜400Pa左右之範 圔來成膜者爲佳。 第1 3圖，係針對氮化矽膜（作爲第2絕緣層之氮化 矽膜1 3 )其形成時，表示成膜溫度與成膜速度之關係的測 定結果；第14圖，係針對氮化矽膜（作爲第2絕緣層之 氮化矽膜13 )其形成時，表示成膜溫度與Dit、Vfb之關 φ 係的測定結果。另外第14圖中，a係Dit，b係Vfb。 由第1 3圖所示之測定結果可得知，若提高成膜溫度 則成膜速度會降低，而降低生產性。又由第1 4圖所示之 結果可得知，當成膜溫度上升Dit會減少，而降低界面之 缺陷密度，但是在430 °C左右以上則大槪爲一定値。另一 方面，雖顯示出當成膜溫度升高Vfb會上升，而減少層內 之缺陷量，但是在430°C以上則成爲一定値。另外’由基 板之耐熱度來看，係在45 (TC左右以下爲佳。 故，爲了維持氮化矽膜（作爲第2絕緣層之氮化矽膜 -19- 200537573 (16) 13 )之高成膜速度，以低Dit、高Vfb來成膜，則以330 °C〜4 3 0 °C左右的範圍來成膜爲佳。 第1 5圖，係針對本發明之閘極絕緣層1 5之第1、第 3層之氧化矽膜（第1、第2氧化矽膜12、14)之膜厚， 表示其與Dit、Vfb之關係的測定結果。第16圖，係針對 本發明之閘極絕緣層1 5之第2層之氮化矽膜（氮化矽膜 13 )之膜厚，表示其與Dit、Vfb之關係的測定結果。另 φ 外第15圖、第16圖中，a係Dit，b係Vfb。 由第1 5圖、第1 6圖所示之測定結果得知，將第2層 (氮化矽膜13 )之膜厚作爲10〜20nm時，第1、第3層（ 第1、第2氧化矽膜12、14)之膜厚分別在40〜5 Onm的範 圍下，可得到良好膜質（Dit較低，且Vfb較高）的閘極 絕緣層。 又，製造出分別具有上述本發明之閘極絕緣層1 5，和 以TEOS作爲原料之氧化矽膜所構成的先前閘極絕緣層的 φ ，上述多晶矽TFT時，測定次臨界電壓擺幅（S値，單位 V/dec )和閾値電壓（Vth，單位V )，則得到第17圖所 示之結果。另外，此時各閘極絕緣層之成膜處理條件，係 和第3圖之情況相同。 由第1 7圖所示之測定結果得知，藉由成膜本發明之3 層構造閘極絕緣層（第1氧化矽膜1 2、氮化矽膜1 3、第2 氧化矽膜Μ) 1 5，比起先前之單層構造閘極絕緣層（氧化 矽膜），可製作次臨界電壓擺幅（S値）更小，且閾値電 壓（V t h )較小的局性能多晶砂T F Τ。 -20- 200537573 (17) 如以一來，若依本發明之製造方法，則可確保良好生 產性’得到具有優良特性（以較低基板溫度（4 5 0。(：左右 以下），大幅降低閘極絕緣層之膜中缺陷，及與矽薄膜之 界面的缺陷密度）之閘極絕緣層的多晶矽TFT。 【圖式簡單說明】 〔第1圖〕作爲以本發明之實施方式中製造方法所形 φ 成之薄膜電晶體，表示多晶矽TFT的槪略剖面圖 〔第2圖〕表示用以成膜本發明中多晶矽TFT之閘極 絕緣層之電漿CVD裝置的槪略剖面圖 〔第3圖〕分別表示本發明之閘極絕緣層與先前閘極 絕緣層之個別成膜條件的圖 〔第4圖〕針對本發明之閘極絕緣層中作爲第1、第 3層之氧化矽膜形成時，表示成膜溫度與成膜速度之關係 的圖 φ 〔第5圖〕針對本發明之閘極絕緣層中作爲第1、第 3層之氧化矽膜形成時，表示成膜溫度與Dit、Vfb之關係 的圖 〔第6圖〕針對本發明之閘極絕緣層中作爲第1、第 3層之氧化矽膜形成時，表示對矽賦予氣體之氧氣組成比 與成膜速度之關係的圖 〔第7圖〕針對本發明之閘極絕緣層中作爲第1、第 3層之氧化矽膜形成時，表示氧氣組成比與Dit、Vfb之關 係的圖 -21 - 200537573 (18) 〔第8圖〕針對本發明之閘極絕緣層中作爲第1、第 3層之氧化矽膜形成時，表示處理壓力和成膜速度及基板 面內分布之關係的圖 〔第9圖〕針對本發明之閘極絕緣層中作爲第2層之 氮化矽膜形成時，表示對矽賦予氣體，作爲氮賦予氣體之 氨氣組成比與成膜速度之關係的圖 〔第1 0圖〕針對本發明之閘極絕緣層中作爲第2層 φ 之氮化矽膜形成時，表示氨氣組成比與Dit、Vfb之關係 的圖 〔第1 1圖〕針對本發明之閘極絕緣層中作爲第2層 之氮化矽膜形成時，表示對矽賦予氣體作爲氮賦予氣體之 組成比，和成膜速度和基板面內分布之關係的圖 〔第1 2圖〕針對本發明之閘極絕緣層中作爲第2層 之氮化矽膜形成時，表示處理壓力和成膜速度和基板面內 分布之關係的圖 φ 〔第13圖〕針對本發明之閘極絕緣層中作爲第2層 之氮化矽膜形成時，表示成膜溫度與成膜速度之關係的圖 〔第1 4圖〕針對本發明之閘極絕緣層中作爲第2層 之氮化矽膜形成時，表示成膜溫度與Dit、Vfb之關係的 圖 〔第1 5圖〕作爲本發明之閘極絕緣層之第1、第3層 ，表示各氧化矽膜中膜厚和Dit、Vfb之關係的圖 〔第1 6圖〕作爲本發明之閘極絕緣層之第2層’表 示各氮化矽膜中膜厚和Dit、Vfb之關係的圖 -22- 200537573 (19) 〔第1 7圖〕針對使用了本發明之閘極絕緣層與先前 閘極絕緣層之各多晶矽T F T，表示臨界電壓擺幅（S値） 與閾値電壓（Vth )的圖 〔第u圖〕作爲以先前之製造方法所形成之薄膜電 晶體’表示多晶矽TFT之槪略剖面圖 【主要元件符號說明】 φ 1 : CVD裝置 2 :反應容器 5 :上部電極 6 :下部電極 9 :基板 1 2 :第1氧化矽膜 1 3 :氮化矽膜 1 4 :第2氧化矽膜 φ 1 5 :閘極絕緣層 1 6 :閘極電極 2 1 :層間絕緣層 2 2 :源極電極 2 3 :汲極電極 -23-

Claims (1)

  1. 200537573 ⑴ 十、申請專利範圍 1 . 一種薄膜電晶體，係於基板上包含具有源極範圍 、汲極範圍、通道範圍之活性層，和閘極電極層，和形成 於上述活性層與上述閘極電極層之間之閘極絕緣層的，薄 膜電晶體；其特徵係 上述閘極絕緣層，包含接著上述活性層而形成之第1 氧化矽膜，和在此第1氧化矽膜與上述閘極電極層之間， φ 接著上述第1氧化矽膜而形成的氮化矽膜。 2 ·如申請專利範圍第1項所記載之薄膜電晶體，其 中，於上述氮化矽膜與上述閘極電極層之間，係具有第2 氧化矽膜者。 3. 如申請專利範圍第1項或第2項所記載之薄膜電 晶體，其中，上述活性層係由多晶矽所形成者。 4. 如申請專利範圍第1項所記載之薄膜電晶體，其 中，上述第1氧化矽膜與上述氮化矽膜，其膜厚之比例爲 • 4〜5 ·· 1〜2者。 5 ·如申請專利範圍第2項所記載之薄膜電晶體，其 中，上述第1氧化矽膜與上述氮化矽膜與上述第2氧化矽 膜，其膜厚之比例爲4〜5 : 1〜2 : 4〜5者。 6 ·如申請專利範圍第1項或第2項所記載之薄膜電 晶體，其中，上述第1氧化矽膜之膜厚係在40nm以上 50nm以下者。 7 ·如申請專利範圍第1項或第2項所記載之薄膜電 晶體，其中，上述氮化矽膜之膜厚係在l〇nm以上20nm -24- 200537573 (2) 以下者。 8 ·如申請專利範圍第1項、第2項、第4項之任一 項所記載之薄膜電晶體，其中，上述閘極絕緣層之整體層 厚，係在50nm以上200nm以下者。 9. 一種薄膜電晶體之製造方法，其特徵係包含 於基板表面形成活性層之工程， 和於上述活性層上形成第1氧化矽膜之工程， φ 和於上述第1氧化矽膜上形成氮化矽膜之工程， 和於上述氮化矽膜上形成閘極電極層之工程。 1〇·如申請專利範圍第9項所記載之薄膜電晶體之製 造方法，其中，形成上述閘極電極層之工程，係在於上述 氮化矽膜上形成第2氧化矽膜之後，再形成閘極電極層的 工程者。 1 1 ·如申請專利範圍第9項或第1 0項所記載之薄膜 電晶體之製造方法，其中，在形成上述第1氧化矽膜之工 φ 程中，係於被壓力調整之反應容器內，分別導入包含矽原 子之第1矽賦予氣體、包含氧原子之氧賦予氣體，各最少 一種類’而用電漿化學氣相沉積法來形成氧化矽膜； 形成上述氮化矽膜之工程中，係於被壓力調整之反應 容器內’分別導入包含矽原子之第2矽賦予氣體、包含氮 原子之氮賦予氣體、稀釋氣體，各最少一種類，而用電漿 化學氣相沉積法來形成氮化矽膜。 12·如申請專利範圍第1 1項所記載之薄膜電晶體之 製造方法，其中，上述第1矽賦予氣體，係由四氧基正矽 -25- 200537573 (3) 酸鹽、和六甲基二矽胺烷、和單矽烷、和二矽烷所構成之 群中，選擇任~種類的氣體； 上述氧賦予氣體，係由氧氣、亞氧化氮、臭氧、二氧 化碳、水所構成之群中，選擇任一種類的氣體者。 1 3 .如申請專利範圍第9項或第1 0項所記載之薄膜 電晶體之製造方法，其中，上述第1矽賦予氣體與上述氧 賦予氣體之組成比，係1 : 30〜50者。 # 1 4 _如申請專利範圍第9項或第1 0項所記載之薄膜 電晶體之製造方法，其中，上述氧化矽膜其成膜時之壓力 爲80〜200Pa，而基板溫度爲3 3 0〜43 0°C者。 1 5 .如申請專利範圍第9項或第1 〇項所記載之薄膜 電晶體之製造方法，其中，上述第2矽賦予氣體，係由四 氧基正矽酸鹽、和六甲基二矽胺烷、和單矽烷、和二矽烷 所構成之群中，選擇任一種類的氣體； 上述氮賦予氣體，係由氨氣、一氧化氮、聯胺所構成 Φ 之群中，選擇任一種類的氣體者。 16. 如申請專利範圍第9項或第10項所記載之薄膜 電晶體之製造方法，其中，上述第2矽賦予氣體、上述氮 賦予氣體、上述稀釋氣體之組成比，係1 : 1〇〜25 : 10〜30 者。 17. 如申請專利範圍第9項或第10項所記載之薄膜 電晶體之製造方法，其中，上述氮化矽膜其成膜時之壓力 爲200〜400Pa，而基板溫度爲330〜4 30°C者。 1 8 .如申請專利範圍第9項或第1 0項所記載之薄膜 -26- 200537573 (4) 電晶體之製造方法，其中，以電漿化學氣相沉積法分別形 成上述第1氧化矽膜、上述第2氧化矽膜、上述氮化矽膜 時，施加於電極之高頻電壓的頻率係27.1MHz者。
    -27-
TW94112893A 2004-04-23 2005-04-22 Thin-film transistor and production method thereof TW200537573A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004127777 2004-04-23

Publications (1)

Publication Number Publication Date
TW200537573A true TW200537573A (en) 2005-11-16

Family

ID=35197275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94112893A TW200537573A (en) 2004-04-23 2005-04-22 Thin-film transistor and production method thereof

Country Status (5)

Country Link
JP (2) JP5066361B2 (zh)
KR (1) KR101184232B1 (zh)
CN (2) CN100550426C (zh)
TW (1) TW200537573A (zh)
WO (1) WO2005104239A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978847B2 (ja) * 2007-06-01 2012-07-18 Ｎｌｔテクノロジー株式会社 シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置
EP2449593B1 (en) 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101202319B1 (ko) 2010-07-26 2012-11-16 삼성전자주식회사 노광 장치 및 그 제어 방법
CN102646595A (zh) 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN104600082A (zh) * 2015-01-14 2015-05-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN111052397B (zh) * 2017-10-31 2023-07-14 株式会社爱发科 薄膜晶体管及其制造方法
KR102189557B1 (ko) * 2019-03-05 2020-12-11 에스케이머티리얼즈 주식회사 박막 트랜지스터 및 이의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JP3338481B2 (ja) * 1992-09-08 2002-10-28 ソニー株式会社 液晶表示装置
JPH0799253A (ja) * 1993-09-27 1995-04-11 Sony Corp Ｓｒａｍ型半導体装置およびその製造方法
JPH07162009A (ja) * 1993-12-08 1995-06-23 Casio Comput Co Ltd 薄膜トランジスタ
JP2742381B2 (ja) * 1994-02-24 1998-04-22 株式会社ジーティシー 絶縁膜の形成方法
JPH07262009A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd パイプライン処理コンピュータ装置
KR100407084B1 (ko) * 1997-10-06 2003-11-28 세이코 엡슨 가부시키가이샤 불휘발성 반도체 기억 장치 및 그 제조 방법
JPH11168216A (ja) * 1997-12-04 1999-06-22 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JP2000150389A (ja) * 1998-11-06 2000-05-30 Furontekku:Kk プラズマｃｖｄ装置およびこれを用いた半導体装置の製造方法
JP2000243802A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体装置の製造方法及び装置
JP2001102322A (ja) * 1999-09-29 2001-04-13 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1127957A1 (en) * 2000-02-24 2001-08-29 Asm Japan K.K. A film forming apparatus having cleaning function
JP4537610B2 (ja) * 2001-04-11 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
JP2003142496A (ja) * 2001-11-08 2003-05-16 Matsushita Electric Ind Co Ltd 薄膜半導体素子の製造方法

Also Published As

Publication number Publication date
KR20070009526A (ko) 2007-01-18
CN101567392A (zh) 2009-10-28
JP2012119691A (ja) 2012-06-21
JP5066361B2 (ja) 2012-11-07
WO2005104239A1 (ja) 2005-11-03
CN1842919A (zh) 2006-10-04
CN100550426C (zh) 2009-10-14
JPWO2005104239A1 (ja) 2008-03-13
CN101567392B (zh) 2011-07-20
KR101184232B1 (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5317384B2 (ja) 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御
US5275851A (en) Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
TW200537573A (en) Thin-film transistor and production method thereof
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
TW200538579A (en) Method of controlling the uniformity of PECVD-deposited thin films
TW201017755A (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
CN102007597A (zh) 低温薄膜晶体管工艺、装置特性、和装置稳定性改进
CN102651311A (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
WO2005078787A1 (ja) 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置
TW201518561A (zh) 一種平坦化多晶矽薄膜的製造方法
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
Park et al. Stabilization of Al2O3 gate oxide on plastic substrate for low temperature poly-silicon by in situ plasma treatment
Lee et al. Improved long-term stability of low-temperature polysilicon thin-film transistors by using a tandem gate insulator with an atomic layer of deposited silicon dioxide
JP2003197636A (ja) 薄膜半導体素子およびその製造方法
Kikkawa et al. Electrical properties of silicon nitride films deposited by catalytic chemical vapor deposition on catalytically nitrided Si (100)
TWI773844B (zh) 薄膜電晶體及其製造方法
JPH04186634A (ja) 薄膜半導体装置の製造方法
JPH05291220A (ja) 半導体装置の製造方法
JPH0855995A (ja) 半導体装置およびその作製方法
EP2613346B1 (en) Thin film transistor, manufacturing method thereof and display device
JP2622373B2 (ja) 薄膜トランジスタおよびその製造方法
JP2001237190A (ja) 多結晶シリコン薄膜およびその形成方法
JP2004327649A (ja) 半導体装置、薄膜トランジスタおよび半導体装置の製造方法