CN101133482B - 具有台阶型源/漏区的器件 - Google Patents

具有台阶型源/漏区的器件 Download PDF

Info

Publication number
CN101133482B
CN101133482B CN2006800068417A CN200680006841A CN101133482B CN 101133482 B CN101133482 B CN 101133482B CN 2006800068417 A CN2006800068417 A CN 2006800068417A CN 200680006841 A CN200680006841 A CN 200680006841A CN 101133482 B CN101133482 B CN 101133482B
Authority
CN
China
Prior art keywords
drain region
source
substrate
grid portion
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800068417A
Other languages
English (en)
Other versions
CN101133482A (zh
Inventor
G·库尔洛
B·泽尔
S·泰亚吉
C·奥思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101133482A publication Critical patent/CN101133482A/zh
Application granted granted Critical
Publication of CN101133482B publication Critical patent/CN101133482B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的实施例提供了具有台阶源/漏区的晶体管。台阶源/漏区可在沟道区中实现显著的应变并使电流泄漏最小化。通过在衬底中形成两个凹槽来产生台阶凹槽并在凹槽中形成源/漏区，从而形成台阶源/漏区。

Description

具有台阶型源/漏区的器件
背景技术
集成电路在硅晶片和其它半导体晶片中/上制造。这样的集成电路包含数以百万计的金属氧化物半导体(MOS)场效应晶体管。这样的MOS晶体管可包括p-沟道MOS(PMOS)晶体管以及n-沟道MOS(NMOS)晶体管，这取决于它们掺杂物导电类型。
晶片可通过从液态硅浴拉制硅棒料来获得。棒料可由单晶(single-crystal)硅产生，并随后锯割成单独的晶片。然后可在各晶片上淀积硅层。因为晶片可由单晶硅制成，所以淀积条件可控制成可使硅淀积层在晶片上“外延地”生长。“外延”指一种晶片上淀积硅层的方式，该硅层的晶格具有与晶片的单晶硅晶格结构相同的晶格。该硅层还可为与晶片的单晶硅基本相同的材料，使得该硅层的晶格也具有与晶片的单晶硅的晶格间距基本相同的间距。
接着，在该硅层上形成栅介质层、栅电极和隔层。还将离子注入该硅层，在栅电极的两端形成源区和漏区。电压可被加到源区和漏区上。当对栅电极施加电压时，电流通过栅介质层下的沟道从源区流到漏区。
已经发现对沟道施加应变可提高晶体管的功能。施加这样的应变的一种方法是淀积具有不同于晶片上的单晶硅的晶格间距的材料。根据晶格间距的不同，可导致沟道中的拉伸应变或压缩应变。
附图说明
图1a是说明具有台阶型源/漏区的一般晶体管的横截面侧视图。
图1b是说明晶体管的沟道中的拉伸应变的横截面侧视图。
图1c是说明晶体管的沟道中的压缩应变的横截面侧视图。
图2是更详细说明具有台阶型源/漏区的一般晶体管的一部分的横截面侧视图。
图3是表示根据本发明一实施例的晶体管如何制作的流程图。
图4a到4g是说明根据图3的流程图所示的过程制作晶体管的各阶段的横截面侧视图。
图5是表示根据本发明另一实施例的晶体管如何制作的流程图。
图6a到6f是说明根据图5的流程图所示的过程制作晶体管的各阶段的横截面侧视图。
图7是表示根据本发明再一实施例的晶体管如何制作的流程图。
图8a到8f是说明根据图7的流程图所示的过程制作晶体管的各阶段的横截面侧视图。
图9是说明可包含晶体管的集成电路的示意图。
图10是说明根据本发明一实施例的系统的框图。
具体实施方式
在各实施例中，描述了有关衬底形成的装置和方法。在如下描述中，将说明各实施例。但是，相关领域技术人员会认识到，各实施例可在没有特定细节中的一种或多种的条件下实施，或者用其它方法、材料或部件来实施。在另一些实例中，没有详细示出或描述公知的结构、材料或操作，以避免使本发明的不同实施例的形态变得不清晰。同样，为了解释目的，说明了特定的数量、材料和结构以提供对本发明的充分理解。然而，本发明可在没有这些特定细节的条件下实施。此外，要理解，图中示出的各实施例是解释性表现而不一定按比例绘制。
整个说明书中提到的“一个实施例”或“一实施例”意味着结合改实施例描述的特征、结构、材料或特性包含在本发明的至少一个实施例中。因此，整个说明书中各个位置出现的短语“在一个实施例中”或“在一实施例中”不一定指本发明的同一个实施例。此外，特定特征、结构、材料或特性可按任何适合的方式结合到一个或多个实施例中。在另一些实施例中，可包括各种另外的层和/结构和/或省略描述过的特征。
各个操作将作为多个不连续的操作以最有助于理解本发明的方式依次描述。但是，描述的顺序不应解释成暗示这些操作一定是顺序依赖的。具体地说，这些操作不一定以所描述的顺序进行。所描述的操作可按不同于所描述的实施例的顺序进行。在另一些实施例中，可进行各种另外的操作和/或省略描述过的操作。
图1a是说明根据本发明一实施例具有台阶型源/漏区108、110的一般晶体管100的横截面侧视图。下面描述主要针对形成PMOS晶体管100的实施例。但是，本领域技术人员会理解到，NMOS 100晶体管按类似的方式制造，只是要进行一些改变。例如，PMOS晶体管100的掺杂导电类型、晶格间距和源/漏区108、110的成分可被改变以形成NMOS晶体管100。
晶体管100可包含衬底102。衬底102可包含一块材料，例如一块硅或其它材料。衬底102可以是一种物理结构；通过各种处理而转换到或加到所要求的微电子配置的基本工件的层；或者另一或另一些材料。衬底102可包含导电材料、绝缘材料、半导体材料和其它材料或材料组合。在一些实施例中，衬底102可以是多层结构并可包含有源和/或无源器件。作为可选的方案，衬底102可包含没有附加器件或结构的基本均质的材料。
在一实施例中，衬底102可包含单晶晶片层和可在单晶晶片衬底上外延形成的外延硅层。因为这样的硅层可外延形成，所以它可依从晶片衬底的单晶结构。从而衬底102的上表面处硅层的硅也可以是单晶的。硅层可包含n-型掺杂物，可通过注入磷和砷离子以产生具有约5.0×1018/cm3的n-型掺杂物浓度的n-阱来形成。(从而产生N+膜。)在另一些实施例中也可采用其它掺杂物和掺杂浓度。图1a只示出衬底102顶端处的外延硅层，没有示出衬底102的非-外延层部分。
衬底102中可有多个场隔离区122。场隔离区122可将不同导电类型的阱隔离，并隔离邻近的晶体管。场隔离区122可以是例如浅沟槽隔离(STI)区122并可通过在衬底102中蚀刻一沟槽然后用淀积氧化物填充该沟槽来形成。
栅区104可设在衬底102的上表面112上。栅区104可包含栅介质层，它可以例如是一层氧化氮层。栅区104还可包含栅介质层上的栅电极。通过等厚淀积多晶硅并利用已知的光刻工艺将多晶硅图案化成栅电极。栅介质层和栅电极也可包含其它材料并用其它方法形成。
在栅区104的边上可存在栅隔层106。可存在邻近栅隔层106并远离栅区104延伸的第一和第二台阶型源/漏区108、110。这些台阶型源/漏区108、110可在衬底102的台阶凹槽内。台阶型源/漏区108、110可在凹槽中外延形成。台阶型源/漏区108、110可包含硅、锗和硼，但在另一些实施例中它们可包含其它材料。
在一实施例中，源/漏区108、110的硅和锗形成具有晶格的合金，该晶格具有与衬底102的外延硅的晶格结构相同的结构。但是，硅和锗的合金的晶格，具有比衬底102的外延硅的晶格间距大的间距，至少在松弛状态是这样。因为合金的晶格具有与衬底102相同的结构，所以台阶型源/漏区108、110在衬底102上外延形成。但是，合金的晶格间距较大时，会使台阶型源/漏区108、110在台阶型源/漏区108、110之间的沟道114中产生压应力(及应变)。锗可按约15原子百分比出现在硅和锗的结合中，但在另一些实施例中可使用其它浓度。较大的硼浓度也可包含在台阶型源/漏区108、110中。在一实施例中，硼浓度可以是约3×1020/cm3，但在另一些实施例中可使用其它浓度。(台阶型源/漏区108、110从而可被掺杂成P+。)较大的硼浓度可产生约0.9mOhm-cm的较低电阻，但在另一些实施例中，硼或其它掺杂物的浓度可产生不同的电阻。导电p-掺杂膜还可在栅电极表面上淀积并形成栅区104的一部分。
台阶型源/漏区108、110各可包括较浅的第一台阶116和较深的第二台阶118。台阶型源/漏区108、110的第一台阶116之间的距离可小于第二台阶118之间的距离。在一实施例中，与深的非台阶型源/漏区的情形相比，较深的第二台阶118可在沟道114内提供所要求量的应变，而相隔较近的较浅第一台阶116可在不产生大量电流泄漏的条件下提供所要求的短沟道效应(SCE)。在这样的无台阶器件中，为提供所要求的应变，源/漏区形成于其中的凹槽互相之间可能太深或太近，而导致较差的SCE和较多的电流泄漏。另一些实施例可作为源漏区108、110的一部分而包含多于两个台阶。
在一些实施例中，台阶型源/漏区108、110的底120可低于场隔离区122的顶124。所进行的蚀刻和/或清除过程可导致场隔离区122的上表面124低于衬底102的上表面112。通过提供足够深的台阶型源/漏区108、110，它们的底120低于场隔离区122的顶124，可防止加在晶体管100和衬底102材料上的后续层之间的接触。还可防止不希望有的源于这样的直接接触的效应(例如镍尖峰缺陷(spikedefects)，它可能在含镍的层直接与硅衬底102接触时发生)。在台阶型源/漏区108、110的底120低于场隔离区122的顶124的实施例中，台阶型源/漏区108、110和场隔离区122之间的重叠可防止这样的直接接触，从而防止这样的镍尖峰缺陷或其它问题。因此，第二台阶118的深度还可提供提供沟道114中所要求的应变之外的附加好处。在另一些实施例中，台阶型源/漏区108、110的底120可超出或与场隔离区122的顶124在同一高度上。
图1b是说明晶体管100的沟道114中的拉伸应变130的横截面侧视图，类似于前面参照图1a所描述的。拉伸应变130可由台阶型源/漏区108、110所包含的材料和衬底102所包含的材料之间的晶格间距的不同而产生。可选择这样的材料来产生所要求的应变130。在一实施例中，源/漏区108、110可包含硅和碳。拉伸应变130可以是例如当形成NMOS晶体管100时所要求的。
图1c是说明晶体管100的沟道114中的压缩应变140的横截面侧视图，类似于前面参照图1a所描述的。压缩应变140可由台阶型源/漏区108、110所包含的材料和衬底102所包含的材料之间的晶格间距的不同而产生。可选择这样的材料来产生所要求的应变140。在一实施例中，源/漏区108、110可包含硅和锗。压缩应变140可以是例如当形成PMOS晶体管100时所要求的。
图2是更详细说明本发明一实施例的具有台阶型源/漏区108、110的一般晶体管100的一部分的的横截面侧视图。栅区104可具有宽度202。该宽度202在各实施例可以不同。在一实施例中，栅区104可具有约40nm到约60nm之间的宽度202，而在另一些实施例中，宽度202可更大或更小。在台阶型源/漏区108、110的第一台阶116之间可存在最小距离204。在一实施例中，距离204可约等于或小于栅区104的宽度202。在另一实施例中，距离204可大约在栅区104的宽度202和栅区104的一半宽度202之间。另一些实施例中的距离204可相对于栅区104的宽度202有不同的比率。
晶体管100还可具有台阶型源/漏区108、110的第二台阶118之间的最小距离206。第二台阶118之间的最小距离206可大于第一台阶116之间的最小距离204。在一实施例中，距离206可在约2倍的栅区104宽度202和约1.5倍的栅区104宽度202之间。在一实施例中，距离206可在约1.5倍的栅区104宽度202和约1倍的栅区104的宽度202之间。另一些实施例中的距离206可相对于栅区104的宽度202有不同的比率。
台阶型源/漏区108、110的第一台阶116可在衬底102的上表面112之下具有第一深度208。第一深度208可在比率上与栅极宽度202相关。在一实施例中，第一深度208可在栅区104的宽度202的约四分之一和栅区104的宽度202的约四分之三之间。在另一些实施例中，在栅区104的宽度202和第一台阶116的第一深度208之间可存在不同的关系。
台阶型源/漏区108、110的第二台阶118可具有在衬底102的上表面112之下的第二深度210。第二深度210可与栅极宽度202具有比率关系。在一实施例中，第二深度210可在约三倍的栅区104宽度202和约6倍的栅区104宽度202之间。在另一些实施例中，在栅区104的宽度202和第二台阶118的第二深度210之间可存在不同的关系。可选择第二台阶118的第二深度210，以在沟道114中产生所要求的应变。
如前面参照图1a所描述的，在栅区104的侧壁212上可有第一隔层106。这些隔层106可覆盖栅区104的边并覆盖衬底102的表面的部分和/或台阶型源/漏区108、110的表面的部分。在一些实施例中，还可有第二隔层214。第二隔层214可在第一隔层106上，使得第一隔层106在第二隔层214和栅区104之间，第二隔层214可覆盖衬底102的部分和/或台阶型源/漏区108、110的表面的部分，它们与栅区104的距离大于第一隔层106所覆盖的部分与栅区104的距离。在一些实施例中，隔层106、214可包含氧化硅、氮化硅或氮氧化硅中的一种或多种，但也可使用其它材料。第一隔层106可包含与第二隔层214相同的材料，或可包含与第二隔层214不同的材料。
图3是表示本发明一实施例的晶体管100如何制作的流程图300。图4a到4g是说明根据图3的流程图300所示的过程制作晶体管100中的各阶段的横截面侧视图。
参照图3，第一和第二隔层106、214可在衬底102上以及在栅区104的侧壁上形成302。图4a是说明在衬底102上形成302第一和第二隔层106、214的横截面侧视图。第一和第二隔层106、214的形成302可通过任何合适的工艺来完成。
图4b是说明衬底102的掺杂区402的横截面侧视图，包括在一些实施例中可任选地形成的衬底102的掺杂尖端结区404。这样的掺杂区402和掺杂尖端结区404可在第一和第二隔层106、214形成之前和/或期间形成。例如，在一实施例中，在形成第一隔层106之前，可将掺杂物(例如硼或其它离子)注入衬底102外露的上表面，以形成约为掺杂尖端结区404深度的浅掺杂区。然后可形成第一隔层106。在形成第一隔层106之后，可再将掺杂物离子注入到衬底102外露的上表面，以形成衬底102的较深掺杂区402。然后可进行热处理，以将掺杂区402、404退火并通过扩散使区402、404进一步延伸到衬底102中。然后可形成第二隔层214。为简明起见，其他图多数未示出或讨论掺杂区402、404。虽然没有针对每个实施例进行讨论，但是这样的掺杂区402、404可在本文描述的本发明的另一些实施例中形成。然而，实施例可能没有掺杂区402、404。在再一些实施例中，可只对较浅尖端结区进行掺杂，而不对较深掺杂区402进行掺杂。
再看图3，形成304第一底割(undercut)源/漏区凹槽。图4c是说明第一底割源/漏区凹槽410的横截面侧视图。第一底割源/漏区凹槽410可通过适合的蚀刻加工来形成。第一底割源/漏区凹槽410可形成到所要求的第二台阶118的深度210。可选择该深度210，以提供沟道114中所要求的应变和/或在一些实施例中提供源/漏区108、110和场隔离区122之间的重叠。第二隔层214可在某种程度上保护下部衬底102免于蚀刻加工。但是，蚀刻加工可底割隔层214，从而第二台阶118之间的最小距离206可小于第二隔层214的外边缘之间的距离。第二隔层214可防止第一底割源/漏区凹槽410彼此太接近而因此产生过多的泄漏电流。在一实施例中，第一底割源/漏区凹槽410的底割可延伸经过第二隔层214的边界。在另一实施例中，产生第一底割源/漏区凹槽410的蚀刻可以是各向异性的，从而可避免底割第二隔层214；第一底割源/漏区凹槽410实际上可不底割隔层106、214，而是只沿着第二隔层214的边界向下延伸到衬底102中，从而可保护被第二隔层214覆盖的衬底102材料免于被蚀刻。
再参照图3，去除306第二隔层214。图4d是说明在去除306第二隔层214之后的晶体管100的横截面侧视图。在一实施例中，通过形成410第一底割源/漏区凹槽，留下的衬底102表面可超出第一隔层106，但在另一些实施例中可能不超出第一隔层106。
再看图3，形成308第二底割源/漏区凹槽。图4e是说明第二底割源/漏区凹槽412的横截面侧视图。第二底割源/漏区凹槽412可通过任何适合的蚀刻加工来形成。第二底割源/漏区凹槽412可形成到第一台阶116所要求的深度208。在一些实施例中，可选择该深度208，以在没有过多电流泄漏的条件下提供沟道114中所要求的短沟道效应。第一隔层106可在某种程度上保护衬底102下部免于被蚀刻加工。但是，蚀刻加工可底割第一隔层106，从而第一台阶116之间的最小距离204可小于第一隔层106的外边缘之间的距离，以及可小于栅区104的宽度202。在一实施例中，第二底割源/漏区凹槽412的底割可延伸经过第一隔层106的边界。在另一实施例中，产生第二底割源/漏区凹槽412的蚀刻可以是各向异性的，从而避免底割第一隔层106；第二底割源/漏区凹槽412可只沿着第一隔层106的边界向下延伸到衬底102中，从而保护被第一隔层106覆盖的衬底102材料免于被蚀刻。
因此，通过产生包含第一凹槽和第二凹槽410、412这二者的台阶型源漏凹槽，本发明的一些实施例考虑到深源/漏区108、110，它们将提供所要求的应变和/或与场隔离区122重叠，并提供源/漏区108、110的小间隔浅台阶116，从而产生有益的短沟道效应。在一些实施例中，通过保持深凹槽410之间较大的距离206，使得只有浅凹槽412以小距离204互相接近地延伸，可避免深凹槽互相接近地延伸导致的过多电流泄漏。
再参照图3，形成310第一和第二台阶型源/漏区108、110。图4f是说明本发明一实施例的第一和第二台阶型源/漏区108、110的横截面侧视图。作为共形地形成以填充台阶凹槽410、412的结果，形成第一和第二台阶型源/漏区108、110的台阶。第一和第二台阶型源/漏区108、110可具有在衬底102的上表面112之上延伸的上表面。在另一些实施例中，台阶型源/漏区108、110可具有低于或与衬底102的上表面112等高的上表面。
第一和第二台阶型源/漏区108、110可在凹槽410、412中外延形成，但也可使用其它方法来形成310台阶型源/漏区108、110。在一实施例中，第一和第二台阶型源/漏区108、110包含硅、锗和硼，不过在另一些实施例中，第一和第二台阶型源/漏区108、110可包含其它材料。在一实施例中，第一和第二台阶型源/漏区108、110可在化学气相淀积室中以下列加工条件来形成：20sccm的二氯硅烷，1％浓度的70sccm的乙硼烷，以及50sccm的锗烷，在740℃的温度上，但也可使用其它加工条件。
在一实施例中，硅和锗可形成其晶格结构与衬底102的外延硅的晶格结构相同的合金。但是，台阶型源/漏区108、110中的硅锗合金的晶格间距大于衬底102的外延硅的晶格间距，至少在松弛状态下是如此。因为台阶型源/漏区108、110中的合金晶格与衬底102中的合金晶格结构相同，所以台阶型源/漏区108、110可在衬底102上外延形成。但是，因为合金的晶格间距较大，所以台阶型源/漏区108、110在沟道114中产生压应力。在一实施例中，硅和锗的结合中锗的含量约为15原子百分比，但在另一些实施例中，它可具有不同的含量。台阶型源/漏区108、110中还可包含较大的硼浓度。(从而在该实施例中，台阶型源/漏区108、110被掺杂成P+。)在一实施例中，硼浓度可以是约3×1020/cm3。在另一实施例中，硼或另一掺杂物的浓度可以是约0.5×1020/cm3或更高，但在其他实施例中，可包含不同的掺杂物量。在一实施例中，较大的硼浓度可产生约0.9mOhm-cm的较低电阻。在另一些实施例中，例如当制造NMOS晶体管100时，可使用硅和锗之外的材料，这些材料具有不同的晶格间距以在沟道114中产生不同的应变。例如，硅和碳可代替硅和锗使用。
图4g是说明其中如参照图4b所描述的形成任选掺杂区402、404的一实施例的横截面侧视图。在该实施例中，可形成凹槽410、412，不去除衬底102的掺杂区402、404的全部。更确切地说，在形成凹槽410、412之后，可留下掺杂区402、404的部分。这可产生邻近凹槽410、412和台阶型源/漏区108、110的剩余掺杂区414的薄层。该实施例是任选的，而在一些实施例中可能没有这样的掺杂区402、404，这样在一些实施例中，就可能没有剩余掺杂区414。下面描述的其余实施例将不包含对这样的掺杂区402、404、414的描述，但本领域技术人员可将下面描述的其余实施例修改成包括这样的掺杂区402、404、414。在另一些其中只掺杂尖端结区而不掺杂较深区402的实施例中，在台阶型源/漏区108、110的内部可能只有掺杂尖端结区；剩余掺杂区可不在第一台阶412之下延伸和/或不沿着第二台阶410的周边延伸。
图5是表示本发明另一实施例的晶体管100如何制作的流程图500。图6a到6f是说明根据图5的流程图500所示的过程制作晶体管100中的各阶段的横截面侧视图。
参照图5，在衬底102上形成502第一和第二隔层106、214。图6a是说明在衬底102上和在栅区104的侧壁上形成502的第一和第二隔层106、214的横截面侧视图。第一和第二隔层106、214的形成502可通过任何合适的工艺来完成。
再看图5，形成504第一底割源/漏区凹槽。图6b是说明第一底割源/漏区凹槽610的横截面侧视图。第一底割源/漏区凹槽610可类似于前面参照图3和图4描述的第一底割源/漏区凹槽410，并可按类似的方式形成。
再看图5，形成506第一源/漏层。图6c是说明根据本发明一实施例在第一底割源/漏区凹槽610中形成的第一源/漏层611横截面侧视图。第一源/漏层611可形成第一和第二台阶型源/漏区108、110的第二台阶118。第一源/漏层611可按类似的方式形成，并可包含与形成如前面参照图3和图4描述的第一和第二台阶型源/漏区108、110的单层类似的材料。
再看图5，去除508第二隔层214。图6d是说明在去除了508第二隔层214之后的晶体管100的横截面侧视图。在一实施例中，通过形成第一底割源/漏区凹槽610留下的衬底102表面可超出第一隔层106，但在另一些实施例中可不超出第一隔层106。在去除第二隔层214之后，可暴露原来被第二隔层214覆盖的第一源/漏层611的表面的一些部分。
再看图5，形成510第二底割源/漏区凹槽。图6e是说明第二底割源/漏区凹槽612的横截面侧视图。第二底割源/漏区凹槽612可类似于前面参照图3和图4描述的第二底割源/漏区凹槽412，并可按类似的方式形成。第二底割源/漏区凹槽612的形成510中，去除第一源/漏层611的一些材料。
再看图5，形成512第二源/漏层。图6f是说明根据本发明一实施例在第二底割源/漏区凹槽612中以及部分在第一源/漏层611上形成的第二源/漏层613的横截面侧视图。第二源/漏层613可形成第一和第二台阶型源/漏区108、110中的第一台阶116。第二源/漏层613可按类似的方式形成，并可包含与形成如前面参照图3和图4描述的第一和第二台阶型源/漏区108、110的单层类似的材料。
如此，通过产生包含第一凹槽和第二凹槽610、612这二者的台阶型源漏凹槽，以及形成第一和第二源/漏层611、613，本发明的一些实施例考虑到具有可提供所要求的应变和/或与场隔离区122重叠的深台阶118(第一源/漏层611的)的源/漏区108、110，还提供源/漏区108、110的小间隔浅台阶116(第二源/漏层613的)来获得有益的短沟道效应。在一些实施例中，通过保持深凹槽610之间较大的距离206，使得只有浅凹槽612(以及浅第二源/漏层613)以小距离204彼此接近，可避免深凹槽610(及第一源/漏层611)延伸而彼此接近所导致的过多电流泄漏。
图7是表示根据本发明再一实施例的晶体管100如何制作的流程图700。图8a到8f是说明根据图7的流程图700所示的过程制作晶体管100中的各阶段的横截面侧视图。
参照图7，在衬底102上形成702第一隔层106。图8a是说明在衬底102上以及在栅区104的侧壁上形成702的第一隔层106的横截面侧视图。第一隔层106的形成702可通过任何适当的工艺来完成。
再看图7，形成704第二底割源/漏区凹槽。图8b是说明第二底割源/漏区凹槽812的横截面侧视图。第二底割源/漏区凹槽812可类似于前面参照图3和图4描述的第二底割源/漏区凹槽412，并可按类似的方式形成。但是，它们在较深的第一底割源/漏区凹槽之前形成。第二底割源/漏区凹槽812可确定第一台阶116的深度208以及两个第一台阶116之间的最小距离204。
再看图7，形成806第二源/漏层。图8c是说明根据本发明一实施例在第二底割源/漏区凹槽812中形成的第二源/漏层813的横截面侧视图。第二源/漏层813可形成第一和第二台阶型源/漏区108、110中的第一台阶116。第二源/漏层813可按类似的方式形成并可包含与形成如前面参照图3和图4描述的第一和第二台阶型源/漏区108、110的单层类似的材料。同样，如图8c所示，在一些实施例中，第二源/漏层813的上表面可高出衬底102的上表面。
再参照图7，形成708第二隔层214。图8d是说明在形成808第二隔层214之后的晶体管100的横截面侧视图。第二隔层214可邻近第一隔层106并覆盖第二源/漏层813的表面的一部分。第二隔层214的形成708可通过任何合适的工艺来完成。
再看图7，形成710第一底割源/漏区凹槽。图8e是说明第一底割源/漏区凹槽810的横截面侧视图。第一底割源/漏区凹槽810可类似于前面参照图3和图4描述的第一底割源/漏区凹槽410，并可按类似的方式形成。第一底割源/漏区凹槽810的形成710会去除第二源/漏层813的一些材料。
再看图7，形成712第一源/漏层。图8f是说明根据本发明一实施例在第一底割源/漏区凹槽810中形成的第一源/漏层811的横截面侧视图。第一源/漏层811可形成第一和第二台阶型源/漏区108、110中的第二台阶118。第一源/漏层811可按类似的方式形成并可包含与形成如前面参照图3和图4描述的第一和第二台阶型源/漏区108、110的单层类似的材料。同样，如图8f所示，在一些实施例中，第一源/漏层811具有在衬底102的上表面之上且在第二源/漏层813的上表面之上的上表面。在一些实施例中，然后可去除第二隔层214，但在一些实施例中，第二隔层214可留在最终产品中。
因此，通过产生包含第一凹槽和第二凹槽810、812这二者的台阶型源漏凹槽，并形成第一和第二源/漏层811、813，本发明的一些实施例考虑到实现具有可提供所要求的应变和/或与场隔离区122重叠的深台阶118(第一源/漏层811的)的源/漏区108、110，还提供源/漏区108、110的小间隔浅台阶116(第二源/漏层813的)，以获得有益的短沟道效应。在一些实施例中，通过保持深凹槽810之间较大的距离206，使得只有浅凹槽812(以及浅第二源/漏层813)延伸到以小距离204彼此接近，可避免深凹槽810(以及第一源/漏层811)延伸而彼此接近所导致的过多电流泄漏。
图9是说明可包含如图所示和前述的晶体管100的集成电路900的示意图。集成电路900可以是任何类型的集成电路900。例如，集成电路900可以是微处理器。在一实施例中，晶体管100可用在集成电路900中以提供晶体管100，晶体管100具有较深的第二台阶118导致的所要求的沟道区114中的应变以及较浅且较近的第一台阶116产生的经改善的短沟道效应。虽然作为集成电路900的构成部分来进行说明，但是晶体管100不限于包含在这样的器件中。集成电路900的类型也不限于微处理器；其它类型的电路也可从本文描述的晶体管的使用中获益。
图10是说明本发明一实施例的系统1000的框图。如图所示，对于该实施例，系统1000包含用于处理数据的计算设备1002。计算设备1002可包含母板1004。具体地说，母板1004可包含处理器1006，以及连接到总线1010的网络接口1008。网络接口1008可将计算设备1002连接到其它器件1008，例如其它计算设备1002。
根据应用的需要，系统1000可包括其它部件，这些部件包括(但不限于)：易失性和非易失性存储器1012；图形处理器(它可沿着芯片组集成到母板上，或作为可选的方案，它可以是扩展卡，例如AGP、PCI Express或其它类型，可移动地插入母板上的插座，或另一类型的图形处理器)；数字信号处理器；密码处理器；芯片组；海量存储器1014(例如硬盘、光盘(CD)、数字通用盘(DVD)等)；以及输入和/或输出设备1016等。
在各实施例中，系统1000可以是个人数字助理(PDA)、移动电话、平板式计算设备、膝上型计算设备、桌上型计算设备、机顶盒、娱乐控制装置、数码相机、数字视频记录器、CD播放器、DVD播放器或其它类似的数字设备。
前述的晶体管100的一个或多个可作为许多电路的任何一个的构成部分包含在图10的系统1000中。例如，晶体管100可以是CPU1006、母板1004或其它设备的构成部分。
以上为说明和描述的目的，提供了本发明实施例的描述。但这不是要穷举本发明的范围或将本发明限制为所公开的精确形式。该描述和之后的权利要求包含各种术语，例如左、右、上、下、在...之上、在...之下、上部、下部、第一、第二等，这些术语只用于描述性目的而不应解释成限制性的。例如，衬底的“上”表面是指衬底或集成电路的器件侧(或有效面)，它是表示相对垂直位置的术语；衬底实际上可处于标准地球参照框架中的任何方向上，即使衬底的“上”侧低于“下”侧，仍落入术语“上”的意义范围内。本文使用的(包括权利要求中使用的)术语“在...上”不表示第一层直接在第二层上并与第二层直接接触，除非特别作这样的规定；在第一层和第一层上的第二层之间可存在第三层或其它结构。根据本文描述的实施例的器件或物品可按很多的位置和方位进行制造、使用或封装出厂。相关领域技术人员能理解到，根据上述教导，可对本发明进行许多修改和改变。本领域技术人员会认识到，可对图中所示的各个部件进行各种等同的组合和代替。所以本发明的范围不是由该详细描述限定，而是由附加于此的权利要求来限定。

Claims (24)

1.一种半导体器件，包括：
衬底，具有上表面及第一和第二台阶型源/漏区凹槽；
第一台阶型源/漏区凹槽中的第一台阶型源/漏区，其中所述第一台阶型源/漏区包括第一半导体材料的第一层和第一半导体材料的第二层；
第二台阶型源/漏区凹槽中的第二台阶型源/漏区，其中所述第二台阶型源/漏区包括第一半导体材料的第三层和第一半导体材料的第四层；
其中，第一和第二台阶型源/漏区凹槽各有延伸到所述衬底的上表面之下第一深度的第一台阶和延伸到所述衬底的上表面之下的第二深度的第二台阶，第二深度大于第一深度；并且
其中，第一台阶型源/漏区凹槽的第一台阶和第二台阶型源/漏区凹槽的第一台阶之间的最小距离小于第一台阶型源/漏区凹槽的第二台阶和第二台阶型源/漏区凹槽的第二台阶之间的最小距离。
2.如权利要求1所述的器件，其中，所述第一半导体材料具有第一晶格间距，以及其中所述衬底包含具有第二晶格间距的第二半导体材料，第一晶格间距与第二晶格间距不同，以在邻近衬底的上表面且位于第一和第二台阶型源/漏区之间的衬底中的沟道中产生应变。
3.如权利要求2所述的器件，其中，所述衬底包含硅，第一和第二台阶型源/漏区包含硅锗。
4.如权利要求1所述的器件，还包括：邻近衬底的上表面且位于第一和第二台阶型源/漏区之间的衬底中的沟道；以及在所述沟道之上的衬底上的栅部，所述栅部具有宽度，其中第一台阶型源/漏区凹槽的第一台阶和第二台阶型源/漏区凹槽的第一台阶之间的最小距离等于或小于所述栅部的宽度。
5.如权利要求4所述的器件，其中，第一台阶型源/漏区凹槽的第一台阶和第二台阶型源/漏区凹槽的第一台阶之间的最小距离，在所述栅部的一个宽度和所述栅部的半个宽度之间。
6.如权利要求4所述的器件，其中，第一深度在所述栅部的四分之一宽度和所述栅部的四分之三宽度之间。
7.如权利要求4所述的器件，其中，第二深度在第一深度的三倍和第一深度的六倍之间。
8.如权利要求4所述的器件，其中，第一台阶型源/漏区凹槽的第二台阶和第二台阶型源/漏区凹槽的第二台阶之间的最小距离，在所述栅部宽度的1.5倍和所述栅部宽度之间。
9.如权利要求4所述的器件，还包括：所述栅部两侧的第一隔层，所述栅部在两个第一隔层之间；以及各第一隔层上的第二隔层，各第一隔层在第二隔层和所述栅部之间。
10.一种半导体器件，包括：
衬底；
具有第一台阶和第二台阶的第一台阶型源/漏区，其中所述第一台阶型源/漏区包括第一半导体材料的第一层和第一半导体材料的第二层；
具有第一台阶和第二台阶的第二台阶型源/漏区，其中所述第二台阶型源/漏区包括第一半导体材料的第三层和第一半导体材料的第四层；并且
其中，在第一和第二源/漏区的第一台阶之间存在第一宽度，在第一和第二源/漏区的第二台阶之间存在不同于第一宽度的第二宽度。
11.如权利要求10所述的器件，其中，所述第一台阶型源/漏区和第二台阶型源/漏区至少部分地在所述衬底中的第一和第二台阶型凹槽内。
12.如权利要求10所述的器件，其中，所述第一半导体材料具有第一晶格间距，以及其中所述衬底包含具有第二晶格间距的第二半导体材料，第一晶格间距与第二晶格间距不同，以在第一和第二源/漏区之间的沟道中产生应变。
13.如权利要求12所述的器件，还包括所述沟道之上的衬底的上表面上的栅部，所述栅部具有宽度，其中第一台阶型源/漏区的第一台阶和第二台阶型源/漏区的第一台阶之间的最小距离等于或小于所述栅部的宽度。
14.如权利要求13所述的器件，其中，第一台阶具有第一深度，该第一深度等于所述栅部的四分之一宽度和所述栅部的四分之三宽度之间的距离。
15.如权利要求14所述的器件，其中，第二台阶具有第二深度，该第二深度等于第一深度的三倍和第一深度的六倍之间的距离。
16.如权利要求13所述的器件，其中，所述衬底的上表面低于第一和第二源/漏区的上表面。
17.如权利要求13所述的器件，还包括：所述栅部两侧的第一隔层，所述栅部在两个第一隔层之间；以及各第一隔层上的第二隔层，各第一隔层在第二隔层和所述栅部之间。
18.如权利要求10所述的器件，其中第一半导体材料的第一层接近所述沟道而第一半导体材料的第二层远离所述沟道，以及其中第一半导体材料的第三层接近所述沟道而第一半导体材料的第四层远离所述沟道。
19.如权利要求10所述的器件，其中，第一和第二源/漏区各自包含两个材料外延层。
20.如权利要求10所述的器件，其中，所述衬底及第一和第二台阶型源/漏区是晶体管的构成部分，该晶体管是附着于母板的微处理器的构成部分，图形处理器与所述母板集成。
21.一种制造半导体器件的方法，包括：
在衬底上形成栅部，所述栅部具有从衬底的上表面向上延伸的第一侧和第二侧；
在所述栅部的两侧形成第一组隔层；
在所述第一组隔层上形成第二组隔层；
接近所述栅部的两侧而形成第一组凹槽，第一组凹槽具有在所述衬底的上表面下的第一深度并在所述栅部下被隔开第一距离；
在形成所述第一组凹槽之后去掉所述第二组隔层；
接近所述栅部的两侧而形成第二组凹槽，第二组凹槽具有在所述衬底的上表面下的第二深度并在所述栅部下被隔开第二距离，第二深度浅于第一深度，第二距离小于第一距离；以及
在第一组和第二组凹槽中形成第一和第二源/漏区。
22.如权利要求21所述的方法，其中，形成第一和第二源/漏区包括外延生长第一和第二源/漏区。
23.如权利要求21所述的方法，其中，所述衬底包含具有第一晶格间距的第一半导体材料，第一和第二台阶型源/漏区包含具有第二晶格间距的第二半导体材料，第一晶格间距与第二晶格间距不同，以在第一和第二源/漏区之间的沟道中产生应变。
24.一种方法，包括：
在衬底上形成栅部，所述栅部具有从衬底的上表面向上延伸的第一侧和第二侧；
在所述栅部的两侧形成第一组隔层；
接近所述栅部的两侧而形成第一组凹槽，第一组凹槽具有在所述衬底的上表面下的第一深度并在所述栅部下被隔开第一距离；
接近所述栅部的两侧而形成第二组凹槽，第二组凹槽具有在所述衬底的上表面下的第二深度并在所述栅部下被隔开第二距离，第二深度浅于第一深度，第二距离小于第一距离；
在形成第一组凹槽之前，在第二组凹槽的每个凹槽中形成第一外延源/漏层；
在形成第一外延源/漏层之后在第一组隔层上形成第二组隔层，其中在形成第一组和第二组隔层之后形成第一组凹槽；以及
在第一组凹槽的每个凹槽中形成第二外延源/漏层。
CN2006800068417A 2005-01-06 2006-01-05 具有台阶型源/漏区的器件 Expired - Fee Related CN101133482B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/031,843 2005-01-06
US11/031,843 US7335959B2 (en) 2005-01-06 2005-01-06 Device with stepped source/drain region profile
PCT/US2006/000686 WO2006074438A1 (en) 2005-01-06 2006-01-05 Device with stepped source/drain region profile

Publications (2)

Publication Number Publication Date
CN101133482A CN101133482A (zh) 2008-02-27
CN101133482B true CN101133482B (zh) 2011-06-08

Family

ID=36190766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800068417A Expired - Fee Related CN101133482B (zh) 2005-01-06 2006-01-05 具有台阶型源/漏区的器件

Country Status (7)

Country Link
US (1) US7335959B2 (zh)
JP (1) JP5209971B2 (zh)
KR (1) KR100903901B1 (zh)
CN (1) CN101133482B (zh)
DE (1) DE112006000148B4 (zh)
TW (1) TWI309888B (zh)
WO (1) WO2006074438A1 (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4867176B2 (ja) * 2005-02-25 2012-02-01 ソニー株式会社 半導体装置の製造方法
CN100442476C (zh) 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
JP2007165817A (ja) * 2005-11-18 2007-06-28 Sony Corp 半導体装置およびその製造方法
US7943471B1 (en) * 2006-05-15 2011-05-17 Globalfoundries Inc. Diode with asymmetric silicon germanium anode
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7541239B2 (en) * 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
US7687364B2 (en) 2006-08-07 2010-03-30 Intel Corporation Low-k isolation spacers for conductive regions
JP5070779B2 (ja) * 2006-09-21 2012-11-14 ソニー株式会社 半導体装置の製造方法および半導体装置
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
CN101226899A (zh) * 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构
US7737468B2 (en) * 2007-05-21 2010-06-15 Infineon Technologies Ag Semiconductor devices having recesses filled with semiconductor materials
US20080303060A1 (en) * 2007-06-06 2008-12-11 Jin-Ping Han Semiconductor devices and methods of manufacturing thereof
DE102007030053B4 (de) * 2007-06-29 2011-07-21 Advanced Micro Devices, Inc., Calif. Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN101364545B (zh) 2007-08-10 2010-12-22 中芯国际集成电路制造(上海)有限公司 应变硅晶体管的锗硅和多晶硅栅极结构
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
JP5200476B2 (ja) * 2007-09-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2010010587A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体素子及び半導体素子の製造方法
US7902009B2 (en) * 2008-12-11 2011-03-08 Intel Corporation Graded high germanium compound films for strained semiconductor devices
KR101107204B1 (ko) * 2008-12-29 2012-01-25 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
DE102008063427B4 (de) * 2008-12-31 2013-02-28 Advanced Micro Devices, Inc. Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
US8558289B2 (en) * 2009-07-30 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors having a composite strain structure, integrated circuits, and fabrication methods thereof
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR101315473B1 (ko) * 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
US8405160B2 (en) * 2010-05-26 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strained source/drain structures
US8796759B2 (en) * 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
CN102376753A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种硅锗源/漏结构及其制造方法
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102403227B (zh) * 2010-09-17 2013-10-23 中芯国际集成电路制造(北京)有限公司 台阶状硅锗源/漏结构的制造方法
US8405155B2 (en) 2010-09-23 2013-03-26 United Microelectronics Corp. Semiconductor structure with gate structure, source/drain region and recess filling with epitaxial layer
US8835982B2 (en) 2011-02-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8482079B2 (en) 2011-06-15 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US9076817B2 (en) 2011-08-04 2015-07-07 International Business Machines Corporation Epitaxial extension CMOS transistor
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US20130149830A1 (en) * 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
CN103594363A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
CN103794558B (zh) * 2012-10-29 2016-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN103871889A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US9412842B2 (en) 2013-07-03 2016-08-09 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US9099423B2 (en) 2013-07-12 2015-08-04 Asm Ip Holding B.V. Doped semiconductor films and processing
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
US9214514B2 (en) * 2013-11-14 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming semiconductor device having stable dislocation profile
US9853154B2 (en) 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US10164107B2 (en) 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
KR102170856B1 (ko) * 2014-02-19 2020-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105304481A (zh) * 2014-06-10 2016-02-03 联华电子股份有限公司 半导体元件及其制作方法
CN106575672B (zh) 2014-09-19 2020-11-10 英特尔公司 创建具有富铟表面的砷化铟镓有源沟道的装置和方法
US20170278944A1 (en) * 2014-09-19 2017-09-28 Intel Corporation Apparatus and methods to create a doped sub-structure to reduce leakage in microelectronic transistors
JP6555624B2 (ja) 2014-09-19 2019-08-07 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
CN104409505A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式锗硅器件及其制作方法
CN104409352B (zh) * 2014-11-26 2017-05-24 上海华力微电子有限公司 嵌入式锗硅器件的制作方法
TWI637514B (zh) 2015-04-24 2018-10-01 聯華電子股份有限公司 半導體結構及其製作方法
US9793400B2 (en) 2015-10-12 2017-10-17 International Business Machines Corporation Semiconductor device including dual-layer source/drain region
CN106816379B (zh) 2015-11-27 2021-09-07 联华电子股份有限公司 具有外延结构的半导体元件及其制作方法
US9748389B1 (en) 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
US9935186B1 (en) 2016-09-21 2018-04-03 International Business Machines Corporation Method of manufacturing SOI lateral Si-emitter SiGe base HBT
US10355104B2 (en) 2017-10-27 2019-07-16 Globalfoundries Inc. Single-curvature cavity for semiconductor epitaxy
US10297675B1 (en) * 2017-10-27 2019-05-21 Globalfoundries Inc. Dual-curvature cavity for epitaxial semiconductor growth
KR102541454B1 (ko) * 2018-04-26 2023-06-09 삼성전자주식회사 저유전막의 형성 방법, 및 반도체 소자의 형성방법
CN113611736B (zh) 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508539A (en) * 1994-04-29 1996-04-16 Motorola, Inc. Elevated-gate field effect transistor structure and fabrication method
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
US6342421B1 (en) * 1994-09-13 2002-01-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710450A (en) 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
US7629028B2 (en) 1999-03-19 2009-12-08 Battelle Memorial Insitute Methods of making monolayers
KR100332106B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
US6541343B1 (en) * 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
JP2001244469A (ja) * 2000-03-02 2001-09-07 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6368926B1 (en) * 2000-03-13 2002-04-09 Advanced Micro Devices, Inc. Method of forming a semiconductor device with source/drain regions having a deep vertical junction
JP2003109969A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及びその製造方法
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
KR100406537B1 (ko) * 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
DE10246718A1 (de) 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
JP4585510B2 (ja) * 2003-03-07 2010-11-24 台湾積體電路製造股▲ふん▼有限公司 シャロートレンチアイソレーションプロセス
FR2854276A1 (fr) * 2003-04-24 2004-10-29 Koninkl Philips Electronics Nv Dispositif semiconducteur comprenant des extensions realisees en un materiau a faible temperature de fusion.
US7045408B2 (en) 2003-05-21 2006-05-16 Intel Corporation Integrated circuit with improved channel stress properties and a method for making it
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508539A (en) * 1994-04-29 1996-04-16 Motorola, Inc. Elevated-gate field effect transistor structure and fabrication method
US6342421B1 (en) * 1994-09-13 2002-01-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6121100A (en) * 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension

Also Published As

Publication number Publication date
US7335959B2 (en) 2008-02-26
JP5209971B2 (ja) 2013-06-12
KR100903901B1 (ko) 2009-06-19
DE112006000148T5 (de) 2008-04-17
TWI309888B (en) 2009-05-11
TW200633219A (en) 2006-09-16
WO2006074438A1 (en) 2006-07-13
KR20070089751A (ko) 2007-08-31
CN101133482A (zh) 2008-02-27
DE112006000148B4 (de) 2010-04-15
JP2008527723A (ja) 2008-07-24
US20060145273A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
CN101133482B (zh) 具有台阶型源/漏区的器件
CN101378080B (zh) 半导体器件及其制造方法
US7176481B2 (en) In situ doped embedded sige extension and source/drain for enhanced PFET performance
CN101300670B (zh) 在薄soi晶体管中嵌入的应变层以及其形成方法
CN101322228B (zh) 通过倾斜式预非晶化而减少受应变的晶体管中的晶体缺陷的技术
JP4847152B2 (ja) 半導体装置とその製造方法
CN106169425A (zh) 用于块材鳍式场效晶体管结构的无植入物冲穿掺杂层形成
CN101578692A (zh) 多层源极/漏极应力源
JP2006019727A (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法
US6696729B2 (en) Semiconductor device having diffusion regions with different junction depths
CN203800057U (zh) 半导体器件
CN103201832A (zh) 创建场效应晶体管器件中的各向异性扩散结
JPWO2008117464A1 (ja) 半導体装置およびその製造方法
US7135365B2 (en) Method of manufacturing MOS transistors
CN100477123C (zh) 用于减小多晶硅高度的SOI底部预掺杂合并e-SiGe
CN100561689C (zh) 用于形成晶体管的方法
CN107068682A (zh) 半导体集成电路器件及其制造方法
US6818938B1 (en) MOS transistor and method of forming the transistor with a channel region in a layer of composite material
US10665702B2 (en) Vertical bipolar transistors
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
CN102280411A (zh) 制作半导体器件结构的方法
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN100499166C (zh) 半导体结构及金属氧化物半导体元件的制作方法
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少
CN104576522B (zh) 表面沟道cmos逻辑器件和sonos器件的集成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20220105

CF01 Termination of patent right due to non-payment of annual fee